JP3911971B2 - シリコン薄膜、薄膜トランジスタおよびシリコン薄膜の製造方法 - Google Patents

シリコン薄膜、薄膜トランジスタおよびシリコン薄膜の製造方法 Download PDF

Info

Publication number
JP3911971B2
JP3911971B2 JP2000211011A JP2000211011A JP3911971B2 JP 3911971 B2 JP3911971 B2 JP 3911971B2 JP 2000211011 A JP2000211011 A JP 2000211011A JP 2000211011 A JP2000211011 A JP 2000211011A JP 3911971 B2 JP3911971 B2 JP 3911971B2
Authority
JP
Japan
Prior art keywords
thin film
substrate
film
silicon thin
silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2000211011A
Other languages
English (en)
Other versions
JP2001313262A (ja
Inventor
真志 後藤
正治 寺内
幹彦 西谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP2000211011A priority Critical patent/JP3911971B2/ja
Priority to TW089118043A priority patent/TW466588B/zh
Priority to KR1020000052633A priority patent/KR100797018B1/ko
Priority to US09/658,667 priority patent/US6548380B1/en
Publication of JP2001313262A publication Critical patent/JP2001313262A/ja
Priority to US10/379,539 priority patent/US6846728B2/en
Application granted granted Critical
Publication of JP3911971B2 publication Critical patent/JP3911971B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02491—Conductive materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02672—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using crystallisation enhancing elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H01L29/78678—Polycrystalline or microcrystalline silicon transistor with inverted-type structure, e.g. with bottom gate
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/545—Microcrystalline silicon PV cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/546—Polycrystalline silicon PV cells

Description

【０００１】
【発明の属する技術分野】
本発明は、半導体素子に用いられる半導体薄膜と、その形成方法、およびそれを用いた薄膜トランジスタに関する。
【０００２】
【従来の技術】
従来より、薄膜半導体装置、例えば薄膜トランジスタや薄膜太陽電池には機能性半導体薄膜としてアモルファスシリコン薄膜が用いられている。アモルファスシリコン膜を活性層とした薄膜トランジスタは液晶表示装置等の画素駆動用のスイッチング素子として実用化され、アモルファスシリコン膜を光電変換層に用いた太陽電池は時計や電卓等の小型民生分野で実用化されている。
【０００３】
アクティブマトリックス方式の液晶ディスプレイにおいて、用いられるトランジスタとしては、各画素をスイッチングするためのトランジスタ、及び表示する画像情報に基づく制御信号を各画素トランジスタに送る周辺回路の高移動度トランジスタがある。従来、この中で画素トランジスタについては、水素化非晶質シリコン（ａ−Ｓｉ：Ｈ）を活性層としたＴＦＴが用いられ、その製造方法としてはプラズマ化学的気相成長法（ＰＣＶＤ）が適用されていた。
【０００４】
このａ−Ｓｉ：Ｈ ＴＦＴは、安価な透光性ガラス基板が十分に適用できる３００℃程度の温度で製造できる利点があるが、ｎ型のＴＦＴの移動度が1ｃｍ2/Ｖｓと小さく、さらにｐ型のＴＦＴについては実用的な移動度が得られず、周辺回路に適用できないという欠点があり、ＩＣチップを基板上に実装して周辺回路を構成していた。
【０００５】
一方、多結晶シリコン（ｐｏｌｙ−Ｓｉ）を活性層とするＴＦＴは、ｎ型、ｐ型ともに移動度が大きく、周辺回路にも適用できるという利点がある。しかし、通常ｐｏｌｙ−Ｓｉは、減圧ＣＶＤ法による成膜など、安価なガラス基板が適用できない６００℃以上の高温の工程が必要であるという課題があった。
【０００６】
近年、安価なガラス基板が適用できる低い温度で作製するｐｏｌｙ−Ｓｉ（低温ｐｏｌｙ−Ｓｉ）の技術について、研究開発が活発に行われ、実用化が進められている。その一つはａ−Ｓｉ：Ｈ膜での吸収が極めて大きい紫外線領域の波長のエキシマレーザー光を、パルス状にａ−Ｓｉ：Ｈ膜に照射することにより、ａ−Ｓｉ：Ｈ膜を急激に加熱溶融・冷却させることで、再結晶させて多結晶膜を製造する方法（特許第２７２５６６９号等）である。この方法はガラス基板が適用できる６００℃以下の低温で高移動度のＴＦＴを形成することができるが、レーザを使用するために大面積にかつ生産性よくｐｏｌｙ−Ｓｉを形成することが困難である。また、一般にａ−Ｓｉ：Ｈ膜中には１０ａｔｏｍ％以上の水素が含まれており、そのままではエキシマレーザー光による急激な加熱によって、水素の突沸が起こり膜の剥離や表面の荒れが発生するため、予め膜中の水素を脱離させる熱処理工程を追加しなければならないという課題があった。
【０００７】
これらの課題を解決すべく、低温で結晶性シリコン膜を製造する技術について、以下のような技術が提案されている。
【０００８】
すなわち、触媒をＳｉの溶融温度以上に加熱し、原料ガスの分子の一部を加熱した触媒に接触させて分解し、ＣＶＤによる成膜と基板上での結晶成長を行う、触媒ＣＶＤ法によるシリコン薄膜の形成について、特開平８−２５０４３８号公報に記載されている。この方法では、飛来する種の一部は大変な高温になり、基板表面があたかも高温であるかのように振る舞い、多結晶シリコンが低い基板温度で生成されるとされている。実際には、原料ガスはシリコン（Ｓｉ）化合物のガスと他の物質の混合ガスであり、触媒は供給される電力により加熱され、シリコン薄膜を生成する反応室の圧力を低圧とする圧力条件、および原料ガスにおける他の物質のガスのシリコン化合物のガスに対する割合を大きくする原料ガスの混合比の条件、および該触媒に供給する電力を触媒体温度がシリコン溶融温度以上に高いものとする触媒に対する供給電力の条件を、堆積種により生成されるシリコン薄膜が多結晶性の薄膜となる程度のものとすることで、低温度の基板に多結晶性のシリコン薄膜を生成する。
【０００９】
高周波誘導結合プラズマ（ＩＣＰ：Inductive Coupled Plasma）を用いたプラズマ分解によって分解し、該分解された原料ガスを用いた化学気相成長プロセスによる結晶性シリコン膜の製造については、特開平１０−２６５２１２号公報、及び特開平１１−７４２０４号公報に記載されている。この方法では、例えば、ＩＣＰを発生するための電極（アンテナ）（文献：管井秀朗：応用物理，Ｖｏｌ．６３，Ｎｏ．６，１９９４年，ｐｐ．５５９〜５６７）により、高周波電力を投入して原料ガスの高密度プラズマを発生させ、原料ガスを分解・高励起にして成膜を行うものである。特開平１０−２６５２１２号公報では、高周波電力を８００Ｗ以上とすることで、導電率が一桁以上高い多結晶シリコン薄膜が得られ、圧力が６．６５Ｐａ（５０ｍＴｏｒｒ）よりも高いと、膜の導電率は激減し、微結晶あるいは多結晶シリコン薄膜は得られなかったことが示されている。
【００１０】
プラズマＣＶＤによる成膜時に、外部からイオンビームを照射して結晶性シリコン膜を形成する方法については特開平１１−１４５０６２号公報に記載されている。この方法では、０．１ｋＶから４０ｋＶのイオンビームを成膜表面に照射することにより、表面励起効果が得られ、結晶性の良好なシリコン薄膜が得られる。
【００１１】
【発明が解決しようとする課題】
しかしながら、上記のような方法を採用した場合、ガラス基板が適用できる温度で微結晶・多結晶といった結晶性のシリコン膜を製造することは可能と考えられるが、何れの技術においても得られる結晶性のシリコン膜は基板上に柱状に結晶が成長した結晶構造をしており、その表面には図２に示すように大きな凹凸が存在する。これは、結晶性のシリコン膜の成長がシリコン系ラジカルによる膜堆積と水素原子もしくはハロゲン系ラジカルによるエッチングのバランスによって決定されていることに起因する。弱いＳｉ結合を多く含む結晶粒界におけるエッチング速度は結晶粒内に比べ速いため結晶粒界が選択的にエッチングされ、結晶粒がむき出しになるため２０ｎｍから１００ｎｍの凹凸が発生するものと考えられる。この表面の凹凸は、半導体装置の特性および信頼性を低下させる。例えば、トップゲート型の薄膜トランジスタの場合には、チャネルとゲート絶縁膜界面に凹凸があるため、キャリアの散乱による特性の低下や局所的にゲート絶縁膜が薄いことによる絶縁破壊などの信頼性の低下を招く。
【００１２】
さらに、基板との界面付近には、アモルファス層が存在している。これは、基板表面に結晶シリコンが成長するための結晶核が形成されるまでに堆積したシリコン膜である。通常、この界面付近のアモルファス層の厚さは数１０ｎｍになるため、薄膜トランジスタのような薄く、結晶性の高い半導体膜が必要な場合には大きな問題となる。
【００１３】
また、結晶粒界は欠陥も比較的多いため、酸化されやすく、薄膜トランジスタ等のデバイスの場合には、多結晶シリコン粒界の酸化によってＯＮ電流の減少やＯＦＦ電流の増加等の問題が発生する。
【００１４】
また、それぞれの膜形成技術についても以下のような課題があった。
【００１５】
触媒ＣＶＤ法（特開平８−２５０４３８号公報）については、気相中の熱分解で生じた活性種（ラジカル）のみで、成膜を行う。記載されているように、基板温度を高くせずに結晶性のシリコン膜を形成するために、分解だけでなく一部のラジカルの温度（運動エネルギー）を十分に大きくさせることを、熱触媒に接触させることで行っている。このような効果を得るため、熱触媒を１７００〜１８００℃と極めて高い温度になるように、熱触媒に電力を投入して加熱しなければならないという課題がある。この課題は、液晶ディスプレイのような大面積の基板に形成する場合、より顕著になる。さらに、この様な高温の熱触媒から発生する輻射に対して、装置の構造物や安価なガラスなどの基板が、耐えうる温度以下となるようにしなければならない、という課題がある。
【００１６】
ＩＣＰを用いたＰＣＶＤにより結晶性シリコン膜を形成する方法（特開平１０−２６５２１２号公報、特開平１１−７４２０４号公報）は、高周波の誘導結合による原料ガスの高密度プラズマを発生させることで、従来の平行平板高周波ＰＣＶＤよりも原料ガスの分解・励起を活発に行い、結晶性のシリコン膜を形成するものである。しかし得られた膜について、ラマン分光法で確認されたものは、微結晶であり（特開平１０−２６５２１２号公報）、電気特性で確認されたものは光導電性が大きい（特開平１１−７４２０４号公報）等、結晶性や膜質として十分なものが得られていないという課題があった。
【００１７】
これらの課題は、いずれの技術も原料ガスの高分解・高励起を主眼とした技術であり、結晶化の促進や膜中の水素濃度を低減するための手段が不足していることに起因するものと考えられる。このため、基板との界面付近で膜の結晶性が悪く、図２に示すように界面付近にアモルファス層２１が存在する。
【００１８】
成膜表面へ外部からイオンビームを照射による方法（特開平１１−１４５０６２号公報）では、高加速のイオンビームを用いることから、装置が大掛かりなものになったり、大面積を均一に処理することが困難である。また、成膜中は常に高速イオンが膜に衝突することから、膜中には多くの欠陥が生成されていることが考えられる。
【００１９】
また、薄膜トランジスタや太陽電池等の半導体素子への応用には、基板との界面付近での結晶性や膜中の欠陥密度などの制御も重要な課題となる。前記の従来技術では、これらの課題を満足するものは得られていない。
【００２０】
本発明は、以上のような従来技術の課題を解決し、均一で品質の優れた結晶性シリコン膜を低温で直接的に形成する方法を目的とする。
【００２１】
【課題を解決するための手段】
前記目的を達成するため、本発明に係る半導体薄膜の製造方法と製造装置は、原料ガスを分解して基板上に半導体薄膜を製造する方法であって、基板界面付近の結晶性をイオンエネルギー、光エネルギーもしくは触媒効果によって改善する工程と欠陥密度の低い半導体薄膜を形成する工程により前記基板上に結晶性の半導体薄膜を形成することを特徴とする。これにより、ガラス等の安価な基板が使用できる温度でも、均一で欠陥の少ない結晶性の半導体膜を直接的に形成することが可能となる。
【００２２】
また、これによって形成される半導体薄膜は、基板界面部より結晶性を示し、膜成長部は前記基板界面部よりも膜中に比較的多くの水素を含むため、欠陥密度が低い。
【００２３】
基板界面付近の結晶性をイオンのエネルギーによって改善する工程を有する本発明の構成又は本発明の方法において、界面形成工程における前記イオンの基板への衝突エネルギーもしくはフラックスが膜成長工程における前記イオンの基板への衝突エネルギーもしくはフラックスよりも大きくすることによりガラス等の安価な基板が使用できる温度でも、均一で欠陥の少ない結晶性の半導体膜を直接的に形成することが可能となる。
【００２４】
なお、膜成長工程におけるイオン衝突エネルギーが３０ｅＶ以下であることは、半導体膜中の欠陥密度が低くなるため好ましい。また、界面形成工程におけるイオン衝突エネルギーが３０ｅＶ以上、１ｋｅＶ以下であることは、基板へのバイアス印加によってエネルギー制御が可能であり、イオンによるスパッタリングの影響が無視できるため好ましい。
【００２５】
基板界面付近の結晶性を光エネルギーによって改善する工程を有する本発明の構成又は本発明の方法において、界面形成工程における基板もしくは基板上の膜の温度を、光エネルギーによって膜成長工程における前記基板もしくは基板上の膜の温度よりも高く、１２００℃よりも低い温度とすることによりガラス等の安価な基板が使用できる温度でも、均一で欠陥の少ない結晶性の半導体膜を直接的に形成することが可能となる。
【００２６】
なお、界面形成工程において照射される光が少なくとも波長が３００ｎｍ以下の光を含むことは、基板上の半導体膜を選択的に加熱することが可能となるため、好ましい。また、前記界面形成工程において照射される光による前記基板もしくは基板上の膜の昇温速度が６℃／秒以上であることは、成膜が短時間で済むため好ましい。
【００２７】
基板界面付近の結晶性を触媒効果によって改善する工程を有する本発明の構成又は本発明の方法において、半導体薄膜を形成する基板もしくは下地膜中に界面形成時の表面反応に影響を与える不純物が含まれることにより、ガラス等の安価な基板が使用できる温度でも、均一で欠陥の少ない結晶性の半導体膜を直接的に形成することが可能となる。
【００２８】
なお、前記不純物としては、燐、ボロン、ニッケル、パラジウム等が考えられ、その濃度を１×１０16ｃｍ-3から１×１０19ｃｍ-3の範囲とすることは、前記基板もしくは下地膜の絶縁性を損なうことなく、結晶性の改善効果が得られるため、好ましい。また、前記半導体薄膜形成時の基板温度を４００℃以下にすることは、前記基板もしくは下地膜中に含まれる不純物の半導体膜中への拡散を防止することが可能となるため、好ましい。
【００２９】
本発明の構成又は本発明の方法において、半導体薄膜の構成元素を含む原料ガスの分解を、プラズマによって行うことは、基板温度をより低くすることが可能となり望ましい。また、プラズマとしては、マイクロ波プラズマ、ヘリコン波プラズマ、表面波プラズマ、電子サイクロトロン共鳴プラズマ等の無電極放電もしくは、電源周波数が２０ＭＨｚから１００ＭＨｚの平行平板型容量結合プラズマのいずれかの手法によりプラズマを発生させることは、プラズマの電位を低くすることが可能となり、好ましい。さらに、マイクロ波プラズマ、表面波プラズマおよび電源周波数が２０ＭＨｚから５０ＭＨｚの平行平板型容量結合プラズマのいずれかの手法を用いることは、プラズマ電位が３０Ｖ以下であり、大面積基板への膜成長が容易であるため、さらに望ましい。
【００３０】
本発明の薄膜トランジスタにおいて、能動層となる半導体薄膜が基板界面付近から高い結晶性を示し、膜の欠陥密度が低いことはトランジスタのＯＮ電流が高く、また薄膜化が可能となる。また、半導体薄膜の少なくとも上面を平坦にすることによってＯＮ電流の増大、信頼性の向上が可能となる。なお、ここでは表面の凹凸が１０ｎｍ以下であることを平坦ということにする。また、半導体薄膜の表面を大気にさらす事なく組成式に酸素を含まない膜で覆うことにより、半導体膜中への酸素不純物の混入量を低減する事が可能となる、これにより薄膜トランジスタのＯＮ電流は増加し、ＯＦＦ電流は減少する。
【００３１】
本発明の液晶表示装置において、画素を駆動するための薄膜トランジスタの能動層となる半導体薄膜が基板界面付近から高い結晶性を示し、膜の欠陥密度が低いことは、前記薄膜トランジスタによる画素の駆動能力が向上するため、液晶表示装置の高画質化が可能となる。また、前記半導体薄膜の少なくとも上面が平坦であることは、前記薄膜トランジスタによる画素の駆動能力および信頼性が向上するため、信頼性の高い、高画質の液晶表示装置を実現可能となる。また、前記半導体薄膜の少なくとも上面が組成式に酸素を含まない膜で覆われていることは、前記半導体膜中への酸素不純物の混入が低減できるため、前記薄膜トランジスタによる画素の駆動能力および保持特性が向上し、液晶表示装置の高画質化が可能となる。
【００３２】
本発明の太陽電池において、光電変換層である真性半導体層の半導体薄膜の上面が組成式に酸素を含まず、柱状構造を持たない膜で覆われていることは、前記真性半導体層への酸素不純物の混入が低減できるため、太陽電池の変換効率の向上が可能となる。
【００３３】
本発明の構成又は本発明の方法において、半導体薄膜の構成元素を含む原料が、水素ガスあるいは不活性気体で希釈されていることは、成膜速度や結晶性を制御する上で好ましい。
【００３４】
本発明の構成又は本発明の方法においては、少なくとも膜成長工程における基板の温度を６００℃以下とすることにより、ガラス等の安価な基板の使用が可能となり、好ましい。
【００３５】
本発明の構成又は本発明の方法において、基板として透光性基板を用いることは、透過型液晶ディスプレイ等、光を透過させる製品を製造する上で好ましい。
【００３６】
本発明の構成又は本発明の方法において、基板表面にバッファ層が設けられているという好ましい構成によれば、基板中に含まれる不純物が半導体薄膜中に拡散することを防止でき、また膜の密着性が向上するため好ましい。
【００３７】
本発明の構成において、半導体薄膜が微結晶シリコン薄膜または多結晶シリコン薄膜であるという好ましい構成によれば、ａ−Ｓｉ：Ｈ膜と比較してＴＦＴの電界効果移動度を高いものとなり、好ましい。
【００３８】
本発明の構成又は本発明の方法において、半導体薄膜の厚さが、５ｎｍ以上２００ｎｍ以下とすることは、エッチングや成膜を追加することなくそのままの膜厚でＴＦＴに適用することができ、好ましい。
【００３９】
【発明の実施の形態】
以下、実施例を用いて本発明をさらに具体的に説明する。
【００４０】
（実施の形態１）
本実施の形態は、半導体薄膜を形成する過程において、膜形成表面に与えるイオンエネルギーを制御することによって、基板との界面付近でも結晶性がよい、また表面が平坦である半導体薄膜を形成する半導体薄膜の製造方法および製造装置に関する。
【００４１】
図３は本発明における半導体薄膜の製造装置の第１実施例を示す概略図である。
【００４２】
具体的には、排気ポンプ３２により真空に排気される真空容器３１にはプラズマ生成用の放電電極３３と基板バイアス用のバイアス電極３５が設置されている。膜形成のための原料ガスはガス導入系３８より真空容器３１内に供給される。原料ガスは放電電極３３に高周波発振器３４によって印加された高周波電力によってイオンおよびラジカルにプラズマ分解され、バイアス電極３５上の基板３７に堆積することによって膜形成が行われる。この時、高周波電力の発振周波数を２０ＭＨｚ以上、具体的には２７．１２ＭＨｚとすることにより、基板へのイオン衝突エネルギーを３０ｅＶ以下にすることが可能となる。３０ｅＶ以下のイオン衝突エネルギーであれば、膜形成におけるイオンダメージは無視できる。また、このイオン衝突エネルギーはプラズマ電位と基板３７での浮遊電位の差を意味しており、バイアス電極３５に印加する電力とその発振周波数を変えることによって、約３０ｅＶから１ｋｅＶ程度まで制御することが可能である。
【００４３】
なお、プラズマ生成用の高周波電力の前記発振周波数は高いほど前記基板へのイオン衝突エネルギーが小さくなるため好ましいが、高すぎると大面積での放電が困難であるため、液晶ディスプレイ等に用いられる大型基板上に膜形成を行う場合には、発振周波数を２０ＭＨｚから１００ＭＨｚの範囲で設定することが望ましい。
【００４４】
本発明の半導体薄膜製造装置の第１実施例における構成では、放電電極３３とバイアス電極３５が独立しているため、プラズマ中の粒子組成とイオンエネルギー制御が独立して行える。また、バイアス電極３５には温度制御用の加熱ヒータ３９が設置されており、成膜中の基板温度を室温から６００℃の範囲で制御することが可能である。なお、バイアス電極と温度制御用の加熱ヒータを分離しても、本発明の効果を得ることは可能である。
【００４５】
図４は本発明における半導体薄膜の製造装置の第２実施例を示す概略図である。
【００４６】
具体的には、排気ポンプ３２により真空に排気される真空容器３１にはプラズマ生成用の放電電極３３、加熱ヒータ３９を具備した対向電極４２およびプラズマの電位を制御する制御電極４１が少なくとも設置されている。膜形成のための原料ガスはガス導入系３８より真空容器３１内に供給される。原料ガスは放電電極３３に印加された高周波電力によってイオンおよびラジカルにプラズマ分解され、対向電極４２上の基板３７に堆積することによって膜形成が行われる。この時、高周波電力の発振周波数を２０ＭＨｚ以上、具体的には２７．１２ＭＨｚとし、制御電極４１の電位を接地電位もしくは負電位とすることにより、基板へのイオン衝突エネルギーを３０ｅＶ以下にすることが可能となる。また、制御電極４１に正バイアスを印加し、制御電極４１の電位を高くした場合には、プラズマ電位もこれにつられて高くなり、プラズマの電位を３０ｅＶ以上に制御することが可能である。基板３７の電位は一定に保っているため、これによりイオン衝突エネルギーを制御することが可能となる。
【００４７】
なお本発明の第１および第２実施例においては、プラズマ生成に放電電極３３を用いたが、これをマイクロ波等を用いた無電極放電としても、基板へのイオン衝突エネルギーが３０ｅＶ以下になればよい。
【００４８】
以下、本発明の第１実施例である半導体薄膜の製造装置を用いた半導体薄膜の製造方法の具体的な実施の形態を示す。
【００４９】
本実施の形態では、図３に示す半導体薄膜の製造装置において、原料ガスとしてモノシラン（ＳｉＨ4）および水素（Ｈ2）ガスを用い、これらの混合原料ガスをガス導入系３８より真空容器３１内に導入する。
【００５０】
まず、界面形成工程として、放電電極３３に２７．１２ＭＨｚ、５００Ｗの高周波電力を印加しプラズマを生成する。またこの時、バイアス電極３５には４００ｋＨｚのバイアス電力を印加することにより、バイアス電極３５に設置された基板３７の電位を制御する。７５Ｗの電力印加でおよそ１５０Ｖのイオン加速電圧が発生する。このため、基板３７表面にはプラズマ中の中性ラジカルとバイアス電界によって加速された高エネルギーイオンが照射され、イオンによって膜形成表面に与えられたエネルギーによってシリコン膜の結晶性が向上する。本実施の形態においては、この条件において１０ｎｍ厚の結晶性の良いシリコン膜を基板界面に堆積する。
【００５１】
続いて、膜成長工程として、モノシラン（ＳｉＨ4）および水素（Ｈ2）ガスを原料に結晶性シリコン膜を堆積する。バイアス電力は印加せず、放電電極にのみ２７．１２ＭＨｚ、２００Ｗの高周波電力を印加する。放電周波数を２７．１２ＭＨｚとした場合には、基板３７の浮遊電位はほぼ０Ｖであるため、イオン衝撃による欠陥生成を抑制することができる。この条件において１９０ｎｍ厚の結晶性シリコン膜を堆積し、全体として２００ｎｍの結晶性シリコン膜とする。これによって得られた膜は、基板界面においても結晶性が良く、また膜中の欠陥密度も低いものとなっている。
【００５２】
さらに、半導体膜表面を平坦にする場合には、膜成長工程に引き続き表面形成工程として、バイアス電力２５Ｗ、放電電力２００ＷでＳｉＨ4／Ｈ2プラズマにより膜形成を行う。基板３７へのバイアス印加によりイオン衝撃エネルギーは５０ｅＶとなり、表面の平坦化が可能である。２０ｎｍ厚のシリコン膜を堆積し、全体で膜厚２２０ｎｍとした時の表面の凹凸は約５ｎｍであった。
【００５３】
この結果、本実施の形態の方法で形成した結晶性シリコン膜は図１のように、基板表面に設けたバッファー層界面から柱状の結晶性シリコン膜１３が成長し、表面において平坦である。また、膜中の欠陥密度も低いものとなっている。
【００５４】
本実施の形態の界面形成工程、膜成長工程および表面形成工程におけるイオン衝突エネルギーの変化を図５に示す。なお、膜成長工程におけるイオン衝突エネルギーが３０ｅＶ以下であることは、半導体膜中の欠陥密度が低くなるため好ましい。また、界面形成工程におけるイオン衝突エネルギーが３０ｅＶ以上、１ｋｅＶ以下であることは、基板へのバイアス印加によってエネルギー制御が可能であり、イオンによるスパッタリングの影響が無視できるため好ましい。また、表面形成工程におけるイオン衝突エネルギーが３６ｅＶ以上、１ｋｅＶ以下であることは、基板へのバイアス印加によってエネルギー制御が可能であり、イオンによるスパッタリングの影響が無視できるため好ましい。
【００５５】
なお、本実施の形態では、エネルギー制御するイオンを限定せず、すべて照射しているため、装置構成が簡単であるという利点をもつ、また、シリコン系イオン等の質量数の大きいイオンも照射しているため、イオンエネルギーが比較的低くても上記の効果が得られている。
【００５６】
本実施の形態では、界面形成工程および表面形成工程においてイオンエネルギーを高くしたが、イオンフラックスを多くすることによっても膜形成表面に与えるエネルギーを大きくできるため同様の効果が得られる。なお、イオンフラックスを多くする方法としては、放電電力を高くするなどの方法が考えられる。
【００５７】
放電電極３３に印加する高周波電力の周波数は、基板３７表面へのイオン衝撃エネルギーが低くなるような周波数に設定すればよいが、約２０ＭＨｚから約１００ＭＨｚの範囲に、例えば２７．１２ＭＨｚに設定することが好ましい。
【００５８】
なお、上記の周波数範囲においては周波数が低いと、放電可能な条件範囲が広がり、装置構成に自由度があり望ましい。また逆に周波数が高いとプラズマ中の電子密度が高く、プラズマ電位が低くなるため、成膜速度が速く、膜成長工程におけるイオン衝撃ダメージの少ないシリコン膜が形成されるため望ましい。
【００５９】
原料ガスとしては、本実施の形態で用いたモノシラン（ＳｉＨ4）の他に、ジシラン（Ｓｉ2Ｈ6）、塩化シラン（ＳｉＨ2Ｃｌ2等）、フッ化シラン（ＳｉＦ4等）、モノゲルマン（ＧｅＨ4）などを用いてもよい。希釈ガスとしては水素の他にアルゴン、キセノン、ヘリウムといった希ガスを用いてもよい。
【００６０】
成膜時の基板温度としては、１００℃から６００℃の範囲に設定することにより、ガラス等の安価な基板が使用可能となり望ましい。また、基板温度は４５０℃以下にすることにより製造装置をアルミニウム製とすることができるため、さらに望ましい。さらに望ましくは基板温度を１００℃から３５０℃とすることにより、膜中の水素が脱離しない程度に成膜表面を活性化できるため、高品質な半導体膜が形成される。
【００６１】
また、基板表面にバッファー層が設けられているという好ましい構成によれば、基板中の不純物が半導体薄膜中に拡散することを防止できるため望ましい。
【００６２】
なお本実施の形態においては、プラズマとして平行平板型プラズマを用いたが、これを誘導結合プラズマ、マイクロ波プラズマ、ヘリコン波プラズマ、表面波プラズマ、電子サイクロトロン共鳴プラズマ等を用いてもよい。なお、マイクロ波プラズマ等の無電極放電によるプラズマを用いる場合には放電周波数として前述の周波数帯に設定する必要はなく、２．４５ＧＨｚ等の周波数を用いてもよい。また、これらのプラズマ発生法に限らず電子温度およびイオン衝突エネルギーを低く抑えることが可能であれば、それを本発明に係る半導体薄膜製造方法、製造装置に適用してよい。
【００６３】
（実施の形態２）
本実施の形態は、結晶性向上のための触媒となる不純物を基板表面に注入する半導体薄膜の製造方法に関する。不純物としてはニッケル（Ｎｉ）、パラジウム（Ｐｄ）、ボロン（Ｂ）、燐（Ｐ）などがあげられる。本実施の形態では、不純物として燐イオン（ＰＨx +、ｘ＝０〜３）を用い、不純物イオンの基板への注入工程と膜成長工程における結晶性シリコン膜の堆積を図３に示した装置を用いて同一真空中で行う。燐イオン（ＰＨx +）を注入する場合、具体的には、界面形成工程において、原料ガスとしてフォスフィン（ＰＨ3）および水素（Ｈ2）ガスを用い、放電電極３３に高周波電力を印加することによって原料ガスのプラズマ分解を行う。そして、バイアス電極３５にバイアス電力を印加することにより、数百から１ｋＶのイオン加速電圧を発生させる。これによってプラズマ中の燐イオン（ＰＨx +）が加速され、基板に注入される。注入量としては約１×１０16ｃｍ-3から約１×１０19ｃｍ-3の範囲に、例えば約１×１０18ｃｍ-3に設定することが好ましい。
【００６４】
なお、ボロンイオン（Ｂ2Ｈx +、ｘ＝０〜５）を注入する場合には、原料ガスとしてジボラン（Ｂ2Ｈ6）と水素（Ｈ2）の混合ガスを用いれば良い。
【００６５】
続いて膜成長工程として、モノシラン（ＳｉＨ4）および水素（Ｈ2）ガスを原料として結晶性シリコン膜を堆積する。ここではバイアス電力を印加せず、放電電極にのみ２７．１２ＭＨｚ、３００Ｗの高周波電力を印加する。基板表面に注入した燐が触媒として働き、基板界面付近でも結晶性のよい膜が形成される。また、放電周波数を２７．１２ＭＨｚとしているため、プラズマの電位は低く、基板３７の電位もほぼ０Ｖであるため、イオン衝撃による欠陥生成を抑制することができる。
【００６６】
このため本実施の形態によって形成される結晶性シリコン薄膜は、基板界面においても結晶性が良く、また膜中の欠陥密度も少ないものとなっている。
【００６７】
Ｎｉ、Ｐｄ等を触媒として用いる場合には、一般的なイオン注入装置を用いて不純物を注入した後、本実施の形態で用いた半導体薄膜製造装置（図３）等を用いて膜成長を行えばよい。
【００６８】
放電電極３３に印加する高周波電力の周波数は、基板３７表面へのイオン衝撃エネルギーが低くなるような周波数に設定すればよいが、約２０ＭＨｚから約１００ＭＨｚの範囲に、例えば２７．１２ＭＨｚに設定することが好ましい。
【００６９】
なお、上記の周波数範囲においては周波数が低いと放電可能な条件範囲が広がり、装置構成に自由度があり望ましい。また逆に周波数が高いとプラズマ中の電子密度が高くなり、プラズマ電位が低くなるため、成膜速度が速く、膜成長工程におけるイオン衝撃ダメージの少ないシリコン膜が形成されるため望ましい。
【００７０】
膜成長工程における原料ガスとしては、本実施の形態で用いたモノシラン（ＳｉＨ4）の他に、ジシラン（Ｓｉ2Ｈ6）、塩化シラン（ＳｉＨ2Ｃｌ2等）、フッ化シラン（ＳｉＦ4等）、モノゲルマン（ＧｅＨ4）などを用いてもよい。希釈ガスとしては水素の他にアルゴン、キセノン、ヘリウムといった希ガスを用いてもよい。
【００７１】
成膜時の基板温度としては、１００℃から６００℃の範囲に設定することにより、ガラス等の安価な基板が使用可能となり望ましい。また、成膜時の基板温度を４００℃以下、例えば３００℃に設定することにより、基板に注入した不純物が半導体薄膜中に拡散し、半導体薄膜の特性が劣化することを防止できるため、さらに望ましい。
【００７２】
また、基板表面にバッファー層が設けられているという好ましい構成によれば、基板中の不純物が半導体薄膜中に拡散することを防止できるため望ましい。
【００７３】
なお本実施の形態においては、プラズマとして平行平板型プラズマを用いたが、これを誘導結合プラズマ、マイクロ波プラズマ、ヘリコン波プラズマ、表面波プラズマ、電子サイクロトロン共鳴プラズマ等を用いてもよい。なお、マイクロ波プラズマ等の無電極放電によるプラズマを用いる場合には放電周波数として前述の周波数帯に設定する必要はなく、２．４５ＧＨｚ等の周波数を用いてもよい。また、これらのプラズマ発生法に限らず電子温度およびイオン衝突エネルギーを低く抑えることが可能であれば、本発明に係る半導体薄膜製造方法、製造装置に適用してよい。
【００７４】
（実施の形態３）
本実施の形態は、界面形成工程において、急速ランプ加熱を行うことによって基板との界面付近でも結晶性のよい半導体薄膜を形成する半導体薄膜の製造方法および製造装置に関する。
【００７５】
図７は本発明における半導体薄膜製造装置の第３実施例の概略図である。
【００７６】
具体的には、排気ポンプ７２により真空に排気される真空容器７１内には支持台７８によって支えられた基板７６およびその基板７６を裏面より直接的に光照射するためのランプ７７が設置されている。膜形成のための原料ガスはガス導入系７５より真空容器７１内に供給される。原料ガスは、マイクロ波発振器７３によって発生させ、導波管７４を通して真空容器７１内に供給されたマイクロ波電力によってイオンおよびラジカルにプラズマ分解され、基板７６に堆積することによって膜形成が行われる。このプラズマ源によって生成されるプラズマの電子温度は低く、このため基板７６へのイオン衝撃エネルギーも低い。膜形成時の基板温度はランプ７７による光加熱によって室温から１２００℃程度の範囲で制御され、昇温速度６℃／秒以上の急速加熱も可能である。ランプの種類としてはハロゲンランプ、キセノンランプ、重水素ランプ、紫外線ランプなどがあげられるが、基板上に形成されたシリコン膜を選択的に加熱するためには波長３００ｎｍ以下の光量が大きいランプが望まれる。
【００７７】
なお本実施の形態においては、プラズマとしてマイクロ波プラズマを用いたが、平行平板型容量結合プラズマ、ヘリコン波プラズマ、表面波プラズマ、電子サイクロトロン共鳴プラズマ等を用いてもよい。なお、平行平板型容量結合プラズマ等のプラズマを用いる場合には、放電周波数として２０ＭＨｚから１００ＭＨｚを用いると膜成長工程において、イオン衝撃エネルギーが低くなり欠陥密度が低減できるため望ましい。また、これらのプラズマ発生法に限らず電子温度およびイオン衝撃エネルギーを低く抑えることが可能であれば、本発明に係る半導体薄膜の製造方法、製造装置に適用してよい。
【００７８】
以下、本発明の第３実施例の半導体薄膜製造装置を用いた半導体薄膜の製造方法の具体的な実施の形態を示す。
【００７９】
本実施の形態では、図７に示す半導体薄膜製造装置において、原料ガスとしてモノシラン（ＳｉＨ4）および水素（Ｈ2）ガスを用い、これらの混合原料ガスをガス導入系７５より真空容器７１内に導入する。
【００８０】
まず、界面形成工程として、ランプ加熱により基板温度を３００℃とし、マイクロ波電力２００Ｗのマイクロ波プラズマを生成する。この条件によって形成されるシリコン膜は、基板との界面付近において結晶性はあまり良くないが、シリコン膜が１０ｎｍ形成されたところで、ランプ７７の光量を増加させて急速加熱を行う。加熱条件としては、昇温速度が４０℃／秒で８００℃まで加熱し、８００℃で１０秒間保持した後、ランプ強度を制御して再び３００℃まで基板温度を下げる。
【００８１】
図６に基板温度の経時変化を示す。
【００８２】
急速加熱工程によってシリコン膜に光エネルギーが供給され、膜中の水素が脱離すると共に、シリコン結合が強固になる。これによって基板界面の膜の結晶性が改善され、この後の膜成長工程において結晶性の良く、欠陥密度の少ないシリコン膜が得られる。膜成長工程の条件としては、モノシラン（ＳｉＨ4）および水素（Ｈ2）ガスを原料にマイクロ波電力２００Ｗのマイクロ波プラズマによって膜形成を行う。この成膜条件においては、成膜表面へのイオン衝撃ダメージは無視することができ、欠陥密度の低い膜が形成される。基板温度は３００℃として、全体として厚さ１００ｎｍの結晶性シリコン膜とする。これによって得られた膜は、基板界面部においても結晶性が良く、また膜成長部の欠陥密度も少ないものとなっている。
【００８３】
本実施の形態では、界面形成工程において８００℃の急速ランプ加熱によって結晶性の改善を行ったが、この時の加熱温度は膜形成工程における基板温度以上１２００℃以下、望ましくは６００℃以上かつ１０００℃以下であればよい。この範囲において、温度が高いほど短時間で効果が得られるが、１０００℃以上の温度ではガラス等の低融点基板が変形してしまう。しかし１０００℃以下であれば、瞬間的には基板の耐えうる温度である。
【００８４】
なお、界面形成工程における昇温速度としては、３００℃程度の温度差があるプロセスを１００秒以内のタクトで行う場合には、昇温・降温速度が同じとして少なくとも６℃／秒の昇温速度が望まれる。
【００８５】
また、基板としてはシリコン膜よりも光学バンドギャップの広いガラス等の透光性基板を用いると、シリコン膜を選択的に加熱することが可能となり望ましい。ランプの種類としてはハロゲンランプ、キセノンランプ、重水素ランプ、紫外線ランプなどがあげられるが、基板上に形成されたシリコン膜を選択的に加熱するためには波長３００ｎｍ以下の光量が大きいランプが望まれる。
【００８６】
原料ガスとしては、本実施の形態で用いたモノシラン（ＳｉＨ4）の他に、ジシラン（Ｓｉ2Ｈ6）、塩化シラン（ＳｉＨ2Ｃｌ2等）、フッ化シラン（ＳｉＦ4等）、モノゲルマン（ＧｅＨ4）などを用いてもよい。希釈ガスとしては水素の他にアルゴン、キセノン、ヘリウムといった希ガスを用いてもよい。
【００８７】
急速ランプ加熱時以外の基板温度としては、１００℃から６００℃の範囲に設定することにより、ガラス等の安価な基板が使用可能となり望ましい。また、基板温度は４５０℃以下にすることにより製造装置をアルミニウム製とすることができるため、より望ましい。さらに望ましくは基板温度を１００℃から３５０℃とすることにより、膜中の水素が脱離しない程度に成膜表面を活性化できるため、高品質な半導体膜が形成される。
【００８８】
また、基板表面にバッファー層が設けられているという好ましい構成によれば、基板中の不純物が半導体薄膜中に拡散することを防止できるため望ましい。
【００８９】
なお本実施の形態においては、プラズマとしてマイクロ波プラズマを用いたが、平行平板型容量結合プラズマ、ヘリコン波プラズマ、表面波プラズマ、電子サイクロトロン共鳴プラズマ等を用いてもよい。なお、平行平板型容量結合プラズマ等のプラズマを用いる場合には、放電周波数として２０ＭＨｚから１００ＭＨｚを用いると膜成長工程において、イオン衝突エネルギーが低くなり欠陥密度が低減できるため望ましい。また、これらのプラズマ発生法に限らず電子温度およびイオン衝撃エネルギーを低く抑えることが可能であれば、本発明に係る半導体薄膜製造方法、製造装置に適用してよい。
【００９０】
（実施の形態４）
本実施の形態は、本発明の半導体薄膜を能動層とした薄膜トランジスタおよびこれを用いた液晶表示装置に関する。以下、図８に示す本発明の薄膜トランジスタの製造方法を説明する。
【００９１】
基板８１の表面にバッファー層８２として２００ｎｍの膜厚で酸化シリコン膜を堆積し、この上に例えば実施の形態１で示した半導体薄膜の製造方法により１５０ｎｍの膜厚の多結晶シリコン膜８３を形成する。これを島状にパターニングすることにより、結晶性に優れ、上面が平坦であり、欠陥密度の低い能動層が形成される。
【００９２】
次いで、ゲート絶縁膜８４として１２０ｎｍの酸化シリコン膜を形成した後、Ｔｉ、Ｍｏ、Ｗ、Ａｌ、Ｔａ等からなる金属膜を２００ｎｍの膜厚で形成し、フォトリソによりパターニングされたフォトレジストをマスクとして金属膜をエッチングすることにより、ゲート電極８５を形成する。なお、ゲート電極８５としては金属膜に限らず、シリコン膜でもよい。
【００９３】
次いで、ゲート電極８５をマスクとして、不純物を含むイオンを注入し、ソース／ドレイン領域となる不純物ドーピング層を多結晶シリコン膜８３中に形成する。このドーピング層８６の形成は、例えばｎ型層の形成では、水素希釈５％ＰＨ3をイオン源ガスとしたイオンドーピングで行う。また、ｐ型層の形成では、イオン源ガスとして、水素希釈５％Ｂ2Ｈ6等を用いたイオンドーピングにより行う。イオンドーピングを適用する場合の条件は、加速電圧：５〜１００ｋＶ、総イオン注入量：１０14〜１０16ｃｍ-2とする。これらの条件は、マスクの厚さや、形成するドーピング層の厚さ等の構成により、適宜最適な条件やガス濃度を選択する。
【００９４】
なお、本実施の形態においては、注入される領域の酸化シリコン膜を除去し、イオンの注入を行っているが、注入される領域の表面にも酸化シリコン膜を残し、イオンの注入を行ってもよい。その場合は、膜厚などの条件にもよるが、イオンの加速電圧は、１０ｋＶ以上とすることが好ましい。
【００９５】
次いで、層間絶縁膜８７となる酸化シリコン膜を、１００〜５００ｎｍの膜厚で形成し、ソース／ドレイン領域への電極コンタクトを取るために酸化シリコン膜を、フォトリソ・エッチングにより開孔し、ソース／ドレイン電極８８を形成して、薄膜トランジスタを完成させる。
【００９６】
なお、薄膜トランジスタの活性層の厚さを２０ｎｍ以上、５００ｎｍ以下とすることにより、ＯＮ電流が高く、ＯＦＦ電流が低い薄膜トランジスタを形成することが可能となるため望ましい。さらに、薄膜トランジスタがトップゲート型である場合には、島状の活性層をゲート絶縁膜で覆う必要があるため、活性層の厚さを２０ｎｍ以上、２００ｎｍ以下にすることが望ましい。
【００９７】
なお、本実施の形態においてはトップゲート型の薄膜トランジスタに対する製造方法の例を示したが、これに限らず、例えばボトムゲート型の薄膜トランジスタとしても良い。
【００９８】
また、本発明の薄膜トランジスタを構成している各薄膜は本実施の形態に示したものに限らず、その機能を有するものであれば良い。例えば、絶縁膜としては酸化シリコン膜に限らず窒化シリコン膜としても良い。
【００９９】
さらに、本発明の薄膜トランジスタにおいて、ドレイン電極とＩＴＯ等からなる画素電極９０と接続した薄膜トランジスタアレイを構成することにより、アクティブマトリクス型の液晶表示装置への応用が可能となる。
【０１００】
（実施の形態５）
本実施の形態は、本発明の半導体薄膜への酸素不純物の混入を低減した薄膜トランジスタおよびこれを用いた液晶表示装置に関する。以下、図９に示す本発明の薄膜トランジスタの製造方法を説明する。
【０１０１】
基板８１の表面にバッファー層８２として２００ｎｍの膜厚で酸化シリコン膜を堆積し、この上に多結晶シリコン膜８３を形成する。多結晶シリコン膜８３の形成方法としては、例えば実施の形態１で示した半導体薄膜の製造方法などがある。１００ｎｍの膜厚の多結晶シリコン膜８３を形成した後、大気にさらすこと無く連続して窒化シリコン膜をプラズマＣＶＤ法によって堆積し、多結晶シリコン膜８３の表面を保護する酸素非含有膜９１を形成する。本実施の形態では、酸素非含有膜９１をゲート絶縁膜の一部として用いている。ＣＶＤ法によって形成された多結晶シリコン膜は、柱状構造をしており、大気にさらすと容易に酸化されてしまうため、表面を組成式に酸素を含まない膜、本実施の形態では窒化シリコン膜で覆うことで活性層となる多結晶シリコン膜への酸素不純物の混入を防止している。
【０１０２】
なお、組成式に酸素を含まない膜中では、不純物としての酸素の含有量が多結晶シリコン膜中よりも少ないことが望まれる。
【０１０３】
次いで、フォトリソ・エッチングにより多結晶シリコン膜８３および酸素非含有膜９１を島状に加工し、その後、ゲート絶縁膜８４として膜厚が１２０ｎｍの酸化シリコン膜をプラズマＣＶＤ法等により形成する。さらに、Ｔｉ、Ｍｏ、Ｗ、Ａｌ、Ｔａ等からなる金属膜を２００ｎｍの膜厚で形成し、フォトリソによりパターニングされたフォトレジストをマスクとして金属膜をエッチングすることにより、ゲート電極８５を形成する。なお、ゲート電極８５としては金属膜に限らず、シリコン膜でもよい。
【０１０４】
次いで、ゲート電極８５をマスクとして、不純物を含むイオンを注入し、ソース／ドレイン領域となる不純物ドーピング層を多結晶シリコン膜中に形成する。このドーピング層８６の形成は、例えばｎ型層の形成では、水素希釈５％ＰＨ3をイオン源ガスとしたイオンドーピングで行う。また、ｐ型層の形成では、イオン源ガスとして、水素希釈５％Ｂ2Ｈ6等を用いたイオンドーピングにより行う。イオンドーピングを適用する場合の条件は、加速電圧：５〜１００ｋＶ，総イオン注入量：１０14〜１０16ｃｍ-2とする。これらの条件は、マスクの厚さや、形成するドーピング層の厚さ等の構成により、適宜最適な条件やガス濃度を選択する。
【０１０５】
なお、本実施の形態においては、注入される領域の酸化シリコン膜を除去し、イオンの注入を行っているが、注入される領域の表面にも酸化シリコン膜を残し、イオンの注入を行ってもよい。その場合は、膜厚などの条件にもよるが、イオンの加速電圧は、１０ｋＶ以上とすることが好ましい。
【０１０６】
次いで、層間絶縁膜８７となる酸化シリコン膜を、１００〜５００ｎｍの膜厚で形成し、ソース／ドレイン領域への電極コンタクトを取るために酸化シリコン膜を、フォトリソ・エッチングにより開孔し、ソース／ドレイン電極８８を形成して、薄膜トランジスタを完成させる。
【０１０７】
なお、薄膜トランジスタの活性層の厚さを２０ｎｍ以上、５００ｎｍ以下とすることにより、ＯＮ電流が高く、ＯＦＦ電流が低い薄膜トランジスタを形成することが可能となるため望ましい。さらに、薄膜トランジスタがトップゲート型である場合には、島状の活性層をゲート絶縁膜で覆う必要があるため、活性層の厚さを２０ｎｍ以上、２００ｎｍ以下にすることが望ましい。
【０１０８】
なお、本実施の形態においてはトップゲート型の薄膜トランジスタに対する製造方法の例を示したが、これに限らず、例えばボトムゲート型の薄膜トランジスタとしても良い。
【０１０９】
また、本発明の薄膜トランジスタを構成している各薄膜は本実施の形態に示したものに限らず、その機能を有するものであれば良い。例えば、絶縁膜としては酸化シリコン膜に限らず窒化シリコン膜としても良い。
【０１１０】
さらに、本発明の薄膜トランジスタにおいて、ドレイン電極とＩＴＯ等からなる画素電極９０と接続した薄膜トランジスタアレイを構成することにより、アクティブマトリクス型の液晶表示装置への応用が可能となる。
【０１１１】
また、本発明の薄膜トランジスタを構成している各薄膜は本実施の形態に示したものに限らず、その機能を有するものであれば良い。例えば、絶縁膜としては酸化シリコン膜に限らず窒化シリコン膜としても良い。
【０１１２】
なお、酸素非含有膜９１として窒化シリコン膜を用いた場合には、絶縁耐圧が高く、ゲート絶縁膜の一部として用いることができるため望ましい。ただし、酸素非含有膜中の酸素含有量が多結晶シリコン膜８３よりも少なければ本発明の効果は得られる。また、絶縁膜でなくてもよい。またその機能も、ゲート絶縁膜の一部として用いることに限らず、例えば保護膜や活性層の一部としてもよい。
【０１１３】
なお、本実施の形態では、能動層となる半導体薄膜をプラズマＣＶＤ法により形成したが、これに限らず、低温で直接的に結晶性の半導体薄膜が形成できれば良い。
【０１１４】
（実施の形態６）
本実施の形態は、図１０に示す本発明の光電変換層に多結晶シリコン膜を用いた薄膜太陽電池およびその製造方法に関する。
【０１１５】
本実施の形態では、まず基板１０１上に金属膜１０２をスパッタ法等により形成する。このとき、金属膜表面に凹凸を設けると太陽光の閉じ込め効果により、光電変換効率が向上するため望ましい。続いて、プラズマＣＶＤ法等によりＰ型の伝導型を示す低抵抗シリコン膜からなるｐ層１０３、あえて伝導型制御をしない多結晶シリコン膜からなるｉ層１０４、ｎ型の伝導型を示す低抵抗シリコン膜からなるｎ層１０５を形成する。
【０１１６】
このとき、ｉ層６４は柱状構造の多結晶膜であり、酸化されやすいため、ｉ層１０４とｎ層１０５は大気にさらすことなく真空中で連続的に形成する。また、ｎ層１０５が柱状構造の多結晶膜であると、ｎ層１０５形成後に膜中の酸化が進むため、ｎ層１０５は柱状構造の多結晶でない膜、例えばアモルファスシリコン膜が望まれる。さらに、ｎ層１０５の膜形成条件として、基板温度がｉ層１０４の成膜時よりも高いと、ｉ層１０４中の水素が脱離して欠陥が増加してしまうため、ｎ層１０５の成膜時における基板温度はｉ層１０４の成膜時の基板温度以下にすることが望まれる。
【０１１７】
次に、ＩＴＯ等の透明電極１０６を形成し、金等からなる端子１０７を形成して太陽電池の完成となる。
【０１１８】
なお、本実施の形態においては、ｐｉｎ型の太陽電池の実施例を示したが、これをｎｉｐ型としても、またマルチジャンクション型としても、ｉ層とその上の膜を連続的に形成すれば本発明の効果は得られる。
【０１１９】
【発明の効果】
以上説明したように、前記本発明の構成によれば、低温で結晶性の優れ、欠陥密度が低く、また表面が平坦である半導体薄膜を製造することができる。従って、薄膜トランジスタを作製する場合においても、特性、信頼性の優れた薄膜トランジスタを生産性よく作製することが可能となる。また、大面積のガラス基板上に特性、信頼性にすぐれた薄膜トランジスタアレイを作成することにより、画質にすぐれた液晶表示装置が製造できる。また、結晶性半導体膜中への酸素不純物の混入を低減することができるため、特性にすぐれた薄膜トランジスタ、画質に優れた液晶表示装置および変換効率の高い太陽電池が製造できる。
【０１２０】
また、本発明の構成又は本発明の方法において、原料ガスとしてシリコンを含むガスを含むことにより、液晶ディスプレイなどに必要なシリコンＴＦＴを製造することが可能となる。
【０１２１】
また、本発明の構成又は本発明の方法において、半導体薄膜の構成元素を含む原料が、水素ガスあるいは不活性気体で希釈されることで、成膜速度や結晶性をより制御できる。
【０１２２】
また、本発明の構成又は本発明の方法においては、成膜時に基板の温度を１００℃〜６００℃とすることにより、ガラス等の安価な基板の使用が可能となる。
【０１２３】
また、本発明の構成又は本発明の方法において、基板として透光性基板を用いることは、透過型液晶ディスプレイ等、光を透過させる製品を製造できる。
【０１２４】
また、本発明の構成において、半導体薄膜が多結晶シリコン薄膜であるという好ましい構成によれば、ａ−Ｓｉ：Ｈ膜と比較してＴＦＴの電界効果移動度を高いものとすることができる。
【０１２５】
また、本発明の構成又は本発明の方法において、半導体薄膜の厚さが、２０ｎｍ以上５００ｎｍ以下とすることは、そのままＴＦＴの活性層に適用できる。
【図面の簡単な説明】
【図１】本発明の半導体薄膜を示す図
【図２】従来の半導体薄膜を示す図
【図３】本発明の半導体薄膜製造装置における第1実施例の概略図
【図４】本発明の半導体薄膜製造装置における第２実施例の概略図
【図５】本発明の実施の形態１におけるイオン衝撃エネルギーの経時変化を示す図
【図６】本発明の実施の形態３における基板温度の経時変化を示す図
【図７】本発明の半導体薄膜製造装置における第３実施例の概略図
【図８】本発明の実施の形態４によって製造された薄膜トランジスタを示す図
【図９】本発明の実施の形態５によって製造された薄膜トランジスタを示す図
【図１０】本発明の太陽電池を示す図
【符号の説明】
１１ 基板
１２ バッファー層
１３ 結晶性シリコン膜
２１ アモルファス層
２２ 結晶性半導体層
３１ 真空容器
３２ 排気ポンプ
３３ 放電電極
３４ 高周波発振器
３５ バイアス電極
３６ バイアス電源
３７ 基板
３８ ガス導入系
３９ 加熱ヒータ
４１ 制御電極
４２ 対向電極
７１ 真空容器
７２ 排気ポンプ
７３ マイクロ波発振器
７４ 導波管
７５ ガス導入系
７６ 基板
７７ ランプ
７８ 支持台
８１ 基板
８２ バッファー層
８３ 多結晶シリコン膜
８４ ゲート絶縁膜
８５ ゲート電極
８６ ドーピング層
８７ 層間絶縁膜
８８ ソース／ドレイン電極
８９ パッシベーション膜
９０ 画素電極
９１ 酸素非含有膜
１０１ 基板
１０２ 金属膜
１０３ ｐ層
１０４ ｉ層
１０５ ｎ層
１０６ 透明電極
１０７ 端子

Claims (17)

  1. 原料ガスのプラズマ分解により製造された結晶性のシリコン薄膜であって、少なくとも基板界面部と膜成長部を有し、前記膜成長部における欠陥密度が基板界面部よりも低くかつ前記基板界面部の水素濃度が、前記膜成長部よりも低いことを特徴とするシリコン薄膜。
  2. 前記膜成長部が、柱状構造を持つ結晶性であり、表面が平坦であることを特徴とする請求項１記載のシリコン薄膜。
  3. 前記基板界面部および前記膜成長部が、微結晶シリコンあるいは多結晶シリコンであることを特徴とする請求項１記載のシリコン薄膜。
  4. 前記シリコン薄膜は基板に製造され，当該基板と前記基板界面部との間には更にバッファー層が設けられていることを特徴とする請求項１、２または３に記載のシリコン薄膜。
  5. 前記基板として透光性基板を用いることを特徴とする請求項１から４のいずれかに記載のシリコン薄膜。
  6. 請求項１から５の何れかに記載のシリコン薄膜を能動層とする薄膜トランジスタ。
  7. 前記シリコン薄膜の厚さが、２０ｎｍ以上５００ｎｍ以下であることを特徴とする請求項６記載の薄膜トランジスタ。
  8. 基板上に、原料ガスのプラズマ分解により請求項１記載のシリコン薄膜を製造する方法であって、少なくとも基板との界面を形成する界面形成工程とシリコン膜を堆積・成長させる膜成長工程を有し、前記界面形成工程における前記基板表面へのイオン衝突エネルギーが前記膜成長工程における前記基板表面へのイオン衝突エネルギーよりも大きいことを特徴とするシリコン薄膜の製造方法。
  9. 基板上に、原料ガスのプラズマ分解により請求項１に記載のシリコン薄膜を製造する方法であって、少なくとも基板との界面を形成する界面形成工程とシリコン膜を堆積・成長させる膜成長工程を有し、前記界面形成工程における前記基板表面へのイオンフラックスが前記膜成長工程における前記基板表面へのイオンフラックスよりも多いことを特徴とするシリコン薄膜の製造方法。
  10. 前記界面形成工程における前記基板表面へのイオン衝突エネルギーが３０ｅＶ以上、１ｋｅＶ以下であり、前記膜成長工程における前記基板表面へのイオン衝突エネルギーが３０ｅＶ以下であることを特徴とする請求項８に記載のシリコン薄膜の製造方法。
  11. 基板上に、原料ガスのプラズマ分解により請求項１記載のシリコン薄膜を製造する方法であって、基板との界面を形成する界面形成工程とシリコン膜を堆積・成長させる膜成長工程を有し、前記界面形成工程が光加熱装置による前記基板または前記シリコン膜の昇温速度が６℃／秒以上の急速光加熱工程を有することを特徴とするシリコン薄膜の製造方法。
  12. 前記急速光加熱工程における加熱温度が膜形成工程における基板温度以上、１２００℃以下であることを特徴とする請求項１１に記載のシリコン薄膜の製造方法。
  13. 前記急速光加熱工程において照射する光に少なくとも波長が３００ｎｍ以下の光が含まれることを特徴とする請求項１１に記載のシリコン薄膜の製造方法。
  14. シリコン薄膜の構成元素を含む原料ガスが、水素ガスあるいは不活性気体で希釈されていることを特徴とする請求項８または請求項９に記載のシリコン薄膜の製造方法。
  15. シリコン薄膜の形成時に基板の温度を１００℃〜６００℃とすることを特徴とする請求項８または請求項９に記載のシリコン薄膜の製造方法。
  16. 基板上に、原料ガスのプラズマ分解により請求項２記載のシリコン薄膜を製造する方法であって、少なくとも基板との界面を形成する界面形成工程と、基板上にシリコン薄膜を堆積・成長させる膜成長工程と、シリコン薄膜の表面を形成する表面形成工程を有し、前記表面形成工程における前記基板表面へのイオン衝突エネルギーが前記膜成長工程における前記基板表面へのイオン衝突エネルギーよりも大きいことを特徴とするシリコン薄膜の製造方法。
  17. 前記基板表面へのイオン衝突エネルギーが３６ｅＶ以上、１ｋｅＶ以下であり、前記膜成長工程における前記基板表面へのイオン衝突エネルギーが３０ｅＶ以下であることを特徴とする請求項１６に記載のシリコン薄膜の製造方法。
JP2000211011A 1999-09-08 2000-07-12 シリコン薄膜、薄膜トランジスタおよびシリコン薄膜の製造方法 Expired - Fee Related JP3911971B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2000211011A JP3911971B2 (ja) 1999-09-08 2000-07-12 シリコン薄膜、薄膜トランジスタおよびシリコン薄膜の製造方法
TW089118043A TW466588B (en) 1999-09-08 2000-09-04 Semiconductor thin film, semiconductor device employing the same, methods for manufacturing the same and device for manufacturing a semiconductor thin film
KR1020000052633A KR100797018B1 (ko) 1999-09-08 2000-09-06 반도체박막, 그것을 사용한 반도체장치, 그들의 제조방법및 반도체박막의 제조장치
US09/658,667 US6548380B1 (en) 1999-09-08 2000-09-08 Semiconductor thin film, semiconductor device employing the same, methods for manufacturing the same and device for manufacturing a semiconductor thin film
US10/379,539 US6846728B2 (en) 1999-09-08 2003-03-06 Semiconductor thin film, semiconductor device employing the same, methods for manufacturing the same and device for manufacturing a semiconductor thin film

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP25430899 1999-09-08
JP2000042212 2000-02-21
JP2000-42212 2000-02-21
JP11-254308 2000-02-21
JP2000211011A JP3911971B2 (ja) 1999-09-08 2000-07-12 シリコン薄膜、薄膜トランジスタおよびシリコン薄膜の製造方法

Publications (2)

Publication Number Publication Date
JP2001313262A JP2001313262A (ja) 2001-11-09
JP3911971B2 true JP3911971B2 (ja) 2007-05-09

Family

ID=27334315

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000211011A Expired - Fee Related JP3911971B2 (ja) 1999-09-08 2000-07-12 シリコン薄膜、薄膜トランジスタおよびシリコン薄膜の製造方法

Country Status (4)

Country Link
US (2) US6548380B1 (ja)
JP (1) JP3911971B2 (ja)
KR (1) KR100797018B1 (ja)
TW (1) TW466588B (ja)

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6303945B1 (en) * 1998-03-16 2001-10-16 Canon Kabushiki Kaisha Semiconductor element having microcrystalline semiconductor material
KR100473997B1 (ko) * 2000-10-06 2005-03-07 엘지.필립스 엘시디 주식회사 박막 트랜지스터 제조방법
AU2003220852B2 (en) * 2002-04-09 2008-12-11 Kaneka Corporation Method for fabricating tandem thin film photoelectric converter
JP2005236038A (ja) * 2004-02-19 2005-09-02 Ushio Inc 処理装置
TWI256138B (en) * 2005-02-01 2006-06-01 Ind Tech Res Inst Method of fabricating a poly-silicon thin film transistor
US20060270066A1 (en) * 2005-04-25 2006-11-30 Semiconductor Energy Laboratory Co., Ltd. Organic transistor, manufacturing method of semiconductor device and organic transistor
US7785947B2 (en) * 2005-04-28 2010-08-31 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device comprising the step of forming nitride/oxide by high-density plasma
TWI262550B (en) * 2005-10-14 2006-09-21 Ind Tech Res Inst Element with a low temperature poly-Si film, method of direct poly-Si deposition at low temperature and inductively-coupled plasma chemical vapor deposition
US7521341B2 (en) * 2005-11-09 2009-04-21 Industrial Technology Research Institute Method of direct deposition of polycrystalline silicon
US8377468B2 (en) * 2006-08-28 2013-02-19 Rexaderm, Inc. Dry wound dressing and drug delivery system
JP2008085300A (ja) * 2006-08-29 2008-04-10 Konica Minolta Holdings Inc 薄膜の成膜方法、薄膜トランジスタの製造方法、および薄膜トランジスタ
DE102006051550B4 (de) * 2006-10-30 2012-02-02 Fhr Anlagenbau Gmbh Verfahren und Vorrichtung zum Strukturieren von Bauteilen unter Verwendung eines Werkstoffs auf der Basis von Siliziumoxid
JP4864661B2 (ja) * 2006-11-22 2012-02-01 東京エレクトロン株式会社 太陽電池の製造方法及び太陽電池の製造装置
US20080188062A1 (en) * 2007-02-02 2008-08-07 Chi-Lin Chen Method of forming microcrystalline silicon film
JP5697333B2 (ja) * 2007-05-25 2015-04-08 国立大学法人東北大学 化合物系薄膜及びその形成方法、並びにその薄膜を用いた電子装置
TWI348730B (en) * 2007-07-17 2011-09-11 Ind Tech Res Inst Method of fabricating polysilicon film
US20090101202A1 (en) * 2007-10-17 2009-04-23 Industrial Technology Research Institute Method of fast hydrogen passivation to solar cells made of crystalline silicon
US7687300B2 (en) * 2007-10-22 2010-03-30 Applied Materials, Inc. Method of dynamic temperature control during microcrystalline SI growth
US8187956B2 (en) * 2007-12-03 2012-05-29 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing microcrystalline semiconductor film, thin film transistor having microcrystalline semiconductor film, and photoelectric conversion device having microcrystalline semiconductor film
US8591650B2 (en) * 2007-12-03 2013-11-26 Semiconductor Energy Laboratory Co., Ltd. Method for forming crystalline semiconductor film, method for manufacturing thin film transistor, and method for manufacturing display device
KR101368905B1 (ko) * 2007-12-20 2014-02-28 주성엔지니어링(주) 박막형 태양전지의 제조방법
KR101207582B1 (ko) * 2009-02-17 2012-12-05 한국생산기술연구원 유도결합플라즈마 화학기상증착법을 이용한 태양전지 제조 방법
KR101086074B1 (ko) * 2009-02-18 2011-11-23 한국생산기술연구원 실리콘 나노 와이어 제조 방법, 실리콘 나노 와이어를 포함하는 태양전지 및 태양전지의 제조 방법
JP2010258103A (ja) * 2009-04-22 2010-11-11 Serubakku:Kk 光電変換デバイスの製造方法および製造装置
JP5334664B2 (ja) * 2009-04-22 2013-11-06 株式会社 セルバック 光電変換デバイスの製造方法および光電変換デバイス
US8343858B2 (en) * 2010-03-02 2013-01-01 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing microcrystalline semiconductor film and method for manufacturing semiconductor device
US10209556B2 (en) 2010-07-26 2019-02-19 E Ink Corporation Method, apparatus and system for forming filter elements on display substrates
US9111775B2 (en) 2011-01-28 2015-08-18 Semiconductor Energy Laboratory Co., Ltd. Silicon structure and manufacturing methods thereof and of capacitor including silicon structure
KR102011456B1 (ko) * 2018-01-26 2019-08-16 한국표준과학연구원 결정화된 반도체 입자의 증착을 위한 반도체 소자 제조 장치 및 방법

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4759947A (en) * 1984-10-08 1988-07-26 Canon Kabushiki Kaisha Method for forming deposition film using Si compound and active species from carbon and halogen compound
US4801474A (en) * 1986-01-14 1989-01-31 Canon Kabushiki Kaisha Method for forming thin film multi-layer structure member
US4888202A (en) * 1986-07-31 1989-12-19 Nippon Telegraph And Telephone Corporation Method of manufacturing thin compound oxide film and apparatus for manufacturing thin oxide film
US4870030A (en) * 1987-09-24 1989-09-26 Research Triangle Institute, Inc. Remote plasma enhanced CVD method for growing an epitaxial semiconductor layer
JPH05315251A (ja) 1991-04-26 1993-11-26 Tonen Corp シリコン薄膜の成膜方法
JP3154772B2 (ja) 1991-06-20 2001-04-09 株式会社東芝 シリコン薄膜
US5324553A (en) * 1993-04-30 1994-06-28 Energy Conversion Devices, Inc. Method for the improved microwave deposition of thin films
JPH0737808A (ja) * 1993-07-21 1995-02-07 Toshiba Corp 多結晶半導体膜の製造方法
US5869402A (en) * 1994-06-13 1999-02-09 Matsushita Electric Industrial Co., Ltd. Plasma generating and processing method and apparatus thereof
US6165876A (en) * 1995-01-30 2000-12-26 Yamazaki; Shunpei Method of doping crystalline silicon film
JP3138169B2 (ja) 1995-03-13 2001-02-26 シャープ株式会社 半導体装置の製造方法
JP3453214B2 (ja) 1995-03-15 2003-10-06 科学技術振興事業団 触媒ｃｖｄ法による薄膜トランジスタの製造方法および薄膜トランジスタ
JP3977455B2 (ja) 1995-11-29 2007-09-19 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3503787B2 (ja) * 1996-01-22 2004-03-08 貢 英 薄膜の形成方法
JP3024543B2 (ja) * 1996-03-18 2000-03-21 日新電機株式会社 結晶性シリコン膜及びその製造方法
JPH09272569A (ja) 1996-04-08 1997-10-21 Tsutsunaka Plast Ind Co Ltd 害虫駆除剤用包装材
JPH10265212A (ja) 1997-03-26 1998-10-06 Nippon Telegr & Teleph Corp <Ntt> 微結晶および多結晶シリコン薄膜の製造方法
JPH1174204A (ja) 1997-06-30 1999-03-16 Matsushita Electric Ind Co Ltd 半導体薄膜の製造方法およびその装置
JP3407792B2 (ja) 1997-09-10 2003-05-19 株式会社トクヤマ 光電変換素子及びこの製造方法
JP3615919B2 (ja) 1997-11-11 2005-02-02 三菱重工業株式会社 プラズマｃｖｄ装置
JPH11145062A (ja) 1997-11-12 1999-05-28 Nissin Electric Co Ltd 結晶性シリコン前段膜及びその形成方法並びに結晶性シリコン膜及びその形成方法
US6295164B1 (en) * 1998-09-08 2001-09-25 Nikon Corporation Multi-layered mirror

Also Published As

Publication number Publication date
KR20010039865A (ko) 2001-05-15
US6548380B1 (en) 2003-04-15
TW466588B (en) 2001-12-01
US20030162373A1 (en) 2003-08-28
JP2001313262A (ja) 2001-11-09
US6846728B2 (en) 2005-01-25
KR100797018B1 (ko) 2008-01-22

Similar Documents

Publication Publication Date Title
JP3911971B2 (ja) シリコン薄膜、薄膜トランジスタおよびシリコン薄膜の製造方法
US5288658A (en) Process for the formation of an amorphous silicon deposited film with intermittent irradiation of inert gas plasma
US6972433B2 (en) Fabrication method for a thin film semiconductor device, the thin film semiconductor device itself, liquid crystal display, and electronic device
JP4026182B2 (ja) 半導体装置の製造方法、および電子機器の製造方法
US6905920B2 (en) Method for fabrication of field-effect transistor to reduce defects at MOS interfaces formed at low temperature
JP2002246310A (ja) 半導体薄膜の形成方法及び半導体装置の製造方法、これらの方法の実施に使用する装置、並びに電気光学装置
JP2000353666A (ja) 半導体薄膜およびその製造方法
KR100274494B1 (ko) 박막 반도체 장치,박막 반도체 장치의 제조방법,액정표시장치,액정표시장치의 제조방법,전자기기,전자기기의 제조방법 및 박막퇴적방법
JPS63194326A (ja) 半導体装置の製造方法
TW200533775A (en) Method and apparatus for heat treatment of film, manufacturing method of film semiconductor element, and electro-optics device
JP4599746B2 (ja) 多結晶性半導体薄膜の形成方法及び半導体装置の製造方法
JP2000208422A (ja) 積層膜形成方法及び薄膜製造装置
US6913986B2 (en) Method and apparatus for fabricating a thin film and thin film transistor and method of fabricating same
JP3680677B2 (ja) 半導体素子製造装置および半導体素子の製造方法
JP3881715B2 (ja) 結晶性半導体膜の形成方法、アクティブマトリクス装置の製造方法、及び電子装置の製造方法
JP2004288864A (ja) 薄膜半導体、薄膜トランジスタの製造方法、電気光学装置及び電子機器
JP2007173839A (ja) 半導体装置の作製方法
JP4599734B2 (ja) 多結晶性半導体薄膜の形成方法、及び半導体装置の製造方法
JPH0897427A (ja) 薄膜半導体素子および薄膜トランジスタ並びにその製造方法
JP3911947B2 (ja) 電界効果トランジスタの製造方法
JPH0562913A (ja) 堆積膜の成膜方法
JP2000323421A (ja) 半導体薄膜の製造方法と製造装置、及び半導体装置
JP4737807B2 (ja) タングステン含有シリコン薄膜の製造方法及び半導体装置の製造方法
JP3021250B2 (ja) 半導体膜の製造方法
JP2002237598A (ja) 薄膜トランジスタの製造方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040127

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040324

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20050630

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050726

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050921

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20061024

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20061205

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070109

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070122

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100209

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110209

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120209

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130209

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130209

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140209

Year of fee payment: 7

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees