JPS63194326A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS63194326A JPS63194326A JP2667787A JP2667787A JPS63194326A JP S63194326 A JPS63194326 A JP S63194326A JP 2667787 A JP2667787 A JP 2667787A JP 2667787 A JP2667787 A JP 2667787A JP S63194326 A JPS63194326 A JP S63194326A
- Authority
- JP
- Japan
- Prior art keywords
- ions
- thin film
- hydrogen
- amorphous silicon
- silicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 15
- 239000004065 semiconductor Substances 0.000 title claims description 10
- 229910021417 amorphous silicon Inorganic materials 0.000 claims abstract description 48
- 150000002500 ions Chemical class 0.000 claims abstract description 34
- 239000010409 thin film Substances 0.000 claims abstract description 33
- 239000001257 hydrogen Substances 0.000 claims abstract description 26
- 229910052739 hydrogen Inorganic materials 0.000 claims abstract description 26
- 239000007789 gas Substances 0.000 claims abstract description 18
- -1 phosphorus ion Chemical class 0.000 claims abstract description 16
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 10
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 10
- 239000010703 silicon Substances 0.000 claims abstract description 10
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims abstract description 9
- 229910021478 group 5 element Inorganic materials 0.000 claims abstract description 6
- 238000000034 method Methods 0.000 claims description 35
- 239000010408 film Substances 0.000 claims description 28
- 239000000758 substrate Substances 0.000 claims description 25
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 11
- 230000000737 periodic effect Effects 0.000 claims description 6
- 230000005669 field effect Effects 0.000 claims description 2
- 230000001678 irradiating effect Effects 0.000 claims 1
- 239000012535 impurity Substances 0.000 abstract description 22
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract description 8
- 239000010453 quartz Substances 0.000 abstract description 7
- 229910052698 phosphorus Inorganic materials 0.000 abstract description 6
- GPRLSGONYQIRFK-UHFFFAOYSA-N hydron Chemical compound [H+] GPRLSGONYQIRFK-UHFFFAOYSA-N 0.000 abstract description 4
- 239000011574 phosphorus Substances 0.000 abstract description 4
- 238000005516 engineering process Methods 0.000 description 11
- 238000005468 ion implantation Methods 0.000 description 9
- 238000010586 diagram Methods 0.000 description 7
- 230000001133 acceleration Effects 0.000 description 6
- 150000002431 hydrogen Chemical class 0.000 description 6
- 239000000463 material Substances 0.000 description 6
- 229910052751 metal Inorganic materials 0.000 description 5
- 239000002184 metal Substances 0.000 description 5
- 230000003287 optical effect Effects 0.000 description 5
- 238000002161 passivation Methods 0.000 description 5
- 238000000206 photolithography Methods 0.000 description 5
- 230000007547 defect Effects 0.000 description 4
- 238000002513 implantation Methods 0.000 description 4
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 239000000470 constituent Substances 0.000 description 2
- 238000007865 diluting Methods 0.000 description 2
- 238000010790 dilution Methods 0.000 description 2
- 239000012895 dilution Substances 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- BZHJMEDXRYGGRV-UHFFFAOYSA-N Vinyl chloride Chemical compound ClC=C BZHJMEDXRYGGRV-UHFFFAOYSA-N 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000018109 developmental process Effects 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 230000005672 electromagnetic field Effects 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000010884 ion-beam technique Methods 0.000 description 1
- 238000000752 ionisation method Methods 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 230000007935 neutral effect Effects 0.000 description 1
- NJPPVKZQTLUDBO-UHFFFAOYSA-N novaluron Chemical compound C1=C(Cl)C(OC(F)(F)C(OC(F)(F)F)F)=CC=C1NC(=O)NC(=O)C1=C(F)C=CC=C1F NJPPVKZQTLUDBO-UHFFFAOYSA-N 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 125000004437 phosphorous atom Chemical group 0.000 description 1
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 1
- 230000007261 regionalization Effects 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
Landscapes
- Photovoltaic Devices (AREA)
- Thin Film Transistor (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
近年00ム化・情報化にともない民生用あるいは産業用
を問わず情報の入力装置および表示装置の大型化が必須
となりつつある。特に入力装置としての密着型薄膜イメ
ージセンサや表示装置としての液晶ディスプレイ等では
、情報量の増加に伴なって大面積化や高速処理が要望さ
れるようになってきた。これらの装置は光センサ及び薄
膜トランジスタなどから構成され、これらの大面積およ
び低コストプロセスの開発が強く望まれる。
を問わず情報の入力装置および表示装置の大型化が必須
となりつつある。特に入力装置としての密着型薄膜イメ
ージセンサや表示装置としての液晶ディスプレイ等では
、情報量の増加に伴なって大面積化や高速処理が要望さ
れるようになってきた。これらの装置は光センサ及び薄
膜トランジスタなどから構成され、これらの大面積およ
び低コストプロセスの開発が強く望まれる。
従来の技術
上述の光センサの構成材料としては主として非晶質シリ
コンが用いられ、また薄膜トランジスタの構成材料とし
ては非晶質シリコンとともに多結晶シリコンが用いられ
ている。非晶質シリコンを用いた光センサや薄膜トラン
ジスタの電極コンタクト部やソース・ドレイン領域の形
成には高濃度で低抵抗の浅い(〜200人)不純物導入
層の形成が不可欠で、従来はこれをプラズマ化学的気相
成長法(P−CVD )t−用いて形成していたが不純
物を導入した薄膜の堆積後に不必要な領域を写真蝕刻法
により除去する必要があり、加えて通常行われる有機感
光材料を用いた選択的な不純物導入層の形成は不可能で
あった。
コンが用いられ、また薄膜トランジスタの構成材料とし
ては非晶質シリコンとともに多結晶シリコンが用いられ
ている。非晶質シリコンを用いた光センサや薄膜トラン
ジスタの電極コンタクト部やソース・ドレイン領域の形
成には高濃度で低抵抗の浅い(〜200人)不純物導入
層の形成が不可欠で、従来はこれをプラズマ化学的気相
成長法(P−CVD )t−用いて形成していたが不純
物を導入した薄膜の堆積後に不必要な領域を写真蝕刻法
により除去する必要があり、加えて通常行われる有機感
光材料を用いた選択的な不純物導入層の形成は不可能で
あった。
第9図に従来のp−cvp法を用いて大面積用の逆スタ
ガ構造の非晶質シリコン薄膜トランジスタを作製するプ
ロセスを示す。絶縁基板1oo上に、Or等の金属ゲー
ト電極1o1.ゲート絶縁膜である窒化シリコン膜10
2.能動層となる非晶質シIJ =+ン膜103.パッ
シペーシヲンとナル窒化シリコン104を第9図人に示
す如く形成した後、全面にソース・ドレイン領域形成用
のn+非非晶質シリコ模膜10g全面に堆積した後(第
9図B)、ソース・ドレイン領域を残し、写真蝕刻法で
層105を選択的にエツチング除去するC第9図Gの構
造を形成するプロセスとして第9図人の構成を形成する
かわりにゲート絶縁膜1o2゜非晶質ソリコン103.
パツジベージクン[104を連続的に形成した後、パッ
シベーション膜104を第9図人の如く形成した後第9
図Bの如く全面にp−cvp法でn 非晶質シリコンを
形成し、写真蝕刻法で第9図Cの如くパターン形成する
事もある。しかる後金属電極6を形成する事により、非
晶質シリコン薄膜トランジスタが形成される。
ガ構造の非晶質シリコン薄膜トランジスタを作製するプ
ロセスを示す。絶縁基板1oo上に、Or等の金属ゲー
ト電極1o1.ゲート絶縁膜である窒化シリコン膜10
2.能動層となる非晶質シIJ =+ン膜103.パッ
シペーシヲンとナル窒化シリコン104を第9図人に示
す如く形成した後、全面にソース・ドレイン領域形成用
のn+非非晶質シリコ模膜10g全面に堆積した後(第
9図B)、ソース・ドレイン領域を残し、写真蝕刻法で
層105を選択的にエツチング除去するC第9図Gの構
造を形成するプロセスとして第9図人の構成を形成する
かわりにゲート絶縁膜1o2゜非晶質ソリコン103.
パツジベージクン[104を連続的に形成した後、パッ
シベーション膜104を第9図人の如く形成した後第9
図Bの如く全面にp−cvp法でn 非晶質シリコンを
形成し、写真蝕刻法で第9図Cの如くパターン形成する
事もある。しかる後金属電極6を形成する事により、非
晶質シリコン薄膜トランジスタが形成される。
(第9図D)
発明が解決しようとする問題点
一般に単結晶シリコン基板を用いた通常の半導体集積回
路におけるMOS )ランジスタのソース・ドレインの
形成にはイオン注入法が適用されるが、大面積基板上へ
の形成が容易な非晶質シリコンは、通常のイオン注入で
必要な熱処理を行うことができず、第7図のととくn+
非晶質シリコン層106の形成および選択除去という手
間のいる工程が必要となり、工程の増加をもたらしてい
る。すなわち、非晶質シリコンを用いた薄膜トランジス
タの形成には、イオン注入法は不純物導入後の活性化と
欠陥除去のため高温の熱処理を必要とする等のため不適
当である。また、第7図の方法では、ソース・ドレイン
用のn 膜105は膜103上に堆積されるため、ゲー
ト絶縁膜1o2と能動層となるシリコン膜103界面の
チャンネル領域107とソース・ドレイン間の距離が大
きくこの間の抵抗が大きく、トランジスタ特性が悪くな
る欠点があった。
路におけるMOS )ランジスタのソース・ドレインの
形成にはイオン注入法が適用されるが、大面積基板上へ
の形成が容易な非晶質シリコンは、通常のイオン注入で
必要な熱処理を行うことができず、第7図のととくn+
非晶質シリコン層106の形成および選択除去という手
間のいる工程が必要となり、工程の増加をもたらしてい
る。すなわち、非晶質シリコンを用いた薄膜トランジス
タの形成には、イオン注入法は不純物導入後の活性化と
欠陥除去のため高温の熱処理を必要とする等のため不適
当である。また、第7図の方法では、ソース・ドレイン
用のn 膜105は膜103上に堆積されるため、ゲー
ト絶縁膜1o2と能動層となるシリコン膜103界面の
チャンネル領域107とソース・ドレイン間の距離が大
きくこの間の抵抗が大きく、トランジスタ特性が悪くな
る欠点があった。
問題点を解決するための手段
本発明は、このような問題を解決することのできる半導
体装置の製造方法を提供するものであって、シリコン薄
膜を形成した基板を、磁場印加下誘起された周期律表第
■族元素イオンと水素イオンもしくは周期律表第V族元
素イオンと水素イオンを含むプラズマ空間から離れた位
置に設置し、前記プラズマ空間中からのイオンを加速し
前記シリコン薄膜上に形成したマスクを用いて選択的に
水素及び■族又はV族元素を導入する方法である。
体装置の製造方法を提供するものであって、シリコン薄
膜を形成した基板を、磁場印加下誘起された周期律表第
■族元素イオンと水素イオンもしくは周期律表第V族元
素イオンと水素イオンを含むプラズマ空間から離れた位
置に設置し、前記プラズマ空間中からのイオンを加速し
前記シリコン薄膜上に形成したマスクを用いて選択的に
水素及び■族又はV族元素を導入する方法である。
さらに本発明は、特に絶縁基板上に形成された非晶質シ
リコンを用いた逆スタガ構造のMO5型電界効果ソース
及びドレイン領域となるべき領域を上記方法を用いる。
リコンを用いた逆スタガ構造のMO5型電界効果ソース
及びドレイン領域となるべき領域を上記方法を用いる。
作用
本発明のプロセス技術は、大面積に集積された非晶質シ
リコン及び多結晶シリコン等への不純物注入を容易かつ
確実に行うものである。本発明に用いる技術は高純度ガ
スを用い、生成したプラズマからイオンを引き出して、
これを低電圧加速により所定の温度に加熱した基板にイ
オンをシャワー状に照射して不純物導入(ドーピング)
を行う新規なプラズマプロセス技術(イオンシャワード
−ピング技術)であり、この技術により半導体LSIプ
ロセスで使用されている自己整合技術が大面積に対して
も応用でき、素子を高性能化し、かつプロセスを簡略化
することが可能となり、多結晶シリコン制御、非晶質シ
リコン薄膜トランジスタのソース・ドレイン形成、浅い
電極領域の形成、P、n任意の選択ドーピング等が容易
に行え、非晶質シリコンを用いた光センサの製造にも好
適となる。そして、非晶質シリコンの場合、非晶質シリ
コンへの不純物注入と同時に水素イオンも注入され、不
純物注入時に誘起される欠陥を補償することができるた
め、良質な不純物導入層や接合の形成が可能となる。
リコン及び多結晶シリコン等への不純物注入を容易かつ
確実に行うものである。本発明に用いる技術は高純度ガ
スを用い、生成したプラズマからイオンを引き出して、
これを低電圧加速により所定の温度に加熱した基板にイ
オンをシャワー状に照射して不純物導入(ドーピング)
を行う新規なプラズマプロセス技術(イオンシャワード
−ピング技術)であり、この技術により半導体LSIプ
ロセスで使用されている自己整合技術が大面積に対して
も応用でき、素子を高性能化し、かつプロセスを簡略化
することが可能となり、多結晶シリコン制御、非晶質シ
リコン薄膜トランジスタのソース・ドレイン形成、浅い
電極領域の形成、P、n任意の選択ドーピング等が容易
に行え、非晶質シリコンを用いた光センサの製造にも好
適となる。そして、非晶質シリコンの場合、非晶質シリ
コンへの不純物注入と同時に水素イオンも注入され、不
純物注入時に誘起される欠陥を補償することができるた
め、良質な不純物導入層や接合の形成が可能となる。
実施例
まず、本発明に用いる技術の概略を述べる。第1図はこ
のイオンシャワードーピング技術の概念図である。例え
ば石英管よりなる真空容器1.外部に印加した高周波電
圧用電極2.電磁石3にて形成される外部磁場を備え、
真空容器1中に導入された例えばH2希釈PH,ガスを
電磁界励起し、発生したリンイオン4.水素イオン6を
加速し、基板台6におかれた試料10にマスク7を用い
て選択ドーピングする。
のイオンシャワードーピング技術の概念図である。例え
ば石英管よりなる真空容器1.外部に印加した高周波電
圧用電極2.電磁石3にて形成される外部磁場を備え、
真空容器1中に導入された例えばH2希釈PH,ガスを
電磁界励起し、発生したリンイオン4.水素イオン6を
加速し、基板台6におかれた試料10にマスク7を用い
て選択ドーピングする。
なお試料1oは絶縁基板8上に形成された非晶質シリコ
ン半導体層9である。10は中性分子を示す0 イオンシャワードーピングのための装置は第2図に示す
ように、13.66メガヘルツ(1メガ=106 )の
高周波と磁場を放電室に印加して、励起したプラズマ中
のイオンを1〜10キロボルトの電圧で処理室に引き出
し、所定の温度に加熱した大面積集積素子10(第1図
の試料)にイオンをシャワー状に照射するものである。
ン半導体層9である。10は中性分子を示す0 イオンシャワードーピングのための装置は第2図に示す
ように、13.66メガヘルツ(1メガ=106 )の
高周波と磁場を放電室に印加して、励起したプラズマ中
のイオンを1〜10キロボルトの電圧で処理室に引き出
し、所定の温度に加熱した大面積集積素子10(第1図
の試料)にイオンをシャワー状に照射するものである。
この装置は大面積にわたって一括処理することが可能で
あり、例えば処理時間も非晶質シリコンを用いたA4サ
イズに集積した薄膜トランジスタへの不純物注入の場合
に、およそ1分程度で処理することが可能となる。
あり、例えば処理時間も非晶質シリコンを用いたA4サ
イズに集積した薄膜トランジスタへの不純物注入の場合
に、およそ1分程度で処理することが可能となる。
また装置構成もイオン注入装置と比較して非常に簡便な
ものとなっている。1は真空容器を構成する石英管で、
ガス導入管12から導入された例えば水素希釈で2%の
PH,ガスを真空ポンプで排気しつつ例えば10Tor
r 台に維持し、石英管1の外部に設置された高周波電
極2及び電磁石3により励起放電し少なくともリンイオ
ン4及び水素イオン6を含むプラズマを形成する。13
は塩化ビニルを用い放電室と基板台14を含むチャンバ
ー16とを絶縁する絶縁体7ランジである。電極16は
石英管を真空シールするとともに直流電圧(1〜10K
V) 印加される。17は別の電極で現装置では、電
極16と同電位に保たれているがもちろん電極16に対
し正電圧を印加してもよい018は基板台14を加熱す
る交流電源で、基板台14上に大面積集積素子10を形
成すべき試料を置く。19は真空フランジ、20はヒー
ター、21は開口部、22は電離真空計である。
ものとなっている。1は真空容器を構成する石英管で、
ガス導入管12から導入された例えば水素希釈で2%の
PH,ガスを真空ポンプで排気しつつ例えば10Tor
r 台に維持し、石英管1の外部に設置された高周波電
極2及び電磁石3により励起放電し少なくともリンイオ
ン4及び水素イオン6を含むプラズマを形成する。13
は塩化ビニルを用い放電室と基板台14を含むチャンバ
ー16とを絶縁する絶縁体7ランジである。電極16は
石英管を真空シールするとともに直流電圧(1〜10K
V) 印加される。17は別の電極で現装置では、電
極16と同電位に保たれているがもちろん電極16に対
し正電圧を印加してもよい018は基板台14を加熱す
る交流電源で、基板台14上に大面積集積素子10を形
成すべき試料を置く。19は真空フランジ、20はヒー
ター、21は開口部、22は電離真空計である。
この装置の特長は、
1)A4サイズのような大面積集積素子へのドーピング
が可能である。
が可能である。
2)装置構成は極めて簡単で低価格である。(イオン注
入装置の約晃以下) 3)磁場を印加した高効率イオン化方式を用いているた
め、大電流イオンビームが得られ、ドーピングをA4サ
イズで約1分と短時間で行うことが可能である。
入装置の約晃以下) 3)磁場を印加した高効率イオン化方式を用いているた
め、大電流イオンビームが得られ、ドーピングをA4サ
イズで約1分と短時間で行うことが可能である。
4)加速エネルギーが10KeV以下でイオンの照射を
行うことができ、高濃度の浅いドーピング層(〜2on
m) を形成することが可能である。
行うことができ、高濃度の浅いドーピング層(〜2on
m) を形成することが可能である。
5)有機感光材料等のマスクを用いた選択的なドーピン
グが可能なため、特に非晶質シリコンデバイスにおける
プロセスの簡略化や新規構造デバイスの製造が可能であ
る。
グが可能なため、特に非晶質シリコンデバイスにおける
プロセスの簡略化や新規構造デバイスの製造が可能であ
る。
この新規プラズマプロセス技術により、薄膜トランジス
ター及びセンサを集積化した大面積長尺デバイスの量産
化が容易となり、OA機器・画像処理端末機器等の入力
及び表示用のキーデバイスを作成するための重要な基本
技術になる。
ター及びセンサを集積化した大面積長尺デバイスの量産
化が容易となり、OA機器・画像処理端末機器等の入力
及び表示用のキーデバイスを作成するための重要な基本
技術になる。
次表にドーピング技術比較衣を示す0
さらに第3図に示すように任意の領域にp型・n型の任
意の伝導層を形成する選択ドーピングが浅く行えるため
、非晶質シリコンデバイスの応用領域を補備的に拡大す
ることが可能となります。
意の伝導層を形成する選択ドーピングが浅く行えるため
、非晶質シリコンデバイスの応用領域を補備的に拡大す
ることが可能となります。
第3図ムはイオン注入法、同Bは本発明のイオンシャワ
一方式を示す。そして、第3図に示すように非晶質シリ
コンへの不純物注入と同時に水素イオンも注入され、不
純物注入時に誘起される欠陥を補償することができるた
め、良質な不純物導入層や接合の形成が可能となる。な
お、第3図ムのイオン注入法は薄膜9が非晶質シリコン
の場合は適用不可能である。
一方式を示す。そして、第3図に示すように非晶質シリ
コンへの不純物注入と同時に水素イオンも注入され、不
純物注入時に誘起される欠陥を補償することができるた
め、良質な不純物導入層や接合の形成が可能となる。な
お、第3図ムのイオン注入法は薄膜9が非晶質シリコン
の場合は適用不可能である。
次に、上記装置を使用して、非晶質シリコンを用いた薄
膜トランジスタの作成に応用する場合について説明する
。
膜トランジスタの作成に応用する場合について説明する
。
第4図ムに於いて8はガラス基板で30はCr等の金属
ゲート電極で例えばチャネル長10μである。31はゲ
ート絶縁膜で5in4ガスとNH3ガスの混合ガスを用
いてP−CVD法で基板温度300℃で約3000人ノ
siN膜を形成する。9はトランジスタの能動層すなわ
ちチャンネル部とソース・ドレイン部となる非晶質シリ
コンで基板温度250℃で約10oO人形成する。32
はパッシベーション膜で同様にP−CVDで基板温度2
50℃で約3000人のSiN膜を形成する。しかる後
感光性樹脂被膜を塗布した後、第4図Bに示すようにパ
ッシベーション膜32を写真蝕刻し一部を残す。このと
きのチャネル長方向の寸法は例えばSμとする。
ゲート電極で例えばチャネル長10μである。31はゲ
ート絶縁膜で5in4ガスとNH3ガスの混合ガスを用
いてP−CVD法で基板温度300℃で約3000人ノ
siN膜を形成する。9はトランジスタの能動層すなわ
ちチャンネル部とソース・ドレイン部となる非晶質シリ
コンで基板温度250℃で約10oO人形成する。32
はパッシベーション膜で同様にP−CVDで基板温度2
50℃で約3000人のSiN膜を形成する。しかる後
感光性樹脂被膜を塗布した後、第4図Bに示すようにパ
ッシベーション膜32を写真蝕刻し一部を残す。このと
きのチャネル長方向の寸法は例えばSμとする。
しかる後桟された膜32をマスクとして、前述のイオン
シャワードーピング技術を用いて非晶質シリコンに不純
物導入をする。まずn型の不純物導入の場合について述
べる。放電室に水素希釈のPH,ガスを導入放電する。
シャワードーピング技術を用いて非晶質シリコンに不純
物導入をする。まずn型の不純物導入の場合について述
べる。放電室に水素希釈のPH,ガスを導入放電する。
このときの放電条件の例として外部高周波電力は2〜1
oW外部磁場50ガウス、真空度は5 X 10 T
orrであった(又水素希釈のPH3濃度として0.5
%の場合、放電室の出口から約16備離れた位置で、3
.5 KeVで加速されたイオンシャワー32を非晶質
シリコン9に基板温度3oo℃で照射したとき不純物の
導入と同時に非晶質シリコンのエツチングが生じた。
oW外部磁場50ガウス、真空度は5 X 10 T
orrであった(又水素希釈のPH3濃度として0.5
%の場合、放電室の出口から約16備離れた位置で、3
.5 KeVで加速されたイオンシャワー32を非晶質
シリコン9に基板温度3oo℃で照射したとき不純物の
導入と同時に非晶質シリコンのエツチングが生じた。
PH,濃度が2%のときにはドーピングが主でエツチン
グはほとんど観測されなかった。又PH3濃度が、10
%では非晶質シリコン膜上にPの堆積が生じた。非晶質
シリコン9の厚さが1000人のときイオン加速エネル
ギーが3.6 KeVのときはPのドーピング深さく投
影飛程)が約60人のため分布の広がりを考えてもソー
ス・ドレイン領域部の非晶質シリコン膜の表面領域にの
み高濃度層34(点線より上)が形成されることになる
。非晶質シリコンの厚さを薄く例えばSOO人としイオ
ンの加速エネルギーを10 KeV 、ピーク濃度を1
0”/cotとしたとき、非晶質シリコン9の深さ50
0人のところでの濃度は1015/cutとなる。
グはほとんど観測されなかった。又PH3濃度が、10
%では非晶質シリコン膜上にPの堆積が生じた。非晶質
シリコン9の厚さが1000人のときイオン加速エネル
ギーが3.6 KeVのときはPのドーピング深さく投
影飛程)が約60人のため分布の広がりを考えてもソー
ス・ドレイン領域部の非晶質シリコン膜の表面領域にの
み高濃度層34(点線より上)が形成されることになる
。非晶質シリコンの厚さを薄く例えばSOO人としイオ
ンの加速エネルギーを10 KeV 、ピーク濃度を1
0”/cotとしたとき、非晶質シリコン9の深さ50
0人のところでの濃度は1015/cutとなる。
第4図Bに続き第4図Cに示す如く非晶質シリ: コ
ンを9のトランジスタ部以外除去した後、ソース・ドレ
イン電極35.36を形成する。
ンを9のトランジスタ部以外除去した後、ソース・ドレ
イン電極35.36を形成する。
以上の方法により、プロセス工程の著しい簡略化、大面
積化が容易になるだけでなく、第6図に示すごとくソー
ス及びドレイン高濃度領域層34とチャネル37間の非
晶質シリコンの高抵抗領域が少なくなる。すなわち、非
晶質シリコン9にl。
積化が容易になるだけでなく、第6図に示すごとくソー
ス及びドレイン高濃度領域層34とチャネル37間の非
晶質シリコンの高抵抗領域が少なくなる。すなわち、非
晶質シリコン9にl。
の深さのソース領域が形成され、ソース、チャンネル間
距離が12と短くでき、抵抗Ri小さくできる。従来は
シリコン9の上にソースを堆積形成する必要があったた
め、Rが小さくできなかった。
距離が12と短くでき、抵抗Ri小さくできる。従来は
シリコン9の上にソースを堆積形成する必要があったた
め、Rが小さくできなかった。
さらに、非晶質シリコン9の膜厚、イオン加速エネルギ
ー、基板温度等のパラメータを最適化することにより、
ソース・ドレイン領域を非晶質シリコン厚さ全体に形成
できるため入力信号の損失を緩和したり、非晶質薄膜ト
ランジスタのスイッチング速度の向上等の効果も生じる
。又不純物イオンのドーピングとともに水素イオンも同
時に注入され、不純物のドーピング時に生ずる欠陥によ
る電気的特性を補償することになり、水素含有が必要な
非晶質シリコンに好適となる。この時水素イオンの量に
は最適値がある。PH3を用いた不純物導入では、水素
中0.6〜1oチが最適であるが、例えばPH,ガスi
Heガス中で希釈するような場合はPのドーピングとは
別に水素イオンをドーピングしてもよい。PF、ガスを
用いる場合でも同様である。もちろん水素希釈のPH,
ガスの場合でも別工程の水素イオンのドーピングや水素
或いは水素を含むプラズマ放電中で処理してもよいこと
はいうまでもない。
ー、基板温度等のパラメータを最適化することにより、
ソース・ドレイン領域を非晶質シリコン厚さ全体に形成
できるため入力信号の損失を緩和したり、非晶質薄膜ト
ランジスタのスイッチング速度の向上等の効果も生じる
。又不純物イオンのドーピングとともに水素イオンも同
時に注入され、不純物のドーピング時に生ずる欠陥によ
る電気的特性を補償することになり、水素含有が必要な
非晶質シリコンに好適となる。この時水素イオンの量に
は最適値がある。PH3を用いた不純物導入では、水素
中0.6〜1oチが最適であるが、例えばPH,ガスi
Heガス中で希釈するような場合はPのドーピングとは
別に水素イオンをドーピングしてもよい。PF、ガスを
用いる場合でも同様である。もちろん水素希釈のPH,
ガスの場合でも別工程の水素イオンのドーピングや水素
或いは水素を含むプラズマ放電中で処理してもよいこと
はいうまでもない。
この技術を多結晶シリコンや非晶質シリコンを用いて自
己整合的にソース・ドレイン領域を形成する場合の実施
例を第6図に示す。第6図8は例えば石英ガラス基板で
、60は減圧CVD法で形成した約2000人の多結晶
シリコン、51は〜100o人熱酸化膜のゲート絶縁膜
、53は約3000人のゲート多結晶シリコンである。
己整合的にソース・ドレイン領域を形成する場合の実施
例を第6図に示す。第6図8は例えば石英ガラス基板で
、60は減圧CVD法で形成した約2000人の多結晶
シリコン、51は〜100o人熱酸化膜のゲート絶縁膜
、53は約3000人のゲート多結晶シリコンである。
第6図に示すようにパターン形成後、自己整合的例えば
水素希釈で2%のPH5ガスのプラズマ放電中がうe
KeVでイオン加速し、矢印のごとくイオンシャワーと
して不純物導入する。しかる後900℃。
水素希釈で2%のPH5ガスのプラズマ放電中がうe
KeVでイオン加速し、矢印のごとくイオンシャワーと
して不純物導入する。しかる後900℃。
30分間N2ガス中で、アニールする。その後通常の方
法でトランジスタを作成する。この方法では、大面積基
板においてもイオンシャワーの走査を必要とすることな
く均一かつ全体に同時にドーピングが可能となる。
法でトランジスタを作成する。この方法では、大面積基
板においてもイオンシャワーの走査を必要とすることな
く均一かつ全体に同時にドーピングが可能となる。
多結晶シリコンでなく非晶質シリコンを能動層に用いる
場合はゲート絶縁膜として、光CVD法やKCRプラズ
マCVD法による絶縁膜を熱酸化膜の代りに用いアルミ
ニウムや他の金属、金属シリサイドをゲート電極として
第6図の如くパターン形成した後、基板’jz200〜
300℃で昇温し、イオンシャワードーピングすること
により簡単にトランジスタを作成することが可能である
。
場合はゲート絶縁膜として、光CVD法やKCRプラズ
マCVD法による絶縁膜を熱酸化膜の代りに用いアルミ
ニウムや他の金属、金属シリサイドをゲート電極として
第6図の如くパターン形成した後、基板’jz200〜
300℃で昇温し、イオンシャワードーピングすること
により簡単にトランジスタを作成することが可能である
。
本発明の技術を多結晶シリコンを用いた薄膜トランジス
タの製造に適用する場合、第3図に示したようにソース
・ドレイン領域の形成や水素ガスのプラズマ放電から引
き出したイオンシャワーによる多結晶シリコンの粒界(
注2)制御に応用することが可能です。薄膜トランジス
タの電気特性の一例を第7図に示す。
タの製造に適用する場合、第3図に示したようにソース
・ドレイン領域の形成や水素ガスのプラズマ放電から引
き出したイオンシャワーによる多結晶シリコンの粒界(
注2)制御に応用することが可能です。薄膜トランジス
タの電気特性の一例を第7図に示す。
さらに、本発明のプラズマプロセス技術の有用性を確認
するため、非晶質シリコンを用いた光センサと多結晶シ
リコンを用いた薄膜トランジスタを、石英基板上に一体
化して集積化ラインセンサ全試作した。トランジスタに
ついては6桁以上のオン/オフ特性が得られ、このトラ
ンジスタによる駆動回路とセンサを一体化し、2桁以上
の光電流/暗電流比が得られました。この素子の構成お
よび特性を第8図に示す。
するため、非晶質シリコンを用いた光センサと多結晶シ
リコンを用いた薄膜トランジスタを、石英基板上に一体
化して集積化ラインセンサ全試作した。トランジスタに
ついては6桁以上のオン/オフ特性が得られ、このトラ
ンジスタによる駆動回路とセンサを一体化し、2桁以上
の光電流/暗電流比が得られました。この素子の構成お
よび特性を第8図に示す。
本発明は、MOSトランジスタのソース・ドレインの形
成に応用するだけでなく、第3図に示したようにマスク
を用い任意の領域に極めて浅い高濃度の不純物層全形成
することができる。例えば半導体薄膜が非晶質シリコン
でマスク材料がシリコン窒化膜のときイオン加速エネル
ギー3.5 KaVで、P原子で5x10 /cni
、基板温度250℃でドーピングすることにより〜20
oÅ以下で〜10 (Ω・cN) の伝導度を示す
層が形成できた。
成に応用するだけでなく、第3図に示したようにマスク
を用い任意の領域に極めて浅い高濃度の不純物層全形成
することができる。例えば半導体薄膜が非晶質シリコン
でマスク材料がシリコン窒化膜のときイオン加速エネル
ギー3.5 KaVで、P原子で5x10 /cni
、基板温度250℃でドーピングすることにより〜20
oÅ以下で〜10 (Ω・cN) の伝導度を示す
層が形成できた。
比較としてイオン注入法で形成する場合通常0.1μm
以上となる。
以上となる。
また、本発明においては% Pl ”任意の周期律表第
V族、第■族元素の導入に適用することができる。
V族、第■族元素の導入に適用することができる。
発明の効果
これらプロセス技術、薄膜トランジスタ等の技術は、大
面積ンリコン薄膜等への均一かつ容易な不純物導入制御
が可能となり、今後のOム機器。
面積ンリコン薄膜等への均一かつ容易な不純物導入制御
が可能となり、今後のOム機器。
情報機器の大面積用入力装置等の製造に大きな効を発揮
するものである。
するものである。
第1図は本発明に用いるイオンシャワ一方式による不純
物導入法の概念図、第2図はイオンシャワードーピング
装置の概略図、第3図(ム)はイオン注入法の状態図、
第3図(B) ij:イオンシャワ一方式の状態図、第
4図(A)〜(C)は本発明の一実施例の薄膜トランジ
スタの製造工程断面図、第6図は第3図(C)のトラン
ジスタの部分拡大断面図、第6図は多結晶ンリコントラ
ンジスタの製造工程断面図、第7図は薄膜トランジスタ
の電気特性図、第8図(A>はアモルファシシリコンセ
ンサと薄膜トランジスタの一体化平面図、第8図(B)
は同(ム)のX−X’線断面図、第8図(C)は同C人
)の特性図、第9図(ム)〜Φ)は従来の非晶質シリコ
ン薄膜トランジスタの工程断面図である。 3・・・・・・電磁石、4・・・・・・リンイオン、5
・・・・・・水素イオン、8・・・・・・絶縁基板、9
・・・・・・非晶質ンリコン半導体層、10・・・・・
・マスク、34・・・・・・高濃度不純物導入層。 代理人の氏名 弁理士 中 尾 敏 男 ほか1名第1
図 水素イオン 第 2 図 第4図 Jυ 7 N5図 第7図 02、i6 8 チート電圧 CV) 第8図 (A) (B) 第8図 (C)
物導入法の概念図、第2図はイオンシャワードーピング
装置の概略図、第3図(ム)はイオン注入法の状態図、
第3図(B) ij:イオンシャワ一方式の状態図、第
4図(A)〜(C)は本発明の一実施例の薄膜トランジ
スタの製造工程断面図、第6図は第3図(C)のトラン
ジスタの部分拡大断面図、第6図は多結晶ンリコントラ
ンジスタの製造工程断面図、第7図は薄膜トランジスタ
の電気特性図、第8図(A>はアモルファシシリコンセ
ンサと薄膜トランジスタの一体化平面図、第8図(B)
は同(ム)のX−X’線断面図、第8図(C)は同C人
)の特性図、第9図(ム)〜Φ)は従来の非晶質シリコ
ン薄膜トランジスタの工程断面図である。 3・・・・・・電磁石、4・・・・・・リンイオン、5
・・・・・・水素イオン、8・・・・・・絶縁基板、9
・・・・・・非晶質ンリコン半導体層、10・・・・・
・マスク、34・・・・・・高濃度不純物導入層。 代理人の氏名 弁理士 中 尾 敏 男 ほか1名第1
図 水素イオン 第 2 図 第4図 Jυ 7 N5図 第7図 02、i6 8 チート電圧 CV) 第8図 (A) (B) 第8図 (C)
Claims (4)
- (1)シリコン薄膜を形成した基板を、磁場印加下誘起
された周期律表第III族元素イオンと水素イオンもしく
は周期律表第V族元素イオンと水素イオンを含むプラズ
マ空間から離れた位置に設置し、前記プラズマ空間中か
らのイオンを加速し前記シリコン薄膜上に形成したマス
クを用いて選択的に前記水素及びIII族又はV族元素を
導入することを特徴とする半導体装置の製造方法。 - (2)シリコン薄膜が多結晶シリコンあるいは非晶質シ
リコンであることを特徴とする特許請求の範囲第1項に
記載の半導体装置の製造方法。 - (3)シリコン薄膜が非晶質シリコンであり、第V族イ
オンを発生するためのソースガスが水素ガス希釈のPH
_3でありその濃度が0.5%より大きく10%より小
さい範囲にあることを特徴とする特許請求の範囲第1項
に記載の半導体装置の製造方法。 - (4)絶縁基板上に逆スタガ構造の絶縁ゲート型電界効
果トランジスタを製造するに関し、ゲート電極、ゲート
絶縁膜及び能動層となるべき非晶質シリコン及び絶縁膜
を順次形成した後、前記非晶質シリコン上に形成した絶
縁膜をマスクとして、ソース及びドレイン領域となるべ
き領域に、磁場印加下誘起された周期律表第III族元素
イオンと水素イオンもしくは周期律表第V族元素イオン
と水素イオンをプラズマ空間中から加速して照射するこ
とを特徴とする 半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP62026677A JP2516951B2 (ja) | 1987-02-06 | 1987-02-06 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP62026677A JP2516951B2 (ja) | 1987-02-06 | 1987-02-06 | 半導体装置の製造方法 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP7328613A Division JP2659000B2 (ja) | 1995-12-18 | 1995-12-18 | トランジスタの製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS63194326A true JPS63194326A (ja) | 1988-08-11 |
JP2516951B2 JP2516951B2 (ja) | 1996-07-24 |
Family
ID=12200024
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP62026677A Expired - Lifetime JP2516951B2 (ja) | 1987-02-06 | 1987-02-06 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2516951B2 (ja) |
Cited By (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6411317A (en) * | 1987-07-06 | 1989-01-13 | Toshiba Corp | Manufacture of semiconductor device |
JPS6453462A (en) * | 1987-08-24 | 1989-03-01 | Matsushita Electric Ind Co Ltd | Manufacture of thin film transistor |
JPH02199824A (ja) * | 1989-01-30 | 1990-08-08 | Hitachi Ltd | 基板への不純物の導入方法 |
JPH0439967A (ja) * | 1990-06-05 | 1992-02-10 | Matsushita Electric Ind Co Ltd | 薄膜トランジスターの製造方法 |
JPH04139721A (ja) * | 1990-09-29 | 1992-05-13 | Sanyo Electric Co Ltd | a−SiC膜のドーピング方法 |
EP0544470A1 (en) | 1991-11-20 | 1993-06-02 | Sharp Kabushiki Kaisha | Thin film transistor, method of fabricating the same and ion implantation method used in the fabrication |
JPH0637110A (ja) * | 1992-02-28 | 1994-02-10 | Matsushita Electric Ind Co Ltd | 薄膜トランジスターの製造方法 |
US5300460A (en) * | 1989-10-03 | 1994-04-05 | Applied Materials, Inc. | UHF/VHF plasma for use in forming integrated circuit structures on semiconductor wafers |
US5393986A (en) * | 1991-09-09 | 1995-02-28 | Sharp Kabushiki Kaisha | Ion implantation apparatus |
US5403756A (en) * | 1991-11-20 | 1995-04-04 | Sharp Kabushiki Kaisha | Method of producing a polycrystalline semiconductor film without annealing, for thin film transistor |
JPH07111251A (ja) * | 1993-10-12 | 1995-04-25 | Nippondenso Co Ltd | 不純物の活性化方法 |
US5576229A (en) * | 1994-08-30 | 1996-11-19 | Sharp Kabushiki Kaisha | Method of fabricating a thin-film transistor and liquid-crystal display apparatus |
US5976919A (en) * | 1994-06-10 | 1999-11-02 | Matsushita Electric Industrial Co., Ltd. | Apparatus and method of manufacturing semiconductor element |
US6479837B1 (en) | 1998-07-06 | 2002-11-12 | Matsushita Electric Industrial Co., Ltd. | Thin film transistor and liquid crystal display unit |
US6479331B1 (en) | 1993-06-30 | 2002-11-12 | Semiconductor Energy Laboratory Co., Ltd. | Method of fabricating a semiconductor device |
US6544825B1 (en) | 1992-12-26 | 2003-04-08 | Semiconductor Energy Laboratory Co., Ltd. | Method of fabricating a MIS transistor |
JP2009027200A (ja) * | 1992-04-06 | 2009-02-05 | Semiconductor Energy Lab Co Ltd | 絶縁ゲイト型半導体装置及びその作製方法 |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5685877A (en) * | 1979-12-14 | 1981-07-13 | Fujitsu Ltd | Treatment of amorphous semiconductor film |
JPS58164134A (ja) * | 1982-03-24 | 1983-09-29 | Hitachi Ltd | 半導体装置の製造方法 |
JPS6039824A (ja) * | 1983-08-13 | 1985-03-01 | Nissin Electric Co Ltd | 四配位系非晶質半導体薄膜の製造方法 |
JPS60102732A (ja) * | 1983-10-20 | 1985-06-06 | ウエスチングハウス エレクトリック コ−ポレ−ション | シリコンのデンドライトウエブ光電池製造方法 |
JPS6114762A (ja) * | 1984-06-29 | 1986-01-22 | Toshiba Corp | 薄膜電界効果トランジスタの製造方法 |
JPS6148979A (ja) * | 1984-08-17 | 1986-03-10 | Seiko Epson Corp | 多結晶シリコン薄膜トランジスタの製造方法 |
JPS61147880A (ja) * | 1984-12-21 | 1986-07-05 | Fujitsu Ltd | 感光体作成用プラズマcvd装置 |
-
1987
- 1987-02-06 JP JP62026677A patent/JP2516951B2/ja not_active Expired - Lifetime
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5685877A (en) * | 1979-12-14 | 1981-07-13 | Fujitsu Ltd | Treatment of amorphous semiconductor film |
JPS58164134A (ja) * | 1982-03-24 | 1983-09-29 | Hitachi Ltd | 半導体装置の製造方法 |
JPS6039824A (ja) * | 1983-08-13 | 1985-03-01 | Nissin Electric Co Ltd | 四配位系非晶質半導体薄膜の製造方法 |
JPS60102732A (ja) * | 1983-10-20 | 1985-06-06 | ウエスチングハウス エレクトリック コ−ポレ−ション | シリコンのデンドライトウエブ光電池製造方法 |
JPS6114762A (ja) * | 1984-06-29 | 1986-01-22 | Toshiba Corp | 薄膜電界効果トランジスタの製造方法 |
JPS6148979A (ja) * | 1984-08-17 | 1986-03-10 | Seiko Epson Corp | 多結晶シリコン薄膜トランジスタの製造方法 |
JPS61147880A (ja) * | 1984-12-21 | 1986-07-05 | Fujitsu Ltd | 感光体作成用プラズマcvd装置 |
Cited By (19)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6411317A (en) * | 1987-07-06 | 1989-01-13 | Toshiba Corp | Manufacture of semiconductor device |
JPS6453462A (en) * | 1987-08-24 | 1989-03-01 | Matsushita Electric Ind Co Ltd | Manufacture of thin film transistor |
JPH02199824A (ja) * | 1989-01-30 | 1990-08-08 | Hitachi Ltd | 基板への不純物の導入方法 |
US5300460A (en) * | 1989-10-03 | 1994-04-05 | Applied Materials, Inc. | UHF/VHF plasma for use in forming integrated circuit structures on semiconductor wafers |
JPH0439967A (ja) * | 1990-06-05 | 1992-02-10 | Matsushita Electric Ind Co Ltd | 薄膜トランジスターの製造方法 |
JPH04139721A (ja) * | 1990-09-29 | 1992-05-13 | Sanyo Electric Co Ltd | a−SiC膜のドーピング方法 |
US5393986A (en) * | 1991-09-09 | 1995-02-28 | Sharp Kabushiki Kaisha | Ion implantation apparatus |
EP0544470A1 (en) | 1991-11-20 | 1993-06-02 | Sharp Kabushiki Kaisha | Thin film transistor, method of fabricating the same and ion implantation method used in the fabrication |
US5403756A (en) * | 1991-11-20 | 1995-04-04 | Sharp Kabushiki Kaisha | Method of producing a polycrystalline semiconductor film without annealing, for thin film transistor |
JPH0637110A (ja) * | 1992-02-28 | 1994-02-10 | Matsushita Electric Ind Co Ltd | 薄膜トランジスターの製造方法 |
JP2009027200A (ja) * | 1992-04-06 | 2009-02-05 | Semiconductor Energy Lab Co Ltd | 絶縁ゲイト型半導体装置及びその作製方法 |
JP4503671B2 (ja) * | 1992-04-06 | 2010-07-14 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
US6544825B1 (en) | 1992-12-26 | 2003-04-08 | Semiconductor Energy Laboratory Co., Ltd. | Method of fabricating a MIS transistor |
US7351615B2 (en) | 1992-12-26 | 2008-04-01 | Semiconductor Energy Laboratory Co., Ltd. | Method of fabricating a MIS transistor |
US6479331B1 (en) | 1993-06-30 | 2002-11-12 | Semiconductor Energy Laboratory Co., Ltd. | Method of fabricating a semiconductor device |
JPH07111251A (ja) * | 1993-10-12 | 1995-04-25 | Nippondenso Co Ltd | 不純物の活性化方法 |
US5976919A (en) * | 1994-06-10 | 1999-11-02 | Matsushita Electric Industrial Co., Ltd. | Apparatus and method of manufacturing semiconductor element |
US5576229A (en) * | 1994-08-30 | 1996-11-19 | Sharp Kabushiki Kaisha | Method of fabricating a thin-film transistor and liquid-crystal display apparatus |
US6479837B1 (en) | 1998-07-06 | 2002-11-12 | Matsushita Electric Industrial Co., Ltd. | Thin film transistor and liquid crystal display unit |
Also Published As
Publication number | Publication date |
---|---|
JP2516951B2 (ja) | 1996-07-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6338990B1 (en) | Method for fabricating thin-film transistor | |
JP2762968B2 (ja) | 電界効果型薄膜トランジスタの製造方法 | |
JP3353514B2 (ja) | プラズマ処理装置、プラズマ処理方法及び半導体装置の作製方法 | |
JPS63194326A (ja) | 半導体装置の製造方法 | |
JP3146113B2 (ja) | 薄膜トランジスタの製造方法および液晶表示装置 | |
US5387542A (en) | Polycrystalline silicon thin film and low temperature fabrication method thereof | |
JP3838397B2 (ja) | 半導体製造方法 | |
JP2502789B2 (ja) | 薄膜トランジスタの製造方法 | |
JPH04286336A (ja) | 半導体装置の製造方法 | |
JP3510973B2 (ja) | 薄膜半導体装置の製造方法 | |
JP3084159B2 (ja) | 薄膜トランジスタの製造方法 | |
JP2864658B2 (ja) | 薄膜トランジスタの製造方法 | |
JP2659000B2 (ja) | トランジスタの製造方法 | |
JP3130660B2 (ja) | 薄膜トランジスタ及びその製造方法 | |
JP3130661B2 (ja) | 薄膜トランジスタ及びその製造方法 | |
JP3260165B2 (ja) | 薄膜素子の製造方法 | |
JPH0393273A (ja) | 薄膜半導体装置の製造方法 | |
JPH0689904A (ja) | 絶縁ゲイト型電界効果半導体装置の作製方法 | |
JP2795781B2 (ja) | 不純物層の形成方法 | |
JP3730185B2 (ja) | 薄膜トランジスタの製造方法 | |
JP2516951C (ja) | ||
JP2006237640A (ja) | 半導体製造方法 | |
JPH0487340A (ja) | 薄膜トランジスタの製造方法 | |
JP3406386B2 (ja) | 枚葉式プラズマcvd装置 | |
JP3130659B2 (ja) | 薄膜トランジスタ及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
EXPY | Cancellation because of completion of term |