JPH0439967A - 薄膜トランジスターの製造方法 - Google Patents
薄膜トランジスターの製造方法Info
- Publication number
- JPH0439967A JPH0439967A JP2148250A JP14825090A JPH0439967A JP H0439967 A JPH0439967 A JP H0439967A JP 2148250 A JP2148250 A JP 2148250A JP 14825090 A JP14825090 A JP 14825090A JP H0439967 A JPH0439967 A JP H0439967A
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- insulating film
- film transistor
- ions
- protective insulating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 63
- 238000004519 manufacturing process Methods 0.000 title claims description 24
- 239000010408 film Substances 0.000 claims abstract description 40
- 150000002500 ions Chemical class 0.000 claims abstract description 29
- 239000001257 hydrogen Substances 0.000 claims abstract description 26
- 229910052739 hydrogen Inorganic materials 0.000 claims abstract description 26
- 230000001681 protective effect Effects 0.000 claims abstract description 21
- 239000004065 semiconductor Substances 0.000 claims abstract description 19
- 239000000758 substrate Substances 0.000 claims abstract description 15
- -1 hydrogen ions Chemical class 0.000 claims abstract description 14
- 238000000034 method Methods 0.000 claims description 26
- 239000007789 gas Substances 0.000 claims description 15
- 239000012535 impurity Substances 0.000 claims description 9
- 238000002513 implantation Methods 0.000 claims description 8
- 238000007599 discharging Methods 0.000 claims description 5
- 238000000605 extraction Methods 0.000 claims description 4
- 230000001678 irradiating effect Effects 0.000 claims description 4
- 229910021417 amorphous silicon Inorganic materials 0.000 abstract description 21
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 abstract description 10
- 229910052698 phosphorus Inorganic materials 0.000 abstract description 10
- 239000011574 phosphorus Substances 0.000 abstract description 10
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 abstract description 9
- 239000012212 insulator Substances 0.000 abstract 2
- 239000010410 layer Substances 0.000 description 11
- 229910052581 Si3N4 Inorganic materials 0.000 description 8
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 8
- 239000011521 glass Substances 0.000 description 7
- 238000010586 diagram Methods 0.000 description 4
- 150000002431 hydrogen Chemical class 0.000 description 4
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 4
- 230000001133 acceleration Effects 0.000 description 3
- 238000000354 decomposition reaction Methods 0.000 description 3
- 238000009413 insulation Methods 0.000 description 3
- 238000000206 photolithography Methods 0.000 description 3
- XYFCBTPGUUZFHI-UHFFFAOYSA-N Phosphine Chemical compound P XYFCBTPGUUZFHI-UHFFFAOYSA-N 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 238000009826 distribution Methods 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 239000010453 quartz Substances 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 238000003491 array Methods 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 239000003085 diluting agent Substances 0.000 description 1
- 238000010790 dilution Methods 0.000 description 1
- 239000012895 dilution Substances 0.000 description 1
- 239000001307 helium Substances 0.000 description 1
- 229910052734 helium Inorganic materials 0.000 description 1
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000005121 nitriding Methods 0.000 description 1
- 238000009832 plasma treatment Methods 0.000 description 1
- 239000011241 protective layer Substances 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 235000012431 wafers Nutrition 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
- H01L29/6675—Amorphous silicon or polysilicon transistors
- H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
- H01L21/223—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a gaseous phase
- H01L21/2236—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a gaseous phase from or into a plasma phase
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78651—Silicon transistors
- H01L29/7866—Non-monocrystalline silicon transistors
- H01L29/78663—Amorphous silicon transistors
- H01L29/78669—Amorphous silicon transistors with inverted-type structure, e.g. with bottom gate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Plasma & Fusion (AREA)
- Thin Film Transistor (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明（表 半導体工業における半導体素子製造方法に
関するものであり、特に薄膜トランジスターの製造方法
において、ソース・ドレイン領域形成に関するものであ
も 従来の技術 従来の薄膜トランジスターの製造を第６は 第７図に示
す。第６図において、６０１は石英・ガラス等の基体
６０２はゲート電極 ６０３は非晶質シリコン薄ＷＬ
６０４はシリコン窒化ｇ、６０５はシリコン窒化！
６０６はｎ型非晶質シリコン薄風 第７図において、
７０１は石英・ガラス等の基４＊、 ７０２はゲート電
＆ ７０３は非晶質シリコン薄ｌＬ ７０４はシリコ
ン窒化Ｕ ７０５はシリコン窒化Ｉｌｌ ７０６は
リン（Ｐ）及び水素（Ｈ）を含むイオン、 ７０７はｎ
型ドーピング凰 ７０８はダメージ層であム 従来の技術として、 １）第６図のプラズマＣＶＤ法に
よるｎ型非晶質シリコン薄膜を６０３の非晶質シリコン
薄膜上に堆積する方法も ２）第７図に示すようへ ｎ
型ドーピング層を形成する際に 例えば水素希釈のホス
フィン（ＰＨ３）のような不純物を含む気体を放電分解
し 生成したイオンを加速して照射・注入することによ
り形成する［Ａ、 ゴシタ”（Ｙｏｓｈｉｄａ）、
ｅｔ、 ａｌ ： アイ・イー・イー・イー
エレクトロン テ′へ′イス レタース’（ＩＥＥＥ
Ｅｌｅｃｔｒｏｎ Ｄｅｖｌｃｅ Ｌｅｔｔｅｒ
ｓ）］ ことがなされていた 発明が解決しようとする課題 従来の薄膜トランジスターの製造方法において、１）の
プラズマＣＶＤ法によるｎ型非晶質シリコン薄膜を堆積
する方法（よ 保護層上のｎ型非晶質シリコン薄膜を除
去する工程が必要になるという課題も ｎ型非晶質シリ
コン膜が剥離し歩留まりや信頼性を下げる等の課題があ
っち これに対し、、 ２）の不純物を含む気体を放電分解
して生成したイオンを加速して照射・注入することによ
りソース・ドレイン領域を形成する方法は 保護層上の
ｎ型非晶質シリコン薄膜を除去する工程が不要となり、
さらにｎ型ドーピング層を非晶質シリコン膜内に形成す
るた敦 ドーピング層が剥離するという課題が生じなＬ
％ Ｌかし投影飛程（イオンの平均注入深さ）の長い
軽いイオン、特に水素イオンがゲート絶縁膜及び半導体
薄膜界面に達する（第８図）たム ゲート絶縁膜及び半
導体薄膜界面に水素イオンによる損傷７０８が形成され
薄膜トランジスターの特性や易動度及び信頼性が悪く
なる（第５図の点線）という課題があった ここで第８
図１よ 従来の薄膜トランジスターの製造方法において
形成された不純物注入層において、打ち込まれた水素及
びリンの深さ方向の濃度分布を示した図である。
関するものであり、特に薄膜トランジスターの製造方法
において、ソース・ドレイン領域形成に関するものであ
も 従来の技術 従来の薄膜トランジスターの製造を第６は 第７図に示
す。第６図において、６０１は石英・ガラス等の基体
６０２はゲート電極 ６０３は非晶質シリコン薄ＷＬ
６０４はシリコン窒化ｇ、６０５はシリコン窒化！
６０６はｎ型非晶質シリコン薄風 第７図において、
７０１は石英・ガラス等の基４＊、 ７０２はゲート電
＆ ７０３は非晶質シリコン薄ｌＬ ７０４はシリコ
ン窒化Ｕ ７０５はシリコン窒化Ｉｌｌ ７０６は
リン（Ｐ）及び水素（Ｈ）を含むイオン、 ７０７はｎ
型ドーピング凰 ７０８はダメージ層であム 従来の技術として、 １）第６図のプラズマＣＶＤ法に
よるｎ型非晶質シリコン薄膜を６０３の非晶質シリコン
薄膜上に堆積する方法も ２）第７図に示すようへ ｎ
型ドーピング層を形成する際に 例えば水素希釈のホス
フィン（ＰＨ３）のような不純物を含む気体を放電分解
し 生成したイオンを加速して照射・注入することによ
り形成する［Ａ、 ゴシタ”（Ｙｏｓｈｉｄａ）、
ｅｔ、 ａｌ ： アイ・イー・イー・イー
エレクトロン テ′へ′イス レタース’（ＩＥＥＥ
Ｅｌｅｃｔｒｏｎ Ｄｅｖｌｃｅ Ｌｅｔｔｅｒ
ｓ）］ ことがなされていた 発明が解決しようとする課題 従来の薄膜トランジスターの製造方法において、１）の
プラズマＣＶＤ法によるｎ型非晶質シリコン薄膜を堆積
する方法（よ 保護層上のｎ型非晶質シリコン薄膜を除
去する工程が必要になるという課題も ｎ型非晶質シリ
コン膜が剥離し歩留まりや信頼性を下げる等の課題があ
っち これに対し、、 ２）の不純物を含む気体を放電分解
して生成したイオンを加速して照射・注入することによ
りソース・ドレイン領域を形成する方法は 保護層上の
ｎ型非晶質シリコン薄膜を除去する工程が不要となり、
さらにｎ型ドーピング層を非晶質シリコン膜内に形成す
るた敦 ドーピング層が剥離するという課題が生じなＬ
％ Ｌかし投影飛程（イオンの平均注入深さ）の長い
軽いイオン、特に水素イオンがゲート絶縁膜及び半導体
薄膜界面に達する（第８図）たム ゲート絶縁膜及び半
導体薄膜界面に水素イオンによる損傷７０８が形成され
薄膜トランジスターの特性や易動度及び信頼性が悪く
なる（第５図の点線）という課題があった ここで第８
図１よ 従来の薄膜トランジスターの製造方法において
形成された不純物注入層において、打ち込まれた水素及
びリンの深さ方向の濃度分布を示した図である。
課題を解決するための手段
以上の課題を解決するために本発明に係る薄膜トランジ
スターの製造方法（主 基体上に形成された ゲート電
極 ゲート絶縁膜 半導体薄膜 保護絶縁膜 取り出し
電極から少なくとも構成されソース・ドレイン領域を、
不純物を含む気体を放電分解して生成したイオンを加速
して照射・注入することにより形成する薄膜トランジス
ターの製造方法において、前記保護絶縁膜の膜厚を、少
なくとも同一加速条件における水素イオンの保護絶縁膜
中での投影飛程よりも大きくさせ４ あるいは前記保護
絶縁膜上にレジストを残してイオンを照射注入すべ あ
るいは保護絶縁膜がない場合には半導体薄膜上に 同一
加速条件における水素イオンのレジスト中での投影飛程
よりも大きな膜厚のレジストを残してイオンを照射注入
するという手段を用いも 作用 薄膜トランジスターのソース・ドレイン領域を形成する
際へ 少なくとも水素イオンの投影飛程よりも大きい膜
厚の保護絶縁風 或は保護絶縁膜上にレジストを残す、
或は保護絶縁膜かない場合には半導体薄膜上に少なくと
も同一加速条件の水素イオンの投影飛程よりも大きな膜
厚のレジストを残し それらをマスクとして不純物を含
む気体を放電分解して生成したイオンを加速して照射・
注入することか収 最も投影飛程（平均のイオンの注入
深さ）の長い水素力（ゲート絶縁膜及び半導体薄膜界面
に達することなく、ソース・ドレイン領域を形成するこ
とができる。
スターの製造方法（主 基体上に形成された ゲート電
極 ゲート絶縁膜 半導体薄膜 保護絶縁膜 取り出し
電極から少なくとも構成されソース・ドレイン領域を、
不純物を含む気体を放電分解して生成したイオンを加速
して照射・注入することにより形成する薄膜トランジス
ターの製造方法において、前記保護絶縁膜の膜厚を、少
なくとも同一加速条件における水素イオンの保護絶縁膜
中での投影飛程よりも大きくさせ４ あるいは前記保護
絶縁膜上にレジストを残してイオンを照射注入すべ あ
るいは保護絶縁膜がない場合には半導体薄膜上に 同一
加速条件における水素イオンのレジスト中での投影飛程
よりも大きな膜厚のレジストを残してイオンを照射注入
するという手段を用いも 作用 薄膜トランジスターのソース・ドレイン領域を形成する
際へ 少なくとも水素イオンの投影飛程よりも大きい膜
厚の保護絶縁風 或は保護絶縁膜上にレジストを残す、
或は保護絶縁膜かない場合には半導体薄膜上に少なくと
も同一加速条件の水素イオンの投影飛程よりも大きな膜
厚のレジストを残し それらをマスクとして不純物を含
む気体を放電分解して生成したイオンを加速して照射・
注入することか収 最も投影飛程（平均のイオンの注入
深さ）の長い水素力（ゲート絶縁膜及び半導体薄膜界面
に達することなく、ソース・ドレイン領域を形成するこ
とができる。
実施例
以下図面を用いて本発明についてさらに詳しく説明すも
第１図は 本発明に係る薄膜トランジスターの製造方法
を実施するプラズマ処理装置の概略構成図であム ガス
導入管１０３から導入されゑ ガスボンベ１０５−Ａの
ホスフィン（ＰＨ３）等のドーピング層入 及びガスボ
ンベ１０５−Ｂの水素（Ｈ２）、 ヘリウム（Ｈｅ）
等の希釈ガスとの混合ガスを、高周波電極１０７によっ
て放電室１０１に供給する高周波電力 及び電磁石１０
８によって供給される磁場を用いて放電分解し 生じた
高励起のプラズマ１０９中のイオンを、電極１１０に印
加される直流電圧によって加速し 試料室１１３内の基
板台１１６上の半導体基板などの試料１１７に注入・ド
ーピングを行うものであも このとき、試料に照射注入
されるイオンのうちで、最も試料に深く注入されるイオ
ンは水素イオンである（第８図）。なお発明者らは こ
のような装置（基板室内の基板台の直径＝３２ｃｍ）を
用いて、 ９枚の３インチシリコンウェハーに一括して
不純物のドーピングを行ったとこへ シート抵抗で測定
したドーピングの均一性が±３％と、大面積に対する均
一なドーピング及びプラズマ処理が行えることを実験に
より確認していも 第２図は 本発明に係る薄膜トランジスターの製造方法
の第１実施例として作製された薄膜トランジスターの概
略構成断面図であａ ガラス等の基体２０１上圏 形成
されたゲート電極２０２の上＆ミ プラズマＣＶＤ法に
より、ゲート絶縁膜２０３、非晶質シリコン薄膜２０４
、保護絶縁膜２０５を堆積する。このとき、保護絶縁膜
２０５の膜厚は 後にイオン照射する際の条件で水素の
投影飛程よりも十分大きい膜厚に設定している。フォト
リソ工程を経てパターニングした保護絶縁膜２０５をマ
スクとして、第１図の装置を用いてリン（Ｐ）を含むイ
オン２０６を非晶質シリコン２０４に打ち込んでドーピ
ングＬｎ型のドーピング層２０７を形成する（ａ）。
を実施するプラズマ処理装置の概略構成図であム ガス
導入管１０３から導入されゑ ガスボンベ１０５−Ａの
ホスフィン（ＰＨ３）等のドーピング層入 及びガスボ
ンベ１０５−Ｂの水素（Ｈ２）、 ヘリウム（Ｈｅ）
等の希釈ガスとの混合ガスを、高周波電極１０７によっ
て放電室１０１に供給する高周波電力 及び電磁石１０
８によって供給される磁場を用いて放電分解し 生じた
高励起のプラズマ１０９中のイオンを、電極１１０に印
加される直流電圧によって加速し 試料室１１３内の基
板台１１６上の半導体基板などの試料１１７に注入・ド
ーピングを行うものであも このとき、試料に照射注入
されるイオンのうちで、最も試料に深く注入されるイオ
ンは水素イオンである（第８図）。なお発明者らは こ
のような装置（基板室内の基板台の直径＝３２ｃｍ）を
用いて、 ９枚の３インチシリコンウェハーに一括して
不純物のドーピングを行ったとこへ シート抵抗で測定
したドーピングの均一性が±３％と、大面積に対する均
一なドーピング及びプラズマ処理が行えることを実験に
より確認していも 第２図は 本発明に係る薄膜トランジスターの製造方法
の第１実施例として作製された薄膜トランジスターの概
略構成断面図であａ ガラス等の基体２０１上圏 形成
されたゲート電極２０２の上＆ミ プラズマＣＶＤ法に
より、ゲート絶縁膜２０３、非晶質シリコン薄膜２０４
、保護絶縁膜２０５を堆積する。このとき、保護絶縁膜
２０５の膜厚は 後にイオン照射する際の条件で水素の
投影飛程よりも十分大きい膜厚に設定している。フォト
リソ工程を経てパターニングした保護絶縁膜２０５をマ
スクとして、第１図の装置を用いてリン（Ｐ）を含むイ
オン２０６を非晶質シリコン２０４に打ち込んでドーピ
ングＬｎ型のドーピング層２０７を形成する（ａ）。
第３図４１ 本発明に係る薄膜トランジスターの製造
方法の第２実施例として作製された薄膜トランジスター
の概略構成断面図であａ ガラス等の基体３０１上に形
成されたゲート電極３０２の上に プラズマＣＶＤ法に
よりゲート絶縁膜３０３、非晶質シリコン薄膜３０４、
保護絶縁膜３０５を堆積する。このとき、保護絶縁膜３
０５の膜厚は後にイオン照射する際の条件で水素の投影
飛程よりも十分大きい膜厚に設定している。フォトリソ
工程を経てパターニングしたレジスト３０６．保護絶縁
膜３０５をマスクとして、第１図の装置を用いてリン（
Ｐ）を含むイオン３０７を非晶質シリコン３０４に打ち
込んでドーピングＬｎ型のドーピング層３０８を形成す
る（ａ）。
方法の第２実施例として作製された薄膜トランジスター
の概略構成断面図であａ ガラス等の基体３０１上に形
成されたゲート電極３０２の上に プラズマＣＶＤ法に
よりゲート絶縁膜３０３、非晶質シリコン薄膜３０４、
保護絶縁膜３０５を堆積する。このとき、保護絶縁膜３
０５の膜厚は後にイオン照射する際の条件で水素の投影
飛程よりも十分大きい膜厚に設定している。フォトリソ
工程を経てパターニングしたレジスト３０６．保護絶縁
膜３０５をマスクとして、第１図の装置を用いてリン（
Ｐ）を含むイオン３０７を非晶質シリコン３０４に打ち
込んでドーピングＬｎ型のドーピング層３０８を形成す
る（ａ）。
第４図１友 本発明に係る薄膜トランジスターの製造方
法の第３実施例として作製された薄膜トランジスターの
概略構成断面図である。ガラス等の基体４０１上に 形
成されたゲート電極４０２の上に プラズマＣＶＤ法に
よりゲート絶縁膜４０３、非晶質シリコン薄膜４０４を
堆積し 第２図のように蝕刻する。フォトリソ工程を経
てパターニングしｔ：、、後にイオン照射する際の条件
で水素の投影飛程よりも十分大きい膜厚のレジスト４０
５をマスクとして、第１図の装置を用いてリン（Ｐ）を
含むイオン４０６を非晶質シリコン４０４に打ち込んで
ドーピングＬｎ型のに′−ピング層４０７を形成する（
ａ）。
法の第３実施例として作製された薄膜トランジスターの
概略構成断面図である。ガラス等の基体４０１上に 形
成されたゲート電極４０２の上に プラズマＣＶＤ法に
よりゲート絶縁膜４０３、非晶質シリコン薄膜４０４を
堆積し 第２図のように蝕刻する。フォトリソ工程を経
てパターニングしｔ：、、後にイオン照射する際の条件
で水素の投影飛程よりも十分大きい膜厚のレジスト４０
５をマスクとして、第１図の装置を用いてリン（Ｐ）を
含むイオン４０６を非晶質シリコン４０４に打ち込んで
ドーピングＬｎ型のに′−ピング層４０７を形成する（
ａ）。
第５図は 本発明に係る薄膜トランジスターの製造方法
により作製した薄膜トランジスターのゲート電圧−ドレ
イン電流特性を示した図である。
により作製した薄膜トランジスターのゲート電圧−ドレ
イン電流特性を示した図である。
なおこの図に（よ 従来例の薄膜トランジスター〔第７
図〕のゲート電圧−ドレイン電流特性も点線で示してい
る。図から明らかなように 薄膜トランジスターのゲー
ト電圧に対するドレイン電流の立ち上がりが急峻であり
、本発明によって薄膜トランジスターの特性及び易動度
か向上することか確認され通 発明の効果 本発明によれは 最も投影飛程（平均のイオンの注入深
さ）の長い水素力丈 ゲート絶縁膜及び半導体薄膜界面
に達することな（、ソース・ドレイン領域を形成するこ
とができることか収 ゲート絶縁膜及び半導体薄膜界面
に水素イオンによる損傷が形成されることがなくなり、
薄膜トランジスターの易動度及び信頼性が向上する。
図〕のゲート電圧−ドレイン電流特性も点線で示してい
る。図から明らかなように 薄膜トランジスターのゲー
ト電圧に対するドレイン電流の立ち上がりが急峻であり
、本発明によって薄膜トランジスターの特性及び易動度
か向上することか確認され通 発明の効果 本発明によれは 最も投影飛程（平均のイオンの注入深
さ）の長い水素力丈 ゲート絶縁膜及び半導体薄膜界面
に達することな（、ソース・ドレイン領域を形成するこ
とができることか収 ゲート絶縁膜及び半導体薄膜界面
に水素イオンによる損傷が形成されることがなくなり、
薄膜トランジスターの易動度及び信頼性が向上する。
さらに イオン流の質量分離及び走査を必要としないプ
ラズマ処理装置を用いることか技大面積に対するドーピ
ングが容易に実現でき、大面積の薄膜トランジスターア
レイの製造の生産性が向止すも 以上のように本発明（よ 特性及び信頼性の優れた大面
積の薄膜トランジスターアレイを容易に形成できるとい
う点で、有用性が高（ｔ
ラズマ処理装置を用いることか技大面積に対するドーピ
ングが容易に実現でき、大面積の薄膜トランジスターア
レイの製造の生産性が向止すも 以上のように本発明（よ 特性及び信頼性の優れた大面
積の薄膜トランジスターアレイを容易に形成できるとい
う点で、有用性が高（ｔ
第１図は本発明に係る薄膜トランジスターの製造方法を
実施するプラズマ処理装置の概略構成を示す断面弧 第
２図（ａ）は本発明に係る薄膜トランジスターの製造方
法の第１の実施例により作製された薄膜トランジスター
の概略構成を示す断面弧 同図（ｂ）は同要部を示す断
面弧 第３図（ａ）は本発明に係る薄膜トランジスター
の製造方法の第２の実施例により作製された薄膜トラン
ジスターの概略構成を示す断面弧 同図（ｂ）は同要部
を示す断面弧 第４図（ａ）は本発明に係る薄膜トラン
ジスターの製造方法の第３の実施例により作製された薄
膜トランジスターの概略構成を示す断面弧 同図（ｂ）
は同要部を示す断面１第５図は本発明に係る薄膜トラン
ジスターの製造方法により作製した薄膜トランジスター
のゲート電圧−ドレイン電流特性医 第６図（ａ）は従
来の薄膜トランジスターの概略構成を示す断面弧同図（
ｂ）は同要部を示す断面弧 第７図（ａ）は従来の薄膜
トランジスターの概略構成を示す断面弧 同図（ｂ）は
同要部を示す断面弧 第８図は従来の薄膜トランジスタ
ーの製造方法において形成された不純物注入層において
打ち込まれた水素及びリンの深さ方向の濃度分布図であ
も１０１・・・放電室 １０２・・・試料室 １０３・
・・ガス導入管、 ］ ０５−Ａ・・・ドーピングガス
のガスボンベ １０５−Ｂ・・・希釈ガスのガスボンベ
１０６・・・高周波重態 １０７・・・高周波電機 １
０８・・・電磁孔 １０９・・・プラズス １１０・・
・電機 １１１・・・電機 １１２・・・直流高圧型温
１１３・・・電流肚 １１４・・・絶縁フランジ、 １
１５・・・イオンｔｉｈｌ１６・・・基板台、 １１７
・・・試銖１１８・・・ガス排出管、 ２０１・・・ガ
ラス等の基体２０２・・・ゲート電極 ２０３・・・シ
リコン窒化風２０４・・・非晶質シリコン罠 ２０５・
・・シリコン窒化風 ２０６・・・リンを含むイオン、
２０７・・・ｎ型のドーピング恩 ２０８・・・ダメ
ージ慝３０１・・・ガラス等の基体 ３０２・・・ゲー
ト電極 ３０３・・・シリコン窒化［３０４・・・非晶
質シリコンＷＬ ３０５・・・シリコン窒化風 ３０６
・・・レジスト、 ３０７・・・リンを含むイオン、
３０８・・・ｎ型のドーピングｎ ３０９・・・ダメー
ジ［４０１・・・ガラス等の基体 ４０２・・・ゲート
電極４０３・・・シリコン窒化Ａ ４０４・・・非晶質
シリコン［４０５・・・レジスト、 ４０６・・・リン
を含むイオン、 ４０７・・・ｎ型のドーピング＃ ４
０８・・・ダメージ凰 代理人の氏名 弁理士 粟野重孝 はか１名第 １ 図 区 区 皺 城 第 図 Ｏ げ ト 電 圧 （ポ ル ト） 区 域 区
実施するプラズマ処理装置の概略構成を示す断面弧 第
２図（ａ）は本発明に係る薄膜トランジスターの製造方
法の第１の実施例により作製された薄膜トランジスター
の概略構成を示す断面弧 同図（ｂ）は同要部を示す断
面弧 第３図（ａ）は本発明に係る薄膜トランジスター
の製造方法の第２の実施例により作製された薄膜トラン
ジスターの概略構成を示す断面弧 同図（ｂ）は同要部
を示す断面弧 第４図（ａ）は本発明に係る薄膜トラン
ジスターの製造方法の第３の実施例により作製された薄
膜トランジスターの概略構成を示す断面弧 同図（ｂ）
は同要部を示す断面１第５図は本発明に係る薄膜トラン
ジスターの製造方法により作製した薄膜トランジスター
のゲート電圧−ドレイン電流特性医 第６図（ａ）は従
来の薄膜トランジスターの概略構成を示す断面弧同図（
ｂ）は同要部を示す断面弧 第７図（ａ）は従来の薄膜
トランジスターの概略構成を示す断面弧 同図（ｂ）は
同要部を示す断面弧 第８図は従来の薄膜トランジスタ
ーの製造方法において形成された不純物注入層において
打ち込まれた水素及びリンの深さ方向の濃度分布図であ
も１０１・・・放電室 １０２・・・試料室 １０３・
・・ガス導入管、 ］ ０５−Ａ・・・ドーピングガス
のガスボンベ １０５−Ｂ・・・希釈ガスのガスボンベ
１０６・・・高周波重態 １０７・・・高周波電機 １
０８・・・電磁孔 １０９・・・プラズス １１０・・
・電機 １１１・・・電機 １１２・・・直流高圧型温
１１３・・・電流肚 １１４・・・絶縁フランジ、 １
１５・・・イオンｔｉｈｌ１６・・・基板台、 １１７
・・・試銖１１８・・・ガス排出管、 ２０１・・・ガ
ラス等の基体２０２・・・ゲート電極 ２０３・・・シ
リコン窒化風２０４・・・非晶質シリコン罠 ２０５・
・・シリコン窒化風 ２０６・・・リンを含むイオン、
２０７・・・ｎ型のドーピング恩 ２０８・・・ダメ
ージ慝３０１・・・ガラス等の基体 ３０２・・・ゲー
ト電極 ３０３・・・シリコン窒化［３０４・・・非晶
質シリコンＷＬ ３０５・・・シリコン窒化風 ３０６
・・・レジスト、 ３０７・・・リンを含むイオン、
３０８・・・ｎ型のドーピングｎ ３０９・・・ダメー
ジ［４０１・・・ガラス等の基体 ４０２・・・ゲート
電極４０３・・・シリコン窒化Ａ ４０４・・・非晶質
シリコン［４０５・・・レジスト、 ４０６・・・リン
を含むイオン、 ４０７・・・ｎ型のドーピング＃ ４
０８・・・ダメージ凰 代理人の氏名 弁理士 粟野重孝 はか１名第 １ 図 区 区 皺 城 第 図 Ｏ げ ト 電 圧 （ポ ル ト） 区 域 区
Claims (3)
- （１）基体上に形成された、ゲート電極、ゲート絶縁膜
、半導体薄膜、保護絶縁膜、取り出し電極から少なくと
も構成され、ソース・ドレイン領域を、不純物を含む気
体を放電分解して生成したイオンを加速して前記半導体
薄膜に照射・注入することにより形成する薄膜トランジ
スターの製造方法において、前記保護絶縁膜の膜厚を、
前記イオンの照射・注入条件における水素イオンの前記
保護絶縁膜中での投影飛程よりも大きくすることを特徴
とする薄膜トランジスターの製造方法。 - （２）基体上に形成された、ゲート電極、ゲート絶縁膜
、半導体薄膜、取り出しン電極から少なくとも構成され
、ソース・ドレイン領域を、不純物を含む気体を放電分
解して生成したイオンを加速して前記半導体薄膜に照射
・注入することにより形成する薄膜トランジスターの製
造方法において、前記半導体薄膜上に、前記イオンの照
射・注入条件における水素イオンの前記レジスト中での
投影飛程よりも大きな膜厚のレジストを残してイオンを
照射注入することを特徴とする薄膜トランジスターの製
造方法。 - （３）基体上に形成された、ゲート電極、ゲート絶縁膜
、半導体薄膜、保護絶縁膜、取り出し電極から少なくと
も構成され、ソース・ドレイン領域を、不純物を含む気
体を放電分解して生成したイオンを加速して前記半導体
薄膜に照射・注入することにより形成する薄膜トランジ
スターの製造方法において、前記保護絶縁膜上にレジス
トを残してイオンを加速して照射・注入することを特徴
とする薄膜トランジスターの製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2148250A JP2796175B2 (ja) | 1990-06-05 | 1990-06-05 | 薄膜トランジスターの製造方法 |
| US07/709,495 US5141885A (en) | 1990-06-05 | 1991-06-03 | Method of fabrication of thin film transistors |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2148250A JP2796175B2 (ja) | 1990-06-05 | 1990-06-05 | 薄膜トランジスターの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0439967A true JPH0439967A (ja) | 1992-02-10 |
| JP2796175B2 JP2796175B2 (ja) | 1998-09-10 |
Family
ID=15448589
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2148250A Expired - Lifetime JP2796175B2 (ja) | 1990-06-05 | 1990-06-05 | 薄膜トランジスターの製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5141885A (ja) |
| JP (1) | JP2796175B2 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0566838A2 (en) * | 1992-02-21 | 1993-10-27 | Matsushita Electric Industrial Co., Ltd. | Manufacturing method of thin film transistor |
| US5504020A (en) * | 1993-09-22 | 1996-04-02 | Sharp Kabushiki Kaisha | Method for fabricating thin film transistor |
| US5576229A (en) * | 1994-08-30 | 1996-11-19 | Sharp Kabushiki Kaisha | Method of fabricating a thin-film transistor and liquid-crystal display apparatus |
| US6544825B1 (en) | 1992-12-26 | 2003-04-08 | Semiconductor Energy Laboratory Co., Ltd. | Method of fabricating a MIS transistor |
Families Citing this family (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0459763B1 (en) * | 1990-05-29 | 1997-05-02 | Semiconductor Energy Laboratory Co., Ltd. | Thin-film transistors |
| TW237562B (ja) | 1990-11-09 | 1995-01-01 | Semiconductor Energy Res Co Ltd | |
| SG63578A1 (en) * | 1990-11-16 | 1999-03-30 | Seiko Epson Corp | Thin film semiconductor device process for fabricating the same and silicon film |
| JP3255942B2 (ja) | 1991-06-19 | 2002-02-12 | 株式会社半導体エネルギー研究所 | 逆スタガ薄膜トランジスタの作製方法 |
| US6979840B1 (en) | 1991-09-25 | 2005-12-27 | Semiconductor Energy Laboratory Co., Ltd. | Thin film transistors having anodized metal film between the gate wiring and drain wiring |
| US5403756A (en) * | 1991-11-20 | 1995-04-04 | Sharp Kabushiki Kaisha | Method of producing a polycrystalline semiconductor film without annealing, for thin film transistor |
| JP3173854B2 (ja) | 1992-03-25 | 2001-06-04 | 株式会社半導体エネルギー研究所 | 薄膜状絶縁ゲイト型半導体装置の作製方法及び作成された半導体装置 |
| KR950005484B1 (ko) * | 1992-09-29 | 1995-05-24 | 현대전자산업주식회사 | 플라즈마 산화 처리를 이용한 폴리실리콘 박막트랜지스터 제조방법 |
| US5643801A (en) | 1992-11-06 | 1997-07-01 | Semiconductor Energy Laboratory Co., Ltd. | Laser processing method and alignment |
| US6410374B1 (en) | 1992-12-26 | 2002-06-25 | Semiconductor Energy Laborartory Co., Ltd. | Method of crystallizing a semiconductor layer in a MIS transistor |
| US5953582A (en) * | 1993-02-10 | 1999-09-14 | Seiko Epson Corporation | Active matrix panel manufacturing method including TFTS having variable impurity concentration levels |
| EP0635890B1 (en) * | 1993-02-10 | 2002-05-29 | Seiko Epson Corporation | Active matrix substrate and thin film transistor, and method of its manufacture |
| JP2677167B2 (ja) * | 1993-07-08 | 1997-11-17 | 日本電気株式会社 | 駆動回路内蔵型液晶表示装置の製造方法 |
| JP3173926B2 (ja) | 1993-08-12 | 2001-06-04 | 株式会社半導体エネルギー研究所 | 薄膜状絶縁ゲイト型半導体装置の作製方法及びその半導体装置 |
| US6331717B1 (en) * | 1993-08-12 | 2001-12-18 | Semiconductor Energy Laboratory Co. Ltd. | Insulated gate semiconductor device and process for fabricating the same |
| JP3344072B2 (ja) * | 1994-03-31 | 2002-11-11 | ソニー株式会社 | 薄膜トランジスタの製造方法 |
| US5976919A (en) * | 1994-06-10 | 1999-11-02 | Matsushita Electric Industrial Co., Ltd. | Apparatus and method of manufacturing semiconductor element |
| KR100187387B1 (ko) * | 1995-10-07 | 1999-03-20 | 구자홍 | 박막트랜지스터의 오우믹층 활성화방법 |
| US6489219B1 (en) * | 1995-11-09 | 2002-12-03 | Micron Technology, Inc. | Method of alloying a semiconductor device |
| KR100333276B1 (ko) * | 1999-05-20 | 2002-04-24 | 구본준, 론 위라하디락사 | 액정표시장치의 ｔｆｔ 및 그 제조방법 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63194326A (ja) * | 1987-02-06 | 1988-08-11 | Matsushita Electric Ind Co Ltd | 半導体装置の製造方法 |
| JPS63237577A (ja) * | 1987-03-26 | 1988-10-04 | Nec Corp | Ｍｉｓｆｅｔ製造方法 |
| JPS6453462A (en) * | 1987-08-24 | 1989-03-01 | Matsushita Electric Ind Co Ltd | Manufacture of thin film transistor |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE2756861C2 (de) * | 1977-12-20 | 1983-11-24 | Max Planck Gesellschaft zur Förderung der Wissenschaften e.V., 3400 Göttingen | Verfahren zum Ändern de Lage des Fermi-Niveaus von amorphem Silicium durch Dotieren mittels Ionenimplantation |
| US4859908A (en) * | 1986-09-24 | 1989-08-22 | Matsushita Electric Industrial Co., Ltd. | Plasma processing apparatus for large area ion irradiation |
| US4998152A (en) * | 1988-03-22 | 1991-03-05 | International Business Machines Corporation | Thin film transistor |
-
1990
- 1990-06-05 JP JP2148250A patent/JP2796175B2/ja not_active Expired - Lifetime
-
1991
- 1991-06-03 US US07/709,495 patent/US5141885A/en not_active Expired - Lifetime
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63194326A (ja) * | 1987-02-06 | 1988-08-11 | Matsushita Electric Ind Co Ltd | 半導体装置の製造方法 |
| JPS63237577A (ja) * | 1987-03-26 | 1988-10-04 | Nec Corp | Ｍｉｓｆｅｔ製造方法 |
| JPS6453462A (en) * | 1987-08-24 | 1989-03-01 | Matsushita Electric Ind Co Ltd | Manufacture of thin film transistor |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0566838A2 (en) * | 1992-02-21 | 1993-10-27 | Matsushita Electric Industrial Co., Ltd. | Manufacturing method of thin film transistor |
| EP0566838A3 (en) * | 1992-02-21 | 1996-07-31 | Matsushita Electric Ind Co Ltd | Manufacturing method of thin film transistor |
| US6544825B1 (en) | 1992-12-26 | 2003-04-08 | Semiconductor Energy Laboratory Co., Ltd. | Method of fabricating a MIS transistor |
| US7351615B2 (en) | 1992-12-26 | 2008-04-01 | Semiconductor Energy Laboratory Co., Ltd. | Method of fabricating a MIS transistor |
| US5504020A (en) * | 1993-09-22 | 1996-04-02 | Sharp Kabushiki Kaisha | Method for fabricating thin film transistor |
| US5576229A (en) * | 1994-08-30 | 1996-11-19 | Sharp Kabushiki Kaisha | Method of fabricating a thin-film transistor and liquid-crystal display apparatus |
Also Published As
| Publication number | Publication date |
|---|---|
| US5141885A (en) | 1992-08-25 |
| JP2796175B2 (ja) | 1998-09-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0439967A (ja) | 薄膜トランジスターの製造方法 | |
| US5397718A (en) | Method of manufacturing thin film transistor | |
| US7759254B2 (en) | Method for forming impurity-introduced layer, method for cleaning object to be processed apparatus for introducing impurity and method for producing device | |
| KR920004515B1 (ko) | 플라즈마 도핑방법 | |
| US7442623B2 (en) | Method for manufacturing bonded substrate and bonded substrate manufactured by the method | |
| JP3609131B2 (ja) | イオンドーピング装置のクリーニング方法 | |
| JP2516951B2 (ja) | 半導体装置の製造方法 | |
| JPH01295416A (ja) | プラズマドーピング方法 | |
| JP4634569B2 (ja) | イオン注入装置及び薄膜半導体装置 | |
| KR100190311B1 (ko) | 반도체소자의 제조장치 및 제조방법 | |
| JPH01289251A (ja) | 薄膜トランジスターの製造方法 | |
| JPH04206836A (ja) | 半導体装置の製造方法 | |
| JP2753018B2 (ja) | 薄膜トランジスターの製造方法 | |
| JP3578345B2 (ja) | 半導体装置の製造方法および半導体装置 | |
| JP2006221941A (ja) | イオン注入装置およびイオン注入方法 | |
| JPH06168956A (ja) | 薄膜トランジスタの製造方法 | |
| JP3260165B2 (ja) | 薄膜素子の製造方法 | |
| JP2653312B2 (ja) | 薄膜トランジスターの製造方法 | |
| JPH08293279A (ja) | 非質量分離型イオン注入装置 | |
| JPS63119527A (ja) | 半導体装置の製造方法 | |
| JPH05243270A (ja) | 薄膜トランジスターの製造方法 | |
| Qin et al. | Short-time Hydrogen Passivation of Poly-Si CMOS Thin Film Transistors by High Dose Rate Plasma Ion Implantation | |
| JPH09246241A (ja) | 半導体装置の製造方法 | |
| JPS6091630A (ja) | 不純物拡散方法 | |
| JPH01243358A (ja) | 不純物のイオンドーピング方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080626 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090626 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100626 Year of fee payment: 12 |
|
| EXPY | Cancellation because of completion of term |