JPH09246241A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPH09246241A
JPH09246241A JP4643496A JP4643496A JPH09246241A JP H09246241 A JPH09246241 A JP H09246241A JP 4643496 A JP4643496 A JP 4643496A JP 4643496 A JP4643496 A JP 4643496A JP H09246241 A JPH09246241 A JP H09246241A
Authority
JP
Japan
Prior art keywords
resist layer
layer
resist
semiconductor layer
ions
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP4643496A
Other languages
English (en)
Inventor
Atsushi Yoshinouchi
淳 芳之内
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP4643496A priority Critical patent/JPH09246241A/ja
Publication of JPH09246241A publication Critical patent/JPH09246241A/ja
Withdrawn legal-status Critical Current

Links

Landscapes

  • Drying Of Semiconductors (AREA)

Abstract

(57)【要約】 【課題】 イオン注入マスクとして用いたレジストを除
去することが容易となる半導体装置の製造方法を提供す
る。 【解決手段】 半導体層の選択された領域上にレジスト
層を形成する工程と、レジスト層をマスクとして半導体
層に不純物イオンを注入する工程と、レジスト層を除去
する工程とを包含する半導体装置の製造方法であって、
レジスト層の除去前に、半導体層とレジスト層との界面
に水素イオンを注入する。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、半導体装置の製造
方法に関し、特に、レジスト層をマスクとして不純物イ
オンの注入を行う工程を含む半導体装置の製造方法に関
する。
【0002】
【従来の技術】一般に、半導体装置を製造するためには
リソグラフィ工程が不可欠である。リソグラフィ工程で
は、基板上に形成した薄膜や半導体基板自体の選択され
た領域をマスキングするために、所望のパターンを持つ
レジスト層を形成する。例えば、フォトリソグラフィ工
程で所望のパターンを有するレジスト層を薄膜上に形成
した後、エッチング工程でレジスト層に覆われた部分を
残してそれ以外の部分を除去すれば、薄膜をレジスト層
のパターンに対応したパターンに加工することができ
る。レジスト層は、このようなエッチングマスクとして
だけではなく、イオン注入のマスクとしても用いられ
る。すなわち、半導体装置の製造プロセスにおいては、
半導体層や半導体基板に対して、導電性を決める不純物
イオンを注入する際に、不純物イオンを選択された領域
にのみに注入し、それ以外の領域には注入しないように
することが必要な場合がある。このような場合には、不
純物イオンを注入したくない領域をレジスト層で覆う必
要がある。レジスト層は、不純物イオンの注入工程が終
了した後、酸素プラズマアッシング等のレジスト除去工
程によって除去される。
【0003】
【発明が解決しようとする課題】しかしながら、イオン
注入のマスクとしてレジスト層が用いられるとき、不純
物イオンはレジスト層にも注入されるため、レジスト層
の表面は変質し、レジスト除去工程によって除去されに
くくなる。また、不純物イオンの注入は基板の温度を上
昇させるため、レジスト層も加熱されることになり、こ
のことが一層、レジスト層の除去を困難にする。特に、
イオン注入工程のスループットを高めるために注入イオ
ン電流密度を高めると、基板の温度上昇は顕著になり、
レジスト層が下地の薄膜や基板に焼き付いて剥がれにく
くなるという問題がある。
【0004】特開平7−106587号公報に開示され
ている装置では、質量分析器により不純物イオンが分離
がなされないため、必要な不純物イオンに加えて不要な
イオンも基板に照射される。このため、基板の温度上昇
がより一層顕著となり、レジスト層の焼き付けの問題が
深刻となる。
【0005】このような焼き付けを起こしたレジスト層
は、通常のレジスト除去工程では完全に剥離されず、一
部が「残さ」として残ってしまう。特開平7−1065
87号公報には、イオンビーム中から水素イオンを除去
することによって、レジスト層の焼き付けを防止しよう
とする技術が開示されている。
【0006】本発明は、上記課題を解決するためになさ
れたものであり、その目的とするところは、イオン注入
マスクとして用いたレジストを除去することが容易とな
る半導体装置の製造方法を提供することにある。
【0007】
【課題を解決するための手段】本発明の半導体装置の製
造方法は、半導体層の選択された領域上にレジスト層を
形成する工程と、該レジスト層をマスクとして該半導体
層に不純物イオンを注入する工程と、該レジスト層を除
去する工程とを包含する半導体装置の製造方法であっ
て、該レジスト層の除去前に、該半導体層と該レジスト
層との界面に水素イオンを注入し、それによって上記目
的を達成する。
【0008】前記水素イオンの注入は、前記界面におけ
る該水素イオンの濃度が1×1017から1×1021個/
cm3の範囲内になるように行うことが好ましい。
【0009】前記水素イオンの注入は、前記不純物イオ
ンの注入と同時に行うことが好ましい。
【0010】前記レジスト層を除去する工程は、酸素プ
ラズマアッシング処理によって該レジストを灰化する工
程を含んでいることが好ましい。
【0011】
【発明の実施の形態】以下に、本発明の実施の形態を説
明する。
【0012】本発明による半導体装置の製造方法は、半
導体層の選択された領域上にレジスト層を形成する工程
と、レジスト層をマスクとして半導体層に不純物イオン
を注入する工程と、レジスト層を除去する工程とを備え
ている。本発明に特徴的なことは、レジスト層の除去前
に、半導体層とレジスト層との界面に水素イオンを注入
する点にある。水素イオンの注入は、レジスト層の除去
前であれば、半導体の導電性を決める不純物イオンの注
入と同時に行ってもよいし、または、そのような不純物
イオンの注入前もしくは不純物イオンの注入後に行って
も良い。
【0013】以下に、図面を参照しながら本発明の実施
例を説明する。
【0014】まず、図1(a)に示すように、本実施例
では、半導体層20として微結晶シリコン層(厚さ:3
0〜150nm)を絶縁性表面を有する基板1の上面に
堆積する。絶縁性表面を有する基板1は、例えば、ガラ
ス基板や、表面が酸化された単結晶シリコン基板などで
ある。堆積する半導体層20としては、この他に、非晶
質シリコン層、多結晶シリコン層、または単結晶シリコ
ン層を用いても良い。単結晶シリコン層は、単結晶シリ
コン基板上にエピタキシャル成長させたものだけではな
く、絶縁性基板上に形成した層であってもよい。また、
単結晶シリコン基板そのものを、本発明の「半導体層」
として用いても良い。
【0015】なお、本発明の性質上、半導体層20の種
類はシリコンに限定されず、シリコン・ゲルマニウム
(SiGe)や他の化合物半導体を用いても良い。ま
た、半導体層20の厚さも、特に本実施例の値に限定さ
れない。
【0016】半導体層20として、非晶質シリコン層を
用いる場合は、プラズマCVD法により、SiH4とH2
の混合ガスを用い、基板温度を200〜300℃の範囲
内に設定する。半導体層20として、微結晶シリコン層
を用いる場合、プラズマCVD法により、SiH4とH2
の混合ガス(SiH4:H2=1:30〜1:100)を
用い、基板温度を200〜400℃の範囲内に設定す
る。半導体層20として、多結晶シリコン層を用いる場
合、減圧CVD法により、基板温度450℃で堆積した
非晶質リシコン膜や、プラズマCVD法で堆積した非晶
質シリコン膜を窒素雰囲気中で550〜660℃で24
時間程度アニールすることにより得られる。原料ガスと
しては、SiH4以外に、Si26を用いても良い。堆
積直後から多結晶状態になるようにして多結晶シリコン
膜を形成しても良いし、非晶質シリコン膜に対してレー
ザアニールやランプアニールを施して、それによって多
結晶化してもよい。
【0017】半導体層20を形成した後、周知のリソグ
ラフィ技術を用いて、半導体層20の選択された領域3
をレジスト層(厚さ:約0.7〜1.7μm)4でマス
キングする。レジスト層4は、ポジ型であってもネガ型
であってもよい。レジスト層4の材料としては、例え
ば、ノボラック系、PMMA系等のレジスト材料が用い
られる。レジスト層4は、半導体層の導電性を決める不
純物イオンを注入する工程時にマスクとして機能するも
のであり、その機能を十分に達成できる範囲内で、材料
や厚さ等の条件が公知の手法によって調整される。な
お、本発明で用いるレジスト層の種類は、上記レジスト
材料に限定されない。加熱によって基板から剥離されに
くくなるような種々のレジストに対して、本発明は顕著
な効果を発揮することができる。
【0018】レジスト層4を形成した後、イオン注入装
置を用いて、図1(a)に示すように不純物イオン6を
半導体層20に対して注入する。レジスト層4でマスク
された領域3には不純物イオン6が注入されないよう
に、イオン注入の加速エネルギーとレジスト層4の厚さ
は適宜設定される。この結果、露出している半導体層2
0の領域2のみに、選択的に、不純物イオン6が注入さ
れる。半導体層20としてシリコン層を用いる場合、そ
の導電性を決める不純物イオン6としては、リン
(P)、ボロン(B)、砒素(As)、又はこれらを含
む水素化合物やフッ素化合物のイオンが用いられる。1
種類のイオンだけではなく、複数の種類の不純物イオン
を同時に、あるいは、順番に注入しても良い。
【0019】本実施例では、1.1μmの厚さのレジス
ト層を用い、10〜30keVの加速エネルギでリンイ
オンを半導体層20の領域2に注入した。リンイオンの
ドーズ量は任意である。
【0020】この不純物イオン6はレジスト層4の上部
領域にも注入され、レジスト層4の表面を変質させ、硬
化させる。また、特に基板としてガラス基板等の熱伝導
性の悪い基板を用いた場合は、不純物イオン注入によっ
て半導体層20の温度が約200℃以上にまで上昇する
と考えられ、そのとき、レジスト層4が半導体層20に
対して焼き付きを起こす。このようなレジスト層20の
焼き付きは、レジスト層4の温度が高くなる程、生じや
すくなる。
【0021】本発明によれば、このレジスト層4を除去
する前に、図1(b)に示すように水素イオン7の注入
を行っておく。水素イオン7の注入の条件は、半導体層
20とレジスト層4との界面5における水素イオン7の
濃度が1×1017から1×1021個/cm3の範囲内に
なるように設定する。レジスト層4の厚さが1.1μm
程度の場合は、例えば、注入加速エネルギーを70ke
V程度に設定し、ドース量を1.8×1012から1.8
×1016個/cm2に設定すれば良い。
【0022】この水素イオン7の注入によって、レジス
ト層4の奥深く、下地半導体層20との界面5付近に水
素イオン7が十分に供給される。レジスト層4内におい
て、不純物イオン6の注入によって焼き付けを起こして
いた部分または焼き付けを起こす部分に供給された水素
は、酸素プラズマ処理によるレジスト層4の灰化・除去
を容易に行えるよう機能する。
【0023】本発明による水素イオン注入を行わなかっ
た場合、レジスト除去工程を行った後も、図3に示すよ
うに、レジスト層4の一部が半導体層20の表面に残
り、レジスト残さ8が形成される。これらのレジスト残
さ8を完全に除去するには、極めて長い時間をかけてレ
ジスト除去工程を行わねばならず、製造工程のスループ
ットを著しく低下させる。
【0024】これに対して、適切な濃度の水素イオン注
入を行った場合には、図3のレジスト除去工程と同様の
条件でレジスト除去工程を行った後でも、図4に示すよ
うに、レジスト層4は完全に除去されることになる。
【0025】水素イオン注入のレベルと、レジスト層の
除去の容易さとの関係を検討するための実験を行った。
図5は、その実験結果を示すグラフである。図5のグラ
フの縦軸は、酸素プラズマ処理によるレジスト層の除去
時間(アッシング時間)を示し、その横軸は、半導体層
とレジスト層との界面における水素イオンの濃度を示し
ている。
【0026】図5のグラフからわかるように、半導体層
とレジスト層との界面において、水素イオンの濃度が1
×1017から1×1021個/cm3の範囲内にある場合
に、酸素プラズマ処理によるレジスト層の除去が短時間
で行えることがわかる。このことは、水素イオン注入が
レジスト層の剥離を容易にすることを意味している。レ
ジスト層の主成分である炭素がアッシング処理によって
酸化(灰化)される際に、注入水素が重要な役割を果た
していると考えられる。水素イオンの濃度が高すぎる場
合(1×1021個/cm3を越える場合)にアッシング
時間が増加する理由は、水素イオン注入によるレジスト
層へのダメージ(変質や硬化など)や水素イオン注入に
よる熱的影響が無視できなくなるためと考えられる。
【0027】なお、本実施例では、レジスト除去に酸素
プラズマアッシンクを用いた。これ以外に、オゾン処理
や紫外線照射処理を併用する方法によってレジスト層を
除去する場合でも、本発明の効果が発揮される。
【0028】本実施例では、図2に示す装置を用いてイ
オン注入工程を行うことができる。この装置によれば、
不純物イオンと水素イオンとを同時に注入することがで
きる。しかし、このような装置を用いる場合でも、水素
イオンを半導体層とレジスト層との界面に十分に供給す
るために、通常の不純物イオン注入工程とは別に、比較
的に高い加速エネルギーで水素イオン注入を行う工程を
付加的に行ってもよい。
【0029】図2の装置は、プラズマ生成部、イオン加
速部及びイオン処理部とを備えている。プラズマ生成部
は、ガス導入口101を持つブラズマチャンバ102
と、チャンバ102内にプラズマを生成し、維持するた
めの高周波電力を供給する電極104と、高周波電力を
電極104に与える高周波電源103と、プラズマの形
状を整え、イオン化効率を向上させる磁石105とを備
えている。
【0030】イオン加速部は、プラズマ生成部からイオ
ンを引き出すための1段目イオン加速用電源106と、
そのイオンを加速するための2段目イオン加速用電源1
07と、二次電子抑制用の抑制電源108と、これらの
電源から供給される電圧を受け取る複数の多孔性電極板
109と、これら複数の電極109を相互に絶縁する絶
縁体110とを備えている。イオン処理部は、基板11
2を支持し、回転させる基板ホルダ111を備えてい
る。
【0031】以下、この装置を用いて行うイオン注入を
詳細に説明する。
【0032】まず、ガス導入口101から水素で希釈さ
れた原料ガス(例えば、PH3またはB26)をプラズ
マチャンバ102内に導入し、高周波電極104に高周
波電力を印加する。こうして、プラズマチャンバ102
内の水素及び原料ガスを励起/イオン化し、プラズマを
形成する。加速電極板109で加速した後、基板112
にイオンを注入する。
【0033】この装置によれば、プラズマ中で形成され
たイオンは、質量分析器による質量分離を経ず、加速電
極板109間に形成された電界で加速される。
【0034】本実施例では、水素で希釈された5%PH
3ガス(流量:30sccm、圧力:0.1Pa)を用
い、高周波パワーとして100〜200Wの電力を投入
してプラズマを形成した。イオン注入条件は、イオン電
流密度を5〜20μA/cm2とし、リンイオンを含む
全イオン注入量が2×1014から5×1016個/cm2
となるようにした。また、加速電圧は、10〜30ke
Vとした。
【0035】上記注入条件によれば、リンイオンだけで
はなく、水素イオンも、図1(a)に示す半導体層20
及びレジスト層4に注入される。しかし、レジスト層4
の厚さに比較して加速エネルギーが低いため、水素イオ
ンはレジスト層4と半導体層20との界面にはほとんど
到達しない。本実施例では、このため、リンイオンの注
入工程の後、上記装置内で水素プラズマを形成し、水素
イオンの注入工程を特別に行う。
【0036】水素イオン注入は以下のように行う。
【0037】ガス導入口101からプラズマチャンバ1
02内に水素ガス(H2流量:30sccm、圧力:
0.1Pa)を供給し、高周波電極104に高周波電力
(パワー:100〜200W)を印加する。こうして、
プラズマチャンバ102内の水素を励起/イオン化し、
水素プラズマを形成する。加速電極板109で加速した
後、図1(b)のレジスト層4に水素イオン7を注入す
る。加速エネルギーは、約70keVとした。この加速
エネルギーは、もちろん、レジスト層4の厚さに応じて
決定される。
【0038】このような水素処理を行った結果、図5に
示されるように、360秒以下の酸素プラズマアッシン
グ時間でレジスト層4をきれいに剥離/除去することが
できる。
【0039】
【発明の効果】本発明によれば、イオン注入マスクとし
て用いたレジストを除去することが容易となる。これに
より、製造工程のスループットが向上し、また、レジス
トの残さによる製造歩留まりの低下を防止することがで
きる。
【図面の簡単な説明】
【図1】(a)は、半導体層へ不純物イオンを注入する
工程を示す工程断面図であり、(b)は、本発明による
製造方法において、半導体層とレジスト層の界面付近に
水素イオンを注入する工程を示す工程断面図である。
【図2】本発明の実施例に用いるイオン注入装置を示す
断面図である。
【図3】半導体層とレジスト層の界面付近に水素イオン
を注入しない場合の、レジスト除去工程後の半導体層を
示す工程断面図である。
【図4】半導体層とレジスト層の界面付近に水素イオン
を注入した場合の、レジスト除去工程後の半導体層を示
す工程断面図である。
【図5】酸素プラズマ処理によるレジスト層の除去時間
(アッシング時間)と、半導体層とレジスト層との界面
における水素イオンの濃度との関係を示すグラフ。
【符号の説明】
1 基板 2 不純物イオンが注入される領域 3 不純物イオンが注入されない領域 4 レジスト層 5 半導体層とレジスト層との界面 6 不純物イオン 7 水素イオン 8 レジストの残さ 20 半導体層 101 ガス導入口 102 プラズマチャンバ 103 高周波電源 104 高周波電極 105 磁石 106 1段目のイオン加速用電源 107 2段目のイオン加速用電源 108 2次電子抑制用の抑制電源 109 多孔状の電極板 110 基板ホルダ 111 基板

Claims (4)

    【特許請求の範囲】
  1. 【請求項1】 半導体層の選択された領域上にレジスト
    層を形成する工程と、該レジスト層をマスクとして該半
    導体層に不純物イオンを注入する工程と、該レジスト層
    を除去する工程とを包含する半導体装置の製造方法であ
    って、 該レジスト層の除去前に、該半導体層と該レジスト層と
    の界面に水素イオンを注入する半導体装置の製造方法。
  2. 【請求項2】 前記水素イオンの注入は、前記界面にお
    ける該水素イオンの濃度が1×1017から1×1021
    /cm3の範囲内になるように行う請求項1に記載の半
    導体装置の製造方法。
  3. 【請求項3】 前記水素イオンの注入は、前記不純物イ
    オンの注入と同時に行う請求項1に記載の半導体装置の
    製造方法。
  4. 【請求項4】 前記レジスト層を除去する工程は、酸素
    プラズマアッシング処理によって該レジストを灰化する
    工程を含んでいる請求項1から3の何れかに記載の半導
    体装置の製造方法。
JP4643496A 1996-03-04 1996-03-04 半導体装置の製造方法 Withdrawn JPH09246241A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4643496A JPH09246241A (ja) 1996-03-04 1996-03-04 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4643496A JPH09246241A (ja) 1996-03-04 1996-03-04 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPH09246241A true JPH09246241A (ja) 1997-09-19

Family

ID=12747057

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4643496A Withdrawn JPH09246241A (ja) 1996-03-04 1996-03-04 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPH09246241A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100376869B1 (ko) * 2000-11-08 2003-03-19 주식회사 하이닉스반도체 감광막 제거방법
US8999824B2 (en) 2013-06-25 2015-04-07 Fuji Electric Co., Ltd. Method for manufacturing semiconductor device by performing multiple ion implantation processes

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100376869B1 (ko) * 2000-11-08 2003-03-19 주식회사 하이닉스반도체 감광막 제거방법
US8999824B2 (en) 2013-06-25 2015-04-07 Fuji Electric Co., Ltd. Method for manufacturing semiconductor device by performing multiple ion implantation processes
US9484343B2 (en) 2013-06-25 2016-11-01 Fuji Electric Co., Ltd. Insulated gate bipolar transistor with a free wheeling diode

Similar Documents

Publication Publication Date Title
JP3403781B2 (ja) 半導体製造方法及び半導体製造装置
JP3391410B2 (ja) レジストマスクの除去方法
JP2541851B2 (ja) 有機物の剥離方法
JP2796175B2 (ja) 薄膜トランジスターの製造方法
JP2010512650A (ja) 乾燥フォトレジスト除去プロセスと装置
US20060201911A1 (en) Methods of etching photoresist on substrates
JPH06260461A (ja) プラズマによる基板表面の洗浄方法
JP2002083799A (ja) 半導体エッチング装置およびこれを利用した半導体素子のエッチング方法
KR20020038644A (ko) 반도체 웨이퍼 애싱 방법
JPH04352157A (ja) レジスト除去方法
JP3251184B2 (ja) レジスト除去方法及びレジスト除去装置
JPH09246241A (ja) 半導体装置の製造方法
JPH01295416A (ja) プラズマドーピング方法
JP2956412B2 (ja) イオン源のクリーニング方法
US20040266123A1 (en) Electron beam treatment of SixNy films
JPS61135037A (ja) イオン照射装置およびイオン照射方法
JPS62272539A (ja) レジスト除去方法
JP4001649B2 (ja) 半導体装置の作製方法
JP2001093877A (ja) 半導体装置の製造方法
JPH0451971B2 (ja)
JP2753018B2 (ja) 薄膜トランジスターの製造方法
JPH06349786A (ja) 半導体装置の製造方法
JP5727853B2 (ja) プラズマ生成方法
JPS63273321A (ja) レジスト除去方法
JPH08306670A (ja) プラズマアッシング装置

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20030506