JP3251184B2 - レジスト除去方法及びレジスト除去装置 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、イオン注入によっ
て表面が硬化したレジストのレジスト除去方法に関する
ものである。

【０００２】

【従来の技術】半導体製造工程において、ドライエッチ
ングやイオン注入のマスクに用いられたフォトレジスト
の剥離、除去は頻繁に行われる。近年、半導体製造工程
はウエットプロセスからドライプロセスに移行してきて
おり、レジストの剥離においても酸素プラズマを用いた
アッシング処理方法が主流となっている。

【０００３】このアッシング処理方法は、通常のドライ
エッチングに利用されたレジストマスクについては比較
的容易に進行するが、高ドーズのイオン注入に利用され
レジストマスクに於いては、その表面が硬化した硬化層
を形成する事になり、通常の処理方法では、容易に当該
レジストマスクの硬化層を除去する事が出来なかった。

【０００４】更に、レジストマスクの表面に上記した硬
化層が形成されたレジストマスクの場合には、何らかの
熱が印加されるとポッピングが発生し、それが、半導体
装置に付着したり、チャンバーの内壁に付着して、半導
体装置の品質、性能に悪影響を与える事になるので、そ
の残渣の処理に更に多くの手間の時間が掛かってしまう
と言う問題が発生している。

【０００５】つまり、ポッピングの残渣は半導体装置の
歩留まりを著しく低下させるため、アッシングにおいて
ポッピングを回避するか、ポッピング残渣を除去しなけ
ればならない。ポッピングとは、当該レジストマスクの
表面硬化層が弾けて、その残渣がウエハ上に広範囲に飛
散することであり、非硬化層に含まれる残留溶媒が突沸
するために起こると考えられている。

【０００６】つまり、硬化層のアッシング速度が低くて
も、通常アッシングのようにアッシング速度を高めるた
めに温度を高くするとそれが原因でポッピングが発生す
る事になるので、高温での処理は困難である。ポッピン
グを回避する別の方法として、例えば、特開平５−２７
５３２６号公報に示され又、図３に例示する様に、適宜
のイオン５を高ドーズでイオン注入した結果、図３
（Ａ）に示す様な硬化層４と非硬化層３とからなるレジ
ストマスク２が半導体基板１上に形成され、当該レジス
トマスク２を先ず図３（Ｂ）に示す様に、酸素とフッ素
系との混合ガスによりレジスト硬化部分４を除去し、そ
の後図３（Ｃ）に示す様に酸素プラズマを用いて残存す
るレジスト層３を除去する方法が知られている。

【０００７】又、特開昭６４−４８４１８号公報に示さ
れ又図４に例示する様に、酸素を含まずに水素ガスから
なる反応性ガスによるプラズマエッチング、即ち、H2プ
ラズマを用いたRIE （反応性イオンエッチング）により
図３（Ａ）に示す様な硬化層４と非硬化層３とからなる
レジストマスク２が図４（Ａ）に示す様に半導体基板１
上に形成され、当該レジストマスク２を先ず図４（Ｂ）
に示す様に、窒素イオンと水素イオンを用いたプラズマ
エッチングによりレジスト硬化部分４を除去し、その後
図４（Ｃ）に示す様に、ダウンストリームアッシングを
用いて残存するレジスト３を除去する方法も知られてい
る。

【０００８】前者は、フッ素ラジカルにより表面硬化層
の活性化エネルギーを下げてアッシング速度を上げ、下
地をエッチングしないよう途中からは酸素ガスのみを用
いており、後者は、H2プラズマ中の活性種により表面硬
化層の化学結合を切断し、ドーパントと結合して揮発性
の水素化物を生成させて当該表面硬化層を除去し、ダメ
ージを防ぐため途中からはダウンフローアッシングに切
り替えている。

【０００９】一方ポッピング残渣を除去する方法として
は、例えば、特開平６−１０４２２３号公報に開示され
ており、図５に例示する様に、適宜のイオン５、例えば
砒素を高ドーズでイオン注入した結果、図５（Ａ）に示
す様な硬化層４と非硬化層３とからなるレジストマスク
２が半導体基板１上に形成され、当該レジストマスク２
を、酸素と窒素イオンからなるプラズマ１３でプラズマ
アッシング処理を行った処、図５（Ｂ）に示す様に、ポ
ッピングが発生してその残渣１５が基板１上に付着した
状態となった。そして係る残渣１５を、図５（Ｃ）に示
す様に、O₂/S₂F ₂ 混合ガスを用いたプラズマ処理により
ポッピング残渣に含まれるドーパントの酸化物をF*（フ
ッ素ラジカル）により分解・除去する方法が提案されて
いる。

【００１０】この方法は、フルオロカーボン化合物でな
くS₂F₂を用いることによりプラズマ中のF*（フッ素ラジ
カル）生成量の制御を容易にし、 F*（フッ素ラジカ
ル）過剰による下地のエッチングを防いでいる。

【００１１】

【発明が解決しようとする課題】然しながら、上記した
各方法ともそれぞれ問題を有している。即ち、第１の問
題点は、フッ素系ガスを使用する上記２つの従来法で
は、途中から酸素ガスのみにしたりS₂F₂を用いてF*（フ
ッ素ラジカル）過剰を防いだりしているが、フッ素系ガ
スによる下地へのダメージを完全には防ぐことができな
い。

【００１２】即ち、フッ素ラジカルは、硬化層の除去に
は効果的なものではあるが、その反面、半導体装置の基
板に形成された絶縁酸化膜を削り取ると言う欠点があ
る。第２の問題点は、RIE とダウンストリームアッシン
グを組み合わせる従来法では、RIE装置とアッシング装
置が個別に必要になるためコストがかかりスループット
が低下すると言う欠点が有った。

【００１３】本発明の目的は、上記した従来技術の欠点
を改良し、高ドーズ量でイオン注入が行われた事によっ
てその表面に硬化層が形成されたレジストを除去する場
合、経済性・スループットおよび下地選択性の低下を招
くことなくポッピングを回避することが可能なレジスト
除去方法及びレジスト装置を提供するものである。

【００１４】

【課題を解決するための手段】本発明は上記した目的を
達成する為、以下に示す様な基本的な技術構成を採用す
るものである。即ち、本発明のレジスト除去方法は、半
導体装置の製造工程でのレジスト除去方法において、イ
オン注入によりその表面層が硬化したレジストの表面硬
化層部分を低温イオン衝撃処理工程を介したアッシング
方法により除去する第１の工程は、半導体装置を構成す
る基板の温度を１００℃以下の低温に維持する工程と、
フッ素ガスを含まず、酸素ガス、酸素と窒素との混合ガ
ス、アルゴン、及びヘリウムから選択された一つのガス
であるイオン発生用ガスを使用するイオン発生工程と、
イオン発生工程において発生されたイオンを、基板の下
方部に配置され負の電圧が印加される電極手段の電界に
より、加速度を与え前記基板の表面に衝突するダウンフ
ロープラズマ処理工程とを含み、第２の工程は、第１の
工程の後、レジストから表面硬化層が除去された残りの
レジストである非硬化層を、負の電圧が印加されるバイ
アス処理を行わずに、基板の温度を１２０℃以上の高温
に制御する高温ダウンフロープラズマ処理工程により除
去する第２の工程を有し、第１の工程と第２の工程で、
フッ素を含まない同一のイオンが使用され、１つの装置
内で第１の工程及び第２の工程が実行されることを特徴
とする。

【００１５】

【発明の実施の形態】本発明のレジスト除去方法は、上
記した様な従来技術に於ける問題点を解決する為、先ず
フッ素の様な活性度の高いイオンを用いてダウンフロー
プラズマ処理を行うことは、半導体基板の層間絶縁膜等
を破壊する事、及び高温度によるダウンフロープラズマ
処理を行うことはポッピングが発生する事になるので、
これらの問題を回避しながら上記レジストマスク層に形
成された硬化層の化学結合を効率的に分解して揮発性の
水素化物を発生させて当該硬化層を取り除く為に、特に
フッ素を用いない低温イオン衝撃法を採用すると共に、
当該硬化層が取り除かれた後は、ポッピングが発生する
心配は無いので、通常のダウンフロープラズマ処理若し
くは特に高温ダウンフロープラズマ処理を採用して非硬
化層を剥離するものである。

【００１６】特に、高温ダウンフロープラズマ処理によ
って、該レジスト層の削り速度（レート）を高める事が
可能となる。尚、本発明に於いては、一工程或いは１つ
の装置内で上記した２つの工程が実行される事が、生産
性の向上、生産コストの低減に必要であるとの観点か
ら、上記２つの工程とも基本的には、ダウンフロープラ
ズマ処理を行うものであり、又同一のダウンフロープラ
ズマ処理装置を使用するものである。

【００１７】

【実施例】以下に、本発明に係るレジスト除去方法及び
レジスト除去装置の具体例の構成を図面を参照しながら
詳細に説明する。図１は、本発明に係るレジスト除去方
法の一具体例の構成の例を示す図であり、又、図６は本
発明に係レジスト除去方法の工程の手順を示すフローチ
ャートであり、係る図から明らかな様に、本発明に係る
レジスト除去方法の第一の具体例としては、半導体装置
の製造工程に於いて、イオン注入によりその表面層が硬
化したレジスト２の当該硬化層部分４をアッシング方法
により除去するに際し、低温イオン衝撃処理工程を介し
て当該レジスト２の表面硬化層４を除去するレジスト除
去方法が示されている。

【００１８】即ち、本発明に於ける第１の工程は、当該
半導体装置のレジスト層部２に表面層に形成された表面
硬化層４を効率的に前記問題点の発生を回避して除去す
る為の方法であり、低温イオン衝撃処理を採用する事に
特徴がある。本発明にかかる低温イオン衝撃処理工程
は、後述する様に、ダウンフロープラズマ処理工程の一
形態であるが、相対的に低温、例えば、シリコン等から
なる半導体基板１を１００℃以下の温度に維持された状
態にしておいて、イオンを発生させ、更に、係るイオン
に適宜の負のバイアスを印加して、当該イオンが、該半
導体基板１の表面に高速で衝突する様に加速度を付与し
ながら処理するものである。

【００１９】即ち、本発明に於ける当該低温イオン衝撃
処理工程は、当該半導体装置を構成する基板１の温度を
低温に維持する工程、イオン発生工程及び当該イオン発
生工程に於いて発生せしめられたイオンに負のバイアス
を印加する工程とから構成されている事を特徴とするも
のである。そして、本発明に於ける当該基板１の温度を
低温に維持する工程は、上記した様に、当該基板１の温
度を例えば１００℃以下に設定する様に制御する様に構
成されている。

【００２０】又、本発明に於ける当該イオン発生工程に
於いて使用されるイオン発生用ガスは、前記したような
フッ素ガスを含まないもので、質量の比較的大きなイオ
ン化可能なガスが使用可能であり、例えば、酸素ガス、
酸素と窒素との混合ガス、アルゴン、及びヘリウムから
選択された一つのガスである。更に、本発明に於ける上
記低温イオン衝撃処理に於いては、該イオンに負のバイ
アスを与える事が必要であり、その為には、例えば適宜
のイオン発生手段と該半導体基板１との間に、当該イオ
ン発生手段から当該半導体基板１に向かって所定の電界
が形成される様にする事が望ましく、具体的には、当該
半導体基板の下方部に負の電圧が印加される電極手段２
５を配置する。

【００２１】当該負のバイアス発生手段のバイアス印加
程度は、特に限定されるものではなく、使用するガスの
種類、当該レジスト層の表面硬化層の厚み、イオン発生
手段のイオン発生条件等によって、適当な負のバイアス
条件が設定される。本発明に係る上記の低温イオン衝撃
処理工程は、所定の密閉状態にある空間領域でダウンフ
ロープラズマ処理の原理を使用して実行されるものであ
り、例えば周知の誘導結合プラズマアッシング装置を使
用する事が可能である。

【００２２】次に、本発明に係るレジスト除去方法に於
いては、上記した様な方法によって、当該半導体基板１
の一主面に形成されていた表面硬化層４が除去された
後、残りのレジスト層３である非硬化層３を除去する工
程として以下に示す第２の工程が実行されるものであ
る。即ち、半導体装置の製造工程に於いて、イオン注入
によりその表面層が硬化したレジストの当該硬化層部分
をアッシング方法により除去するに際し、低温イオン衝
撃処理工程を介して当該レジストの表面硬化層を除去す
る第１の工程に引続き、ダウンフロープラズマ処理工程
を介して当該表面硬化層４が除去されたあとの当該レジ
ストの非硬化層３を除去する第２の工程が実行されるも
のである。

【００２３】本発明に於いては、当該第２の工程は、特
に高温ダウンフロープラズマ処理である。かかる高温ダ
ウンフロープラズマ処理に於ては、当該半導体基板１の
温度は、１２０℃以上に設定する様に制御する。係る当
該半導体基板１の温度を高温に維持する手段は、特に限
定されるものではないが、例えば当該半導体基板１の近
傍に発熱ランプ、発熱パネル等の適宜の発熱手段を設け
るか、当該半導体基板１を支持している支持部材を加熱
する手段を設けるものであっても良い。

【００２４】又、当該半導体基板１の温度の制御は、上
記発熱手段の発熱量を制御することにより容易に実行さ
れるが、当該半導体基板１を支持する支持手段を所定の
温度に加熱しておいて、当該半導体基板１を適宜の手段
により、当該支持手段からの離反する距離を調整する事
によって、当該半導体基板１の温度を制御することも可
能である。

【００２５】本発明に於いては、上記した様に、同一の
処理領域内或いは、処理装置内で上記２工程が連続的に
実行される事が望ましい事から、両工程ともダウンフロ
ープラズマ処理を使用する事を基本原則としており、従
って当該第１と第２の工程に於いては、同一のイオンが
使用される。本発明においては、高ドーズ量のイオン注
入により生じたレジスト２の表面硬化層４が除去されれ
ば、高温にしてもポッピングは起こらず、また高レート
が獲得できること、及び、負のバイアスをかければ低温
でも高レートで当該表面硬化層４を除去出来ると言う事
実に依拠している。

【００２６】しかし、上記第２の工程で負のバイアスを
かけると、基板１にダメージを与えるという問題が生じ
るので、第一工程に於いてのみ半導体基板１に負のバイ
アスをかけて、基板に影響しないレベルの低温イオン衝
撃によりレジスト硬化層４を除去し、第二段階では、当
該負のバイアス処理は行わずに、高温ダウンフロープラ
ズマにより非硬化層３を剥離することにより、半導体基
板１にダメージを与えることなくポッピングを回避しつ
つ高レートのレジスト層の除去方法を得ることができ
る。このプラズマ源に高密度プラズマを利用すれば、さ
らに高レートが得られる。

【００２７】また、非硬化層３のアッシングにおいてウ
エハ温度を急激に上昇させるため、低温から高温への切
り換えは、ヒーターの設定温度変更ではなく、後述する
ウエハをのせたピン１１の上げ下げ、または、ランプ２
７の照射により行う事が望ましい。本発明に係るレジス
ト除去方法の手順を図６のフローチャートに従って説明
すると、先ずスタート後、ステップ（１）に於いて第１
の工程である低温イオン衝撃処理が実行され、ステップ
（２）に於いて、当該表面硬化層４が残存しているか否
かが判断され、ＹＥＳであれば、ステップ（１）に戻っ
て低温イオン衝撃処理操作が継続され、ＮＯであれば、
ステップ（３）に進んで第２の工程であるダウンフロー
プラズマ処理工程が実行される。

【００２８】ステップ（４）に於いて、当該非硬化層３
が残存しているか否かが判断され、ＹＥＳであれば、ス
テップ（３）に戻ってダウンフロープラズマ処理工程が
継続され、ＮＯであれば、ＥＮＤとなる。本発明に於け
る上記レジスト除去方法に於いて、該表面硬化層４が完
全に除去されたか否か、或いは、該レジスト層に於ける
非硬化層３が完全に除去されたか否かを判断する方法は
特に限定されるものではないが、例えば、それぞれの厚
みを常時測定する、予め処理される半導体基板１に形成
された当該表面硬化層４の厚み及び非硬化層３の厚みを
測定しておき、予め定められた当該各層の除去速度（レ
ート）から、当該表面硬化層４及び非硬化層３が除去さ
れる予定時間を求めておき、処理時間をモニターする、
或いは、プラズマ処理時に於けるプラズマの色の変化を
肉眼若しくはスペクトル分析手段を用いてキャッチする
等の方法により所定の処理操作を停止して次の処理操作
を開始する様にする事が出来る。

【００２９】次に、本発明に於けるレジスト除去装置に
付いて説明するならば、図７は、本発明に係るレジスト
除去装置２０の一具体例の構成を示す図であって、半導
体装置の製造工程に於いて、イオン注入によりその表面
層の一部が硬化したレジスト層４を有する半導体基板１
の表面に設けられたレジスト２をアッシング方法により
除去する為に使用されるレジスト除去装置２０であっ
て、当該レジスト除去装置２０は、イオンを発生させう
るガス体を内蔵する密閉処理空間部２１、該密閉処理空
間部２１内のガス体をイオン化するイオン発生手段２
２、当該イオン発生手段２２に於いて発生せしめられた
イオン２４にバイアスを印加する負のバイアス手段２
６、当該半導体基板１を保持する手段２８及び当該半導
体基板１の温度を制御する温度制御手段３０とから構成
されているレジスト除去装置２０が示されている。

【００３０】本発明に於ける該レジスト除去装置２０で
は、該密閉処理空間部２１内は、適度の真空状態が形成
されており、該密閉処理空間部２１内にはイオン２４を
発生させうるガス体として酸素ガス、酸素と窒素との混
合ガス、アルゴン、及びヘリウムから選択された一つの
ガスが充満されている。又、本発明に於ける該イオン化
するイオン発生手段２２は、その構成は特に限定される
ものではなく、該密閉処理空間部２１内のガス体をイオ
ン化させうる機能を有するものであれば良く、例えば、
図７に示されている様に、適宜のコイル２２を配置した
構成であっても良く、当該コイル２２に適宜の高周波発
生手段２３から高周波電流を供給する様に構成されてい
るものである。

【００３１】更に、本発明に於いて使用される負のバイ
アス手段２６は、該レジスト除去装置内に於いて、当該
イオン２４が該半導体基板１の一主面に向けて加速され
る様な方向に付加的な電界を形成する様に構成されたも
のであり、例えば適宜の電極２５と適宜の電源３１（例
えば直流電源）とで構成されるものであっても良い。

【００３２】又、本発明に於いて使用される温度制御手
段３０は、当該半導体基板１を直接的若しくは間接的に
加熱する熱源で構成されている事が望ましく、上記した
様に、適宜のランプ、或いは発熱体２７或いは電極を兼
ねた熱源２５で構成される事が好ましい。又、当該温度
制御手段３０の他の具体例としては、図７に示す様に、
当該半導体基板１と電極を兼ねた適宜の熱源２５との間
の距離を任意に調整しえる手段３２を駆動する機構を制
御する様に構成されているものであっても良く、より具
体的には、該半導体基板１を支持する支持部材２８を適
宜の上下機構により上下するピン機構部３２により上下
動可能に構成し、当該半導体基板１の温度を比較的低温
に維持したい場合には、所定の温度の加熱されている該
発熱熱源２５から当該半導体基板１をある程度の距離が
存在する様に離間させて維持し、当該半導体基板１の温
度を比較的に高温度に維持したい場合には、図８に示す
様に、当該支持部材２８を降下させて、当該熱源２５に
近接する様に配置することによって、当該半導体基板１
の温度を調整する事が可能である。

【００３３】本発明に於けるレジスト除去装置２０に於
いて、当該表面層が硬化したレジスト２の当該硬化層部
分４をアッシング方法により除去するに際しては、該イ
オン発生手段２２、当該負のバイアス手段２６が駆動せ
しめられると共に、該温度制御手段３０は、当該半導体
基板１の温度を相対的に低い温度に維持する様に駆動制
御され、低温イオン衝撃処理が実行される。

【００３４】一方、当該硬化層部分４が除去された後の
該レジスト２を除去するに際しては、該イオン発生手段
２２が駆動せしめられると共に、該温度制御手段３０
は、当該半導体基板１の温度を１２０℃以上の高い温度
に維持する様に駆動制御され、高温ダウンフロープラズ
マ処理が実行されるものである。

【００３５】係る当該硬化層部分４が除去された後の工
程では、上記したバイアス手段２６は作動しない様に制
御されるものであり、又、上記半導体基板１の温度を高
温にするために、該温度制御手段３０が操作されて、該
ピン機構部３２が最下点に降下して、該半導体基板１を
支持する支持部材２８を直接電極部を兼ねる加熱手段２
５に接触させる様にしたものである。

【００３６】係る状態にあるレジスト除去装置２０の概
要は図８に示されている。つまり、本発明は、イオン注
入により生じた表面硬化層が除去されれば、高温にして
もポッピングは起こらず、また高レートが獲得できるこ
と、及び、負のバイアスをかければ低温でも高レートが
獲得できると言う事実をを利用している。しかし、負の
バイアスをかけると、基板にダメージを与えるという別
の問題が生じるので、第一段階のみウエハに負のバイア
スをかけて、基板に影響しないレベルの低温イオン衝撃
によりレジスト硬化層４を除去し、第二段階では高温ダ
ウンフロープラズマにより非硬化層３を剥離することに
より、基板にダメージを与えることなくポッピングを回
避しつつ高レートを得ることができる。このプラズマ源
に高密度プラズマを利用すれば、さらに高レートが得ら
れる。

【００３７】また、非硬化層３のアッシングにおいてウ
エハ温度を急激に上昇させるため、低温から高温への切
り換えは、ヒーターの設定温度変更ではなく、ウエハを
のせたピンの上げ下げ、または、ランプの照射により行
う事が望ましい。以下に、本発明に係るレジスト除去方
法を実行する場合の具体的な条件に付いて説明するなら
ば、本発明に係るレジスト除去方法の基本的な条件は、
表面が変質硬化したフォトレジスト膜のアッシングにお
いて、まず、室温〜１００℃のウエハ温度範囲でウエハ
１に１００〜３００Ｗの負のバイアスをかけ、酸素イオ
ン衝撃により表面硬化層４を除去する。その後、同じア
ッシングチャンバー内にウエハ１を保持したまま１５０
〜３００ ℃のウエハ温度範囲でダウンフロープラズマ
方式により非硬化層３を除去する。

【００３８】本発明に係るレジスト除去方法をより詳細
な条件を含めて説明する。即ち、先ず、厚さ約１μm の
フォトレジスト２に、ヒ素を60eVで5X10¹⁵cm^-2のドーズ
量をもってイオン注入する事によって、図１（Ａ）に示
す様な、表面硬化層４と非硬化層３とからなるレジスト
層２が形成される。次に、係るレジスト層２を有する半
導体基板１の当該表面硬化層４をアッシング処理して該
表面硬化層４を除去するに際して、誘導結合プラズマア
ッシング装置を使用し、まず、RF Power:900W, 負のバ
イアス: 200W, 圧力:1.1Torr, 酸素ガスＯ₂ : 3750 scc
m, ステージ温度 : 100℃の条件にて（ウエハ温度100
℃,非硬化層の削り速度つまりレートが約４μm/min ）
表面硬化層４を除去する事により、図１（Ｂ）に示す様
に、該表面硬化層４が除去され、非硬化層３のみからな
るレジスト層が存在する半導体基板１が形成される。

【００３９】高密度プラズマに負のバイアスをかけてい
るので酸素ガスのみでも高レートが得られる。その後、
同じアッシングチャンバー内にウエハを保持したまま、
バイアス０Ｗのダウンフロープラズマにし、ランプ２７
を照射しながら（ウエハ温度１５０℃, 非硬化層レート
約３μm/min ）図１（Ｃ）に示す様に、非硬化層３を除
去する。この図１（Ｃ）のランプ２７は、段落００３２
の初めの文中における、温度制御手段３０が、半導体基
板１を加熱する熱源としてランプで構成される場合であ
る。

【００４０】次に本発明の他の具体例に付いて説明す
る。この他の具体例では、段落００３２の２番目以降の
文で説明される温度制御手段３０の他の具体例を用い
る。先ず、厚さ約１μｍのフォトレジスト２に、ヒ素を
６０ｅＶで５X１０^１５cm^−２のドーズ量をもってイオ
ン注入する事によって、図２（Ａ）に示す様な、表面硬
化層４と非硬化層３とからなるレジスト層２が形成され
る。次に、係るレジスト層２を有する半導体基板１の当
該表面硬化層４をアッシング処理して該表面硬化層４を
除去するに際して、誘導結合プラズマアッシング装置を
使用し、まず、ＲＦ Ｐｏｗｅｒ：９００Ｗ，負のバイ
アス：２００Ｗ，圧力：１．１Ｔｏｒｒ，酸素ガスＯ
_２ ：３７５０ sccm,ステージ温度 : ２００℃の条件
にてウエハをピン３２により持ち上げたまま（ウエハ温
度８０℃, 非硬化層３の削り速度つまりレートが約４μ
m/min ）表面硬化層４を除去する事により、図２（Ｂ）
に示す様に、該表面硬化層４が除去され、非硬化層３の
みからなるレジスト層が存在する半導体基板１が形成さ
れる。

【００４１】その後、同じアッシングチャンバー内にウ
エハを保持したまま、バイアス0Wのダウンフロープラズ
マにし、ピン３２を下げてウエハ１をヒーターを内蔵す
るステージ２５に接触させ（ウエハ温度200℃, 非硬化
層レート約4 μm/min ）非硬化層３を除去する（図２
(c) ）。非硬化層３の除去段階において、実施例２では
高温のステージから直接熱が得られるため、ランプ熱を
用いる実施例１よりも高レートが得られる。

【００４２】

【発明の効果】第１の効果は、表面硬化層を低温下、フ
ッ素ガスを含まず、酸素ガス、酸素と窒素との混合ガ
ス、アルゴン、及びヘリウムから選択された一つのガス
で高速で除去することである。これにより、半導体基板
に設けられている絶縁酸化膜等の下地に何らダメージを
与えず、また、ポッピングを起こさず、表面硬化層を高
速で除去できる。その理由は、低温下、フッ素ガスを含
まず、酸素ガス、酸素と窒素との混合ガス、アルゴン、
及びヘリウムから選択された一つのガスでも高レートと
なるようイオン衝撃を用いているからである。

【００４３】第２の効果は、硬化層４と非硬化層３を同
一の装置内で処理できることである。これにより経済性
やスループットが高くなり、従来法と比べるとスループ
ットは約５０％高くなる。その理由は、１つのプラズマ
源を用いて、バイアスと温度により速度制御しているた
めである。

【図面の簡単な説明】

【図１】図１は、本発明に係るレジスト除去工程を順に
示した概略断面図であり、図１(A)はレジストを塗布し
イオン注入して表面硬化層４が形成された状態を示すも
のであり、図１(B)は表面硬化層４が除去された状態、
図１(C) は非硬化層３が除去された状態をそれぞれ示す
図である。

【図２】図２は、本発明に係るレジスト除去方法に於い
て、半導体基板１の温度制御手段として、上下可動ピン
を用いた場合のレジスト除去工程を順に示した概略断面
図であって、図２（Ａ）〜図２（Ｃ）は、図１（Ａ）〜
図１（Ｃ）にそれぞれ対応した図を示すものである。

【図３】図３は、酸素とフッ素系との混合ガスにより表
面硬化層を除去する従来法のレジスト除去工程を工程順
に示した概略断面図であって、図３（Ａ）〜図３（Ｃ）
は、図１（Ａ）〜図１（Ｃ）にそれぞれ対応した図を示
すものである。

【図４】図４は、H2プラズマを用いたRIEにより表面硬
化層を除去する従来法のレジスト除去工程を工程順に示
した概略断面図であって、図４（Ａ）〜図４（Ｃ）は、
図１（Ａ）〜図１（Ｃ）にそれぞれ対応した図を示すも
のである。

【図５】図５は、通常アッシング後フッ素ラジカル（F
*）によりポッピング残渣を除去する従来法のレジスト
除去工程を工程順に示した概略断面図であって、図５
（Ａ）〜図５（Ｃ）は、図１（Ａ）〜図１（Ｃ）にそれ
ぞれ対応した図を示すものである。

【図６】図６は、本発明に係るレジスト除去工程を示し
たフローチャートである。

【図７】図７は、本発明に関し、イオンに負のバイアス
を印加する状態で使用されるレジスト除去装置の一具体
例の構成を示す側面図である。

【図８】図８は、本発明に関し、イオンに負のバイアス
を印加しない状態で使用されるレジスト除去装置の一具
体例の構成を示す側面図である。

【符号の説明】

１…半導体基板、シリコンウエハ ２…フォトレジスト ３…非硬化層 ４…表面硬化層 ５… As+ ６…酸素イオン １０…酸素ラジカル １２…酸素ラジカル、フッ素ラジカル １３…酸素ラジカル、窒素ラジカル １４…窒素イオン、水素イオン １５…レジスト残渣 ２０…レジスト除去装置 ２１…密閉処理空間部 ２２…コイル ２３…高周波電流源 ２４…イオン ２５…ヒーター内蔵半導体基板支持部及び電極 ２６…負のバイアス印加手段 ２７…ランプ、発熱体 ２８…半導体基板支持部 ３０…温度制御装置 ３１…直流電源 ３２…上下可動ピン

フロントページの続き (56)参考文献 特開 平８−69896（ＪＰ，Ａ) 特開 平８−88216（ＪＰ，Ａ) 特開 平６−349786（ＪＰ，Ａ) 特開 平２−183524（ＪＰ，Ａ) 特開 平３−219620（ＪＰ，Ａ) 特開 平９−162173（ＪＰ，Ａ) 特開 平４−176121（ＪＰ，Ａ) 特開 平８−236533（ＪＰ，Ａ) 特開 平５−175172（ＪＰ，Ａ) 特開 平１−124217（ＪＰ，Ａ)

Claims (1)

(57)【特許請求の範囲】
1. 【請求項１】 半導体装置の製造工程でのレジスト除去
   方法において、イオン注入によりその表面層が硬化した
   レジストの表面硬化層部分を低温イオン衝撃処理工程を
   介したアッシング方法により除去する第１の工程は、 前記半導体装置を構成する基板の温度を１００℃以下の
   低温に維持する工程と、 フッ素ガスを含まず、酸素ガス、酸素と窒素との混合ガ
   ス、アルゴン、及びヘリウムから選択された一つのガス
   であるイオン発生用ガスを使用するイオン発生工程と、 該イオン発生工程において発生されたイオンを、前記基
   板の下方部に配置され負の電圧が印加される電極手段の
   電界により、加速度を与え前記基板の表面に衝突するダ
   ウンフロープラズマ処理工程とを含み、 第２の工程は、前記第１の工程の後、前記レジストから
   前記表面硬化層が除去された残りのレジストである非硬
   化層を、前記負の電圧が印加されるバイアス処理を行わ
   ずに、前記基板の温度を１２０℃以上の高温に制御する
   高温ダウンフロープラズマ処理工程により除去する第２
   の工程を有し、 前記第１の工程と前記第２の工程で、フッ素を含まない
   同一の前記イオンが使用され、１つの装置内で前記第１
   の工程及び前記第２の工程が実行されることを特徴とす
   るレジスト除去方法。