KR100570205B1 - 반도체 소자의 감광막 제거방법 - Google Patents

반도체 소자의 감광막 제거방법 Download PDF

Info

Publication number
KR100570205B1
KR100570205B1 KR1020010080864A KR20010080864A KR100570205B1 KR 100570205 B1 KR100570205 B1 KR 100570205B1 KR 1020010080864 A KR1020010080864 A KR 1020010080864A KR 20010080864 A KR20010080864 A KR 20010080864A KR 100570205 B1 KR100570205 B1 KR 100570205B1
Authority
KR
South Korea
Prior art keywords
photoresist
film
semiconductor device
photoresist pattern
photosensitive film
Prior art date
Application number
KR1020010080864A
Other languages
English (en)
Other versions
KR20030050434A (ko
Inventor
박진호
최봉호
조용태
김준동
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020010080864A priority Critical patent/KR100570205B1/ko
Publication of KR20030050434A publication Critical patent/KR20030050434A/ko
Application granted granted Critical
Publication of KR100570205B1 publication Critical patent/KR100570205B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/26—Processing photosensitive materials; Apparatus therefor
    • G03F7/42—Stripping or agents therefor
    • G03F7/427—Stripping or agents therefor using plasma means only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/266—Bombardment with radiation with high-energy radiation producing ion implantation using masks

Abstract

본 발명은 이온주입에 의해 표면층이 경화된 감광막을 제거하기 위한 방법에 관한 것으로, 특히 다운스트림 방식에 의해 감광막 제거 시, 저온에서 감광막 제거속도를 다단계로 나누어 제거함으로써, 감광막의 포핑(Popping) 현상을 억제하도록 하여 반도체 소자의 특성, 신뢰성을 향상시키고 그에 따른 반도체 소자의 고집적화를 가능하게 하는 기술이다.
감광막, 포핑현상, 다운스트림

Description

반도체 소자의 감광막 제거방법{Method for removing the photoresist of semiconductor device}
도 1은 종래 반도체소자의 감광막 제거방법에 의해 감광막을 제거 시, 발생되는 문제점을 나타낸 사진이다.
도 2a 내지 도 2b는 본 발명의 실시예에 따른 반도체소자의 감광막 제거방법을 설명하기 위해 순차적으로 나타낸 단면도이다.
도 3은 본 발명의 실시예에 따른 반도체소자의 감광막 제거방법에 의해 감광막이 제거된 형상을 나타낸 사진이다.
도 4a 내지 도 4c는 본 발명의 또 다른 실시예에 따른 반도체소자의 감광막 제거방법을 설명하기 위해 순차적으로 나타낸 단면도이다.
-- 도면의 주요부분에 대한 부호의 설명 --
100 : 반도체 기판 110 : 층간절연막
120 : 감광막 패턴
본 발명은 이온주입에 의해 표면층이 경화된 감광막을 제거하기 위한 방법에 관한 것으로, 특히 다운스트림(Down Streem) 방식에 의해 감광막 제거 시, 저온에서 감광막 제거속도를 다단계로 나누어 제거함으로써, 감광막의 포핑(Popping) 현상을 억제하도록 하는 것을 특징으로 하는 반도체 소자의 감광막 제거방법에 관한 것이다.
반도체 장치의 제조에 있어서, 건식 에칭이나 이온 주입시에는 마스크로 감광막이 사용되고 있다. 이 감광막은 빈번하게 박리되고 제거된다.
최근의 반도체 제조는 습식 공정이 건식 공정으로 진행되고 있고, 감광막의 제거에 있어서도 산소 플라즈마를 사용하는 애싱(ashing)이 주로 사용되는 경향이다.
도 1은 종래 반도체소자의 감광막 제거방법에 의해 감광막을 제거 시, 발생되는 문제점을 나타낸 사진이다.
일반적으로, 반도체기판 상에 층간절연막을 증착하고 감광막을 도포한 후, 노광 및 현상 공정이 진행되어 감광막 패턴을 형성하였다.
그리고, 상기 감광막 패턴을 마스크로 이온주입 또는 식각공정을 진행한 후, 다운스트림 방식의 장비에서 산소플라즈마를 사용하여 산소플라즈마와 감광막을 210℃ 이상의 온도에서 반응시킴으로써 감광막을 제거하였다.
이때, 상기 감광막은 탄소와 수소의 연결로 이루어진 중합체로써 고온에서 산소플라즈마와 빠르게 반응하여 25kÅ/min 이상의 속도로 제거된다.
그런데, 도 1에 도시된 바와 같이, 상기와 같은 방법에 의해 감광막을 제거 시, 두께가 높은 감광막은 감광막의 내부가 산소플라즈마와 반응되기 전에 고온을 견디지 못해 중합체의 연결이 끊어져서 감광막 표면으로 분출되는 포핑(Popping) 현상이 발생되는 문제점이 있었다.
그 결과, 상기 분출된 감광막의 잔류물로 인하여 제거장비의 다운율(down rate)이 증가되는 문제점이 있었다.
본 발명은 상기와 같은 문제점을 해결하기 위해 안출된 것으로, 본 발명의 목적은 다운스트림 방식에 의해 감광막 제거 시, 저온에서 감광막 제거속도를 다단계로 나누어 제거함으로써, 감광막의 포핑 현상을 억제하도록 하여 반도체 소자의 특성, 신뢰성을 향상시키도록 하는 것이 목적이다.
상기 목적을 달성하기 위하여, 본 발명은 반도체기판 상에 층간절연막을 증착하고 감광막을 도포한 후 노광 및 현상 공정이 진행되어 감광막 패턴을 형성하는 단계와, 상기 감광막 패턴을 마스크로 이온주입 진행하는 단계와, 상기 감광막 패턴을 마이크로웨이브 플라즈마를 사용하여 다운스트림 방식으로 감광막과 플라즈마 를 반응시켜 제거하는 단계를 포함하여 이루어진 것을 특징으로 하는 반도체소자의 감광막 제거방법에 관한 것이다.
바람직하게, 본 발명은 상기 감광막 패턴 제거 시, 산소 플라즈마 8000sccm 이상과 질소 900sccm 이상을 사용하여 감광막 제거속도가 10kÅ/min ~ 20kÅ/min로 유지되도록 하는 것을 특징한다.
바람직하게, 본 발명은 상기 감광막 패턴 제거 시, 공정온도를 저온인 150℃에서부터 시작하여 180℃로 상승시키면서 제거하며, 이때, 공정온도 150℃에서는 감광막 두께의 100% 타겟으로 제거시간을 설정하고, 공정온도 180℃에서는 감광막 두께의 200% 타겟으로 제거시간을 설정하여 제거하는 것을 특징으로 한다.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예에 대해 상세히 설명하고자 한다.
도 2a 내지 도 2b는 본 발명의 실시예에 따른 반도체소자의 감광막 제거방법을 설명하기 위해 순차적으로 나타낸 단면도이며, 도 3은 본 발명의 실시예에 따른 반도체소자의 감광막 제거방법에 의해 감광막이 제거된 형상을 나타낸 사진이다.
도 2a에 도시된 바와 같이, 반도체기판(100) 상에 층간절연막(110)을 증착하고, 감광막을 도포한 후 노광 및 현상 공정이 진행하여 감광막 패턴(120)을 형성한다.
이때, 상기 감광막 패턴(120)은 탄소와 수소의 연결로 이루어진 중합체이다.
이어서, 도 2b에 도시된 바와 같이, 상기 감광막 패턴(미도시함)을 마스크로 층간절연막(110)에 이온주입 진행한 후, 감광막 패턴을 마이크로웨이브 플라즈마를 사용하여 다운스트림 방식으로 감광막과 플라즈마를 반응시켜 제거한다.
상기 감광막 패턴 제거 시, 산소 플라즈마 8000sccm 이상과 질소 900sccm 이상을 사용하여 공정온도를 저온인 150℃에서부터 시작하여 180℃로 상승시키면서 감광막 제거속도가 10kÅ/min ~ 20kÅ/min로 유지되게 하여 제거한다.
이때, 상기 공정온도가 150℃일 경우 제거속도는 약 10kÅ/min 이며, 180℃일 경우 제거속도는 20kÅ/min이므로, 이를 기준으로 공정온도 150℃에서는 감광막 두께의 100% 타겟으로 제거시간을 설정하고, 공정온도 180℃에서는 감광막 두께의 200% 타겟으로 제거시간을 설정하여 감광막 패턴을 완전하게 제거한다.
그 결과, 도 3에 도시된 바와 같이, 감광막의 두께가 높더라도 감광막 표면으로 분출되는 포핑현상 없이 제거된다.
도 4a 내지 도 4c는 본 발명의 또 다른 실시예에 따른 반도체소자의 감광막 제거방법을 설명하기 위해 순차적으로 나타낸 단면도이다.
도 4a에 도시된 바와 같이, 반도체기판(200) 상에 층간절연막(210)을 증착하고, 감광막을 도포한 후 노광 및 현상 공정이 진행하여 감광막 패턴(220)을 형성한다.
이때, 상기 감광막 패턴(220)은 탄소와 수소의 연결로 이루어진 중합체이다.
이어서, 도 4b에 도시된 바와 같이, 상기 감광막 패턴(220)을 마스크로 식각공정을 진행하여 층간절연막(210)을 식각하여 콘택홀(230)을 형성한다.
그리고, 도 4c에 도시된 바와 같이, 상가 감광막 패턴(미도시함)을 마이크로웨이브 플라즈마를 사용하여 다운스트림 방식으로 감광막과 플라즈마를 반응시켜 제거한다.
상기 감광막 패턴 제거 시, 산소 플라즈마 8000sccm 이상과 질소 900sccm 이상을 사용하여 공정온도를 저온인 150℃에서부터 시작하여 180℃로 상승시키면서 감광막 제거속도가 10kÅ/min ~ 20kÅ/min로 유지되게 하여 제거한다.
이때, 상기 공정온도가 150℃일 경우 제거속도는 약 10kÅ/min 이며, 180℃일 경우 제거속도는 20kÅ/min이므로, 이를 기준으로 공정온도 150℃에서는 감광막 두께의 100% 타겟으로 제거시간을 설정하고, 공정온도 180℃에서는 감광막 두께의 200% 타겟으로 제거시간을 설정하여 감광막 패턴을 완전하게 제거한다.
따라서, 상기한 바와 같이, 본 발명에 따른 반도체소자의 감광막 제거방법을 이용하게 되면, 이온주입에 의해 표면층이 경화된 감광막을 제거하기 위한 방법에 관한 것으로, 특히 다운스트림 방식에 의해 감광막 제거 시, 저온에서 감광막 제거속도를 다단계로 나누어 제거함으로써, 감광막의 포핑 현상을 억제하도록 하여 반도체 소자의 특성, 신뢰성을 향상시키는 효과가 있다.
또한, 그 결과, 상기 분출된 감광막의 잔류물로 인한 제거장비의 다운율 (down rate)을 감소시키는 효과가 있다.

Claims (4)

  1. 반도체기판 상에 층간절연막을 증착하고 감광막을 도포한 후, 노광 및 현상 공정이 진행되어 감광막 패턴을 형성하는 단계와;
    상기 감광막 패턴을 마스크로 이온주입 진행하는 단계와;
    상기 감광막 패턴을 마이크로웨이브 플라즈마를 사용하여 다운스트림 방식으로 감광막과 플라즈마를 반응시켜 제거하는 단계를 포함하여 이루어지되,
    상기 감광막 패턴 제거는 산소 플라즈마 8000sccm 이상과 질소 900sccm 이상을 사용하여 감광막 제거속도가 10kÅ/min ~ 20kÅ/min로 유지되도록 하는 것을 특징으로 하는 반도체소자의 감광막 제거방법.
  2. 삭제
  3. 제 1항에 있어서, 상기 감광막 패턴 제거 시, 150℃에서부터 시작하여 180℃로 공정온도를 상승시키면서 제거하는 것을 특징으로 하는 반도체소자의 감광막 제거방법.
  4. 제 3항에 있어서, 상기 감광막 패턴 제거 시, 공정온도 150℃에서는 감광막 두께의 100% 타겟으로 제거시간을 설정하고, 공정온도 180℃에서는 감광막 두께의 200% 타겟으로 제거시간을 설정하여 제거하는 것을 특징으로 하는 반도체소자의 감광막 제거방법.
KR1020010080864A 2001-12-18 2001-12-18 반도체 소자의 감광막 제거방법 KR100570205B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020010080864A KR100570205B1 (ko) 2001-12-18 2001-12-18 반도체 소자의 감광막 제거방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020010080864A KR100570205B1 (ko) 2001-12-18 2001-12-18 반도체 소자의 감광막 제거방법

Publications (2)

Publication Number Publication Date
KR20030050434A KR20030050434A (ko) 2003-06-25
KR100570205B1 true KR100570205B1 (ko) 2006-04-12

Family

ID=29576163

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020010080864A KR100570205B1 (ko) 2001-12-18 2001-12-18 반도체 소자의 감광막 제거방법

Country Status (1)

Country Link
KR (1) KR100570205B1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100979114B1 (ko) * 2006-11-29 2010-08-31 주식회사 하이닉스반도체 반도체 소자 제조방법
KR100902616B1 (ko) * 2007-08-21 2009-06-11 세메스 주식회사 기판 처리 방법
KR100971411B1 (ko) * 2008-05-21 2010-07-21 주식회사 하이닉스반도체 반도체 장치의 수직 채널 트랜지스터 형성 방법

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980041995A (ko) * 1996-11-01 1998-08-17 가네꼬히사시 경화층을 갖는 레지스트막을 제거하기 위한 방법 및 장치
KR19990029149A (ko) * 1997-09-19 1999-04-26 아끼구사 나오유끼 애싱방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980041995A (ko) * 1996-11-01 1998-08-17 가네꼬히사시 경화층을 갖는 레지스트막을 제거하기 위한 방법 및 장치
KR19990029149A (ko) * 1997-09-19 1999-04-26 아끼구사 나오유끼 애싱방법

Also Published As

Publication number Publication date
KR20030050434A (ko) 2003-06-25

Similar Documents

Publication Publication Date Title
KR100258875B1 (ko) 다층배선용 비아형성방법
KR100570205B1 (ko) 반도체 소자의 감광막 제거방법
KR100705231B1 (ko) 반도체 소자의 제조 방법
KR100814409B1 (ko) 애싱 방법 및 이를 수행하기 위한 장치
KR20050003758A (ko) 반도체 소자의 얕은 트랜치 소자분리막 형성방법
KR100226793B1 (ko) 반도체 소자의 제조방법
KR100282416B1 (ko) 반도체소자의제조방법
KR100439844B1 (ko) 반도체 소자의 금속배선 형성 후의 감광막 제거방법
KR20020048610A (ko) 반도체소자의 감광막 제거 방법
US7892723B2 (en) Method for forming patterned photoresist layer
KR100800165B1 (ko) 반도체 소자의 제조방법
KR100652285B1 (ko) 포토레지스트 잔여물 제거 방법
KR100195245B1 (ko) 반도체 장치의 콘택홀 형성방법
KR100217904B1 (ko) 레지스트 제거 방법
KR100365756B1 (ko) 반도체소자의콘택홀형성방법
KR100241538B1 (ko) 반도체 소자의 비아홀 형성방법
KR100847829B1 (ko) 반도체 소자 형성 방법
KR20020007589A (ko) Ｃｆ４가스를 이용한 에싱 방법
KR100687418B1 (ko) 반도체 소자 제조방법
KR19980054502A (ko) 포토레지스트 패턴 제거방법
JP2005166887A (ja) 半導体装置の製造方法及び半導体製造装置
KR19980056995A (ko) 반도체 장치의 금속배선 형성방법
KR19980050431A (ko) 반도체 장치 제조 방법
KR20050064446A (ko) 포토레지스트 제거방법
JPH065563A (ja) レジストのアッシング方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110325

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee