KR19980041995A - 경화층을 갖는 레지스트막을 제거하기 위한 방법 및 장치 - Google Patents

경화층을 갖는 레지스트막을 제거하기 위한 방법 및 장치 Download PDF

Info

Publication number
KR19980041995A
KR19980041995A KR1019970057008A KR19970057008A KR19980041995A KR 19980041995 A KR19980041995 A KR 19980041995A KR 1019970057008 A KR1019970057008 A KR 1019970057008A KR 19970057008 A KR19970057008 A KR 19970057008A KR 19980041995 A KR19980041995 A KR 19980041995A
Authority
KR
South Korea
Prior art keywords
semiconductor substrate
resist film
cured layer
ions
temperature
Prior art date
Application number
KR1019970057008A
Other languages
English (en)
Inventor
오구리사찌꼬
Original Assignee
가네꼬히사시
닛본덴기가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가네꼬히사시, 닛본덴기가부시끼가이샤 filed Critical 가네꼬히사시
Publication of KR19980041995A publication Critical patent/KR19980041995A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H01L21/31133—Etching organic layers by chemical means
    • H01L21/31138—Etching organic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/26—Processing photosensitive materials; Apparatus therefor
    • G03F7/42—Stripping or agents therefor

Abstract

레지스트막이 반도체 기판상에 형성되어 있고, 이온 주입에 의해 이 레지스트막의 표면에 경화층이 형성된다. 먼저, 산소 이온들은 전극상에 위치한 반도체 기판이, 예컨대 120℃ 이하의 온도로 유지되는 동안 이온 발생기에 의해 발생된다. 다음, 전압이 이온 발생기로부터 반도체 기판쪽으로 작용하는 소정의 전계를 발생시키기 위해 전극에 인가되어 이온들에 소정의 바이어스를 인가한다. 저온 이온 충돌이 산소 이온들을 사용해 레지스트막상에서 실행됨으로, 경화층이 제거된다. 그 다음, 잔류 레지스트막은 다운 플로우 플라즈마 처리에 의해 제거된다.

Description

경화층을 갖는 레지스트막을 제거하기 위한 방법 및 장치
본 발명은 고도우즈량 이온 주입에 의해 표면층이 경화된 레지스트막을 제거하기 위한 방법과 장치에 관한 것으로, 특히 포핑(popping)의 발생을 억제할 수 있는 경화층을 갖는 레지스트막을 제거하기 위한 방법과 장치에 관한 것이다.
반도체 장치의 제조에 있어서, 건식 에칭이나 이온 주입시에는 마스크로서 포토레지스트막이 사용되고 있다. 이 포토레지스트막은 빈번하게 박리되고 제거된다. 최근의 반도체 제조는 습식 공정이 건식 공정으로 이행하고 있고, 레지스트막의 제거에 있어서도 산소 플라즈마를 사용하는 애싱(ashing)이 주로 사용되는 경향이다.
애싱으로서 레지스트막을 박리하거나 제거하데 있어서, 통상의 건식 에칭에 사용되는 레지스트막은 비교적으로 쉽게 박리된다. 고도우즈량 이온들을 주입하는 단계에서 마스크로서 사용된 레지스트막이 그 표면에 형성된 경화층을 갖고 있기 때문에, 경화층은 통상의 제거 기술로서는 쉽게 제거될 수 없다. 이로써, 레지스트막의 제거가 더 느려졌다.
더욱이, 경화층이 표면에 형성되어 잇는 레지스트막에 열이 가해졌을 때, 포핑이 발생한다. “포핑”은 레지스트막의 표면에서 경화층이 튀겨져서, 웨어퍼상에 레지스트막의 잔유물이 넓은 범위로 흩어지는 현상이다. 포핑은 경화층 외의 다른 영역에서 레지스트막에 함유하는 잔류 용매의 범핑(bumping)에 기인하는 것으로 고려되고 있다. 포핑이 발생하면, 레지스트막의 흩어진 잔유물(포핑 잔유물)이 반도체 장치 또는 반도체 장치가 위치한 챔버의 내벽상에 고착되어 반도체 장치의 품질과 성능을 저하시킨다. 포핑이 발생하면, 레지스트막의 잔유물을 처리하는 것이 필요하다. 이는 반도체 장치의 제조를 까다롭게 한다. 즉, 포핑 잔유물이 반도체 장치의 수율을 현저하게 감소시키기 때문에, 애싱 공정에서 포핑의 발생을 억제하거나 포핑 잔유물을 완전하게 제거하는 것이 필요하다.
상술한 바로부터 명확히 알 수 있듯이, 이온 주입에 의해 형성된 경화층을 레지스트막 표면에서 제거하는 것은 레지스트막의 제거 속도를 떨어뜨린다. 통상의 애싱 공정에서 행하여진 것처럼 제거 속도를 증가시키기 위해 레지스트막의 온도를 상승시키면 포핑이 발생한다.
일본 특허 공보 제93-275326호는 통상의 애싱과 달리 포핑의 발생을 막기 위해 구성된 레지스트를 애싱하기 위한 방법을 개시하고 있다. 이후, 이 애싱 방법을 제1 종래의 기술이라고 부른다. 도 1a∼도 1c는 제1 종래의 기술에 따라 레지스트를 애싱하기 위한 방법을 단계적으로 도시하는 단면도이다. 도 1a에 도시된 바와 같이, 절연 산화막(도시하지 않음)이 반도체 기판(1)상에 형성되고, 절연 산화막상에 레지스트막(2)이 형성된다. 먼저, 고도우즈량인 소정의 이온들(5)이 반도체 기판(1)에 주입되면, 레지스트막(2) 표면에 경화층(4)이 형성된다. 즉, 경화층(4)과 비경화층(3)으로 이루어지는 레지스트막(2)이 형성된다.
다음에는, 도 1b에 도시된 바와 같이, 불소계 가스와 산소 가스로 이루어지는 혼합 가스의 플라즈마(12)를 사용하여 애싱을 실행한다. 이때, 경화층(4)의 활성 에너지는 불소계 가스로 이루어지는 불소 라디컬(radicals)에 의해 감소된다. 이것은 레지스트막(2)의 경화층(4)을 제거하기 위한 애싱 속도를 증가시킨다.
그 후, 도 1c에 도시된 바와 같이, 레지스트막(2)의 비경화층(3)을 제거하기 위해 산소 플라즈마(13)를 이용해 애싱을 수행한다. 이 단계에서는 산소 가스만이 사용되기 때문에, 기저층(절연 산화막)의 에칭은 억제된다.
일본 특허 제97-48418호는 다운스트림 애싱 공정을 사용해 레지스트막을 제거할 수 있는 애싱 방법을 개시하고 있다. 이후, 이 애싱 방법은 제2 종래의 기술이라고 불릴 것이다. 도 2a 내지 도 2c는 제2 종래의 기술에 따른 애싱 방법을 단계적으로 도시하는 단면도이다. 상세한 설명의 중복을 피하기 위해, 도 1a 내지 도 1c에 도시된 제1 종래 기술의 구성 요소에 대응하는 도 2a 내지 도 2c에 도시된 제2 종래 기술의 구성 요소에는 같은 참조 부호가 붙여진다. 도 2a에 도시된 바와 같이, 고도우즈량인 소정의 이온(5)이 주입됨으로써 경화층(4)과 비경화층(3)이 반도체 기판(1)상에 형성된다.
다음에는, 산소를 함유하지 않은 수소 함유 가스(14)를 사용해 레지스트막(2)의 경화층(4)상에서 애싱이 실행된다. 그 결과, 경화층(4)에서 레지스트막을 구성하는 요소들과 도우펀트의 화학적 결합은 수소 함유 가스(14)로 이루어지는 H2플라즈마 내의 활성종(active seed)에 의해 파괴된다. 이 활성종은 도우펀트에 결합되어 휘발성 수소화물이 생성되므로써 경화층(4)이 제거된다.
이후, 레지스트막(2)의 비경화층(3)은, 도 2c에 도시된 바와 같이, 4불화 탄소를 함유하는 산소 가스(10)를 사용하는 다운스트림 애싱 또는 습식 분리에 의해 제거된다.
상기로부터 명확해지는 바와 같이 제1 및 제2 종래의 기술에 따르면, 애싱을 두단계로 실행하여 기저층(절연 산화막)을 에칭하지 않고 경화층(4)을 효과적으로 제거할 수 있다.
일본 특허 공개 제94-104223호는 레지스트의 제거 방법을 개시한다. 이후, 이 제거 방법은 제3 종래의 기술이라 불릴 것이다. 도 3a 내지 도 3c는 제3 종래의 기술에 따른 레지스트의 제거 방법을 단계적으로 도시하는 단면도이다. 상세한 설명의 중복을 피하기 위해, 도 1a 내지 도 1c에 도시된 제1 종래의 기술의 구성 요소에 대응하는 도 3a 내지 도 3c에 도시된 제3 종래의 기술의 구성 요소에는 같은 참조 번호가 붙여진다.
도 3a에 도시된 바와 같이, 인과 같은 고도우즈량의 이온(5)이 레지스트막(2)에 주입됨으로써, 경화층(4)과 비경화층(3)이 반도체 기판(1)상에 형성된다.
다음에, 도 3b에 도시된 바와 같이 산소 가스와 질소 가스의 혼합 가스(16)를 사용해 레지스트막(2)의 애싱이 실행된다. 이 때 포핑이 발생함으로써, 포핑 잔유물이 반도체 기판(1)상에 고착된다.
이후, 도 3c에 도시된 바와 같이 O2가스와 SF6가스의 혼합 가스(17)를 사용하여 플라즈마 처리가 실행된다. 플라즈마에서 생성된 불소 잔유량은 불화 탄소 화합물이 아닌 SF6가스를 사용해 제어될 수 있다. 그러므로, 이 플라즈마 처리는 포핑 잔유물(15)에 함유된 도우펀트의 산화물을 불소 라디컬에 의해 분해하여, 제거한다.
제3 종래의 기술에 따르면, 통상의 애싱 공정으로 생성된 포핑 잔유물을 분해하여 제거한다. 그러므로, 포핑 잔유물(15)이 완전히 제거됨으로써 반도체 장치의 품질과 성능의 저하를 막는다.
그러나, 제1 내지 제3 종래의 기술은 다음의 결점을 갖는다. 경화층(4)의 제거 후 불소계 가스의 공급을 금지하거나, 불소계 가스를 사용하는 제1 내지 제3 종래의 기술에 따라 SF6가스를 사용해 불소 라디컬이 과도하게 많아지는 것을 방지하지만, 상기 방법은 불소계 가스가 기저층을 손상시키는 것을 완전히 방지할 수 없다. 다시 말해, 이들 두 종래의 기술은, 불소 라디컬이 경화층(4)을 효과적으로 제거하지만 반도체 기판(1)의 표면상에 형성된 절연 산화막을 또한 에칭한다는 문제를 갖고 있다.
제2 종래의 기술이 반응 건식 에칭(RIE)과 다운스트림 애싱을 조합해 사용하기 때문에, RIE 시스템과 애싱 시스템을 둘다 요구된다. 이것은 비용을 증가시키고, 수율을 떨어뜨린다.
따라서, 본 발명의 목적은 레지스트막에 고도우즈량 이온 주입하여 상기 레지스트막 표면에 경화층을 형성할 때에도 기저층을 손상시키지 않고 저 비용으로 포핑의 발생을 막을 수 있는 경화층을 갖는 레지스트막을 제거하기 위한 방법과 장치를 제공하는 것이다.
본 발명에 따른 경화층을 갖는 레지스트막을 제거하기 위한 방법은, 반도체 기판상에 형성된 레지스트막의 표면에서 경화층을 제거하는 단계를 포함한다. 음으로 대전된 반도체 기판의 표면이 120℃ 이하로 유지되고, 양으로 대전된 이온들이 반도체 기판의 표면상에 뿌려지는 저온 이온 충격으로 경화층을 제거한다. 이 경화층은 레지스트막에서 이온 주입에 의해 형성된다. 저온 이온 충격은 반도체 기판을 120℃ 이하의 온도로 유지하는 단계와, 레지스트막상에 충돌될 이온을 발생하는 단계 및, 이온에 바이어스를 인가하는 단계를 포함한다. 이온에 바이어스가 인가되면 이온이 상기 레지스트막의 표면상에 뿌려지게 되어 경화층이 제거된다. 또한, 사용될 이온들은 산소 가스, 산소 가스와 질소 가스의 혼합 가스, 아르곤 가스 및, 헬륨 가스중에서 선택된 한 종류의 가스로 제조될 수 있다.
본 발명에 따른 경화층을 갖는 레지스트막의 제거 방법은, 경화층을 제거하는 단계 후에는, 잔여 이온들에 바이어스가 인가되지 않는 다운 플로우 플라즈마 처리로 잔여 레지스트막을 제거하는 단계를 포함할 수 있다. 반도체 기판의 온도가 저온 이온 충돌에서의 반도체 기판의 온도보다 더 높은 온도로 유지되는 것이 바람직하다.
본 발명에 따른 경화층을 갖는 레지스트막을 제거하기 위한 장치는, 밀폐된 챔버와, 이 밀폐된 챔버 내에 이온을 발생시키기 위한 이온 발생기, 반도체 기판의 표면이 음으로 대전되게, 양으로 대전된 이온들에 바이어스를 인가하기 위한 바이어스 인가 장치 및 반도체 기판의 온도를 제어하기 위한 온도 제어기를 포함한다. 반도체 기판은 밀폐된 챔버 내에 위치한다. 바이어스 인가 장치는 반도체 기판상에서 레지스트막쪽으로 이온을 가속시키는 전계를 형성할 수 있다. 또한, 온도 제어기는 반도체 기판을 가열하기 위한 가열원을 가질 수 있다. 더욱이, 온도 제어기는 반도체 기판과 가열원 사이의 거리를 조정하기 위한 거리 조정기를 갖을 수 있다.
본 발명에 따르면, 반도체 기판상의 레지스트막 표면이 이온 주입에 의해 경화되어, 경화층이 형성되면, 이 경화층은 저온 이온 충돌에 의해 제거된다. 이때, 양으로 대전된 이온들이 경화층을 때림으로써 상기 이온에 의해 휘발성 수소화물이 발생하여 경화층에서의 화학적 결합이 효과적으로 파괴된다. 이것은 쉽게 경화층을 제거할 수 있게 한다. 불소 이온들처럼 고활성을 갖는 이온이 경화층을 제거하는 단계에서 사용되면, 층간 절연막 등과 같이 반도체 기판의 표면상에 형성된 막이 손상될 수 있다. 반도체 기판의 온도가 고활성을 갖는 이온을 사용하지 않고 경화층을 제거하기 위해 상승되면 포핑이 발생한다. 포핑은 반도체 장치의 품질과 성능을 저하시키고, 반도체 장치의 수율을 저감시킨다. 본 발명은, 120℃ 이하로 반도체 기판을 유지시키면서 반도체 기판의 음으로 대전된 표면상에 양으로 대전된 이온들이 뿌려지는 저온 이온 충돌을 사용하기 때문에, 고활성 이온을 사용하지 않는 종래의 애싱 공정에서의 반도체 기판의 온도보다 낮은 온도로 경화층을 제거하는 것이 가능하다. 그러므로, 이 방법은 포핑의 발생을 막을 수 있고, 반도체 기판의 표면이 이온에 의해 손상되지 않게 할 수 있어 반도체 장치의 수율을 개선한다.
본 발명에 따르면, 경화층의 제거 후, 잔류 레지스트막은 이온에 바이어스가 인가되지 않는 다운 플로우 플라즈마 처리에 의해 제거될 수 있다. 이 단계에서 경화층이 완전히 제거되기 때문에, 반도체 기판이 저온 이온 충돌에서의 기판 온도보다 더 높은 온도로 유지된다 할지라도, 레지스트막은 포핑을 일으키지 않고 제거될 수 있다.
저온 이온 충돌과 다운 플로우 플라즈마 처리가 본 발명에 따라 동일한 이온들을 사용하여 동일한 챔버 내에서 수행되기 때문에, 경화층과 잔류 레지스트막이 성공적으로 제거될 수 있어 제조 비용의 감소에 기여한다.
도 1a ∼도 1c는 제1 종래의 기술에 따라 레지스트를 애싱하기 위한 방법을 단계적으로 도시하는 단면도.
도 2a∼도 2c는 제2 종래의 기술에 따른 애싱 방법을 단계적으로 도시하는 단면도.
도 3a∼도 3c는 제3 종래의 기술에 따른 레지스트의 제거 방법을 단계적으로 도시하는 단면도.
도 4는 본 발명의 제1 실시예에 따라 경화층을 갖는 레지스트막을 제거하는 방법을 단계적으로 도시하는 단면도.
도 5a∼도 5c는 본 발명의 제2 실시예에 따라 경화층을 갖는 레지스트막을 제거하는 방법을 단계적으로 도시하는 단면도.
도 6은 본 발명을 실시하는 레지스트막의 제거 방법을 나타내는 플로우차트.
도 7은 본 발명의 제1 실시예에 따라 레지스트막을 제거하기 위한 장치의 전형적인 도면.
도 8은 본 발명의 제2 실시예에 따라 레지스트막을 제거하기 위한 장치를 도시하는 전형적인 도면.
도면의 주요 부분에 대한 부호의 설명
1 : 반도체 기판
2 : 레지스트막
3 : 비경화층
4 : 경화층
5 , 6 : 이온
언급된 본 발명의 실시예는 첨부 도면을 참조하여 하기에 상세하게 서술될 것이다. 도 4a 내지 도 4c는 본 발명의 제1 실시예에 따라 경화층을 갖는 레지스트막을 제거하는 방법을 단계적으로 도시하는 단면도이다. 도 4a에 도시된 바와 같이, 절연 산화막(도시하지 않음)이 반도체 기판(1)상에 형성되어 있고, 레지스트막(2)이 이 절연 산화막상에 형성되어 있다. 먼저, 고도우즈량의 비소 이온(As+; 11)이 반도체 기판(1)에 주입되면, 경화층(4)이 상기 레지스트막(2)의 표면에 형성된다. 즉, 경화층(4)과 비경화층(3)으로 이루어지는 레지스트막(2)이 형성된다.
다음에, 레지스트막(2)의 경화층(4)이, 예컨대 도 4b에 도시된 바와 같은 산소 이온(6)을 사용해 저온 이온 충돌에 의해 제거된다. 이 저온 이온 충돌은 다운 플로우 플라즈마 처리의 한 형태이다. 이제, 이 처리가 상세하게 논의될 것이다. 레지스트막(2)을 갖는 반도체 기판(1)은, 예컨대 전원 장치(31)에 연결된 전극(25)상에 위치한다. 이온 발생기(도시되지 않음)는 상기 반도체 기판(1) 위에 제공된다.
레지스트막(2)상에서 저온 이온 충돌을 실행하는데 있어서, 먼저 실리콘 등의 반도체 기판(1)을, 예를 들어 120℃와 같거나 그보다 낮은 온도로 유지되어지면서 산소 이온들(6)을 이온 발생기로 발생시킨다. 다음에, 이온 발생기로부터 반도체 기판(1)쪽으로 작용하는 소정의 전계를 일으키기 위한 전극(25)에 전압이 인가됨으로써 소정의 바이어스가 이온들(6)에 인가된다. 그 결과, 이온들(6)은 레지스트막(2)의 표면과 충돌하기 위해 가속된다. 이에 의해, 상기 레지스트막(2)의 경화층(4)이 제거된다.
이후, 도 4c에 도시된 바와 같이, 비경화층(잔류 레지스트막 ; 3)은, 예컨대 120℃보다 더 낮거나 같은 온도로 반도체 기판(1)을 유지하는 동안 고온 다운 플로우 플라즈마 처리에 의해 제거된다. 구체적으로, 램프열(27)은 반도체 기판(1) 근처에 제공된 가열 램프 등과 같은 가열기(도시하지 않음)에 의해 반도체 기판(1)으로 인가되고, 산소 잔유물(18)은 비경화층(3)상에 충돌한다. 결과적으로, 비경화층(3)이 제거된다.
본 실시예에 따르면, 애싱은 고활성을 갖는 불소 이온들을 사용하지 않고 산소 이온들을 사용해 저온 이온 충돌에 의해 경화층(4)상에서 실행된다. 상기 산소 이온들은 경화층(4)에서 레지스트막(2)을 구성하는 요소와 도우펀트의 화학적 결합을 효과적으로 파괴하여 휘발성 수소화물을 생성한다. 그러므로, 반도체 기판(1 ; 절연 산화막 등)의 표면을 손상시키지 않고 경화층(4)을 효과적으로 제거하는 것이 가능하다. 경화층(4)의 제거 단계는 저온에서 실행되기 때문에, 포핑은 발생하지 않는다. 이것은 반도체 장치의 수율을 개선할 수 있다.
앞서의 설명으로부터 일 수 있듯이, 이온에 바이어스를 인가하므로써 저온에서도 고속으로 경화층(4)을 제거할 수 있다. 바이어스는 제거 단계에서 이온에 바이어스를 인가하면, 반도체 기판은 이온에 의해 손상된다. 그러므로, 비경화층(3)의 애싱을 이온에 의해 바이어스를 인가시키지 않는 고온 다운 플로우 플라즈마를 이용해서 실행한다. 결과적으로, 경화층이 이미 제거되었으므로 포핑이 발생하지 않으며 비경화층(3)을 고속으로 제거할 수 있다. 플라즈마 소스로서 고밀도 플라즈마를 이용하면 비경화층(3)이 고속으로 제거될 수 있다.
비록, 본 실시예에서 저온 이온 충돌에서의 온도가 120℃보다 낮거나 같게 설정되었다 할지라도, 온도를 100℃보다 낮거나 같게 설정하면 포핑 발생의 방지 효과를 더욱 향상시킬 수 있다. 본 실시예에서 산소 이온이 저온 이온 충돌로 발생된다 할지라도, 본 발명은 그런 이온들에 한정되지 않는다. 불소를 함유하지 않으며 비교적으로 큰 질량을 갖고 있으며 이온화 될 수 있는 가스를 어떤 것도 이온 발생기에 인가될 가스로서 이용될 수 있다. 예를 들어, 산소 가스, 산소 가스와 질소 가스의 혼합 가스, 아르곤 가스 및, 헬륨 가스 등과 같은 가스가 사용될 수 있다.
또한, 이온들에 바이어스를 인가하기 위한 조건은 특별히 제한되지 않지만, 사용될 가스의 형태, 레지스트막(2)의 경화층(4)의 두께 및, 이온 발생기에 의한 이온 발생을 위한 조건 등에 따라서 적당한 조건들을 설정할 수 있다. 더욱이, 본 실시예에서는 고온 다운 플로우 플라즈마 처리로 비경화층(3)을 제거하고 있지만, 통상의 다운 플로우 플라즈마 처리도 사용될 수 있다. 고온 다운 플로우 플라즈마 처리를 사용할 경우, 120℃보다 더 높거나 같게 온도를 설정하는 것이 바람직하다.
고온 다운 플로우 플라즈마 처리에서 고온으로 기판(1)을 유지하는 방법은 특별히 제한되지 않는다. 예를 들면, 가열 램프 또는 가열 패널과 같은 가열기는 반도체 기판(1)의 부근에 제공될 수 있다. 고온에 기판(1)을 유지하는 다른 방법으로서, 반도체 기판(1)을 지지하는 지지 부재(도시하지 않음)를 가열하기 위한 가열기가 제공될 수 있다. 더욱이, 반도체 기판(1)의 온도는 가열기에 의해 발생된 열에 의한 설정 온도를 조정하거나, 가열 램프 등을 위한 스위치를 제어함으로써 쉽게 제어될 수 있다.
도 5a 내지 도 5c는 본 발명의 제2 실시예에 따라 경화층을 갖는 레지스트막을 제거하는 방법을 단계적으로 도시하는 단면도이다. 도 5a 내지 도 5c에 도시된 제2 실시예와 도 4a 내지 도 4c에 도시된 제1 실시예는 어떻게 기판의 온도를 제어하느냐만 다르다. 그러므로, 상세한 설명의 중복을 피하기 위해, 도 4a 내지 도 4c에 도시된 제1 실시예의 구성 요소에 대응하는 도 5a 내지 도 5c의 제2 실시예의 구성 요소에는 동일한 참조 부호가 붙여진다. 도 5a에 도시된 바와 같이, 고도우즈량의 비소 이온(11)이 레지스트막(2)에 주입되면 레지스트막(2)의 표면에 경화층(4)이 형성된다.
다음에는, 반도체 기판(1)이 레지스트막 제거 장치(도시되지 않음) 내에 배치되고, 레지스트막(2)의 경화층(4)이 도 5b에 도시된 바와 같이 저온 이온 충돌에 의해 제거된다. 이 때, 핀들(32)은 반도체 기판(1)과 전극(25) 사이에 위치한다. 필요한 만큼 올리거나 내릴 수 있도록 설계된 핀들(32)은 경화층(4)을 제거하는 단계에서 올려진다.
그 후, 도 5c에 도시된 바와 같이, 전극(25)과 기판(1)이 접촉하도록 핀들(32)을 내려서 비경화층(3)을 고온 다운 플로우 플라즈마 처리하여 제거한다.
제2 실시예에 따르면, 경화층(4)을 제거하는 단계에서, 기판(1)으로부터 떨어져 있는 가열기(도시 않됨)에 의해 가열되는 전극(25)을 설정하기 위해 핀(32)을 들어올림으로 기판(1)을 저온으로 유지할 수 있다. 비경화층(3)을 제거하는 단계에서는, 핀들(32)을 하강시켜 전극(25)을 기판(1)과 접촉시키면 기판(1)의 온도가 상승될 수 있다. 핀들(32)의 상승과 하강에 의해 기판(1)의 온도를 조정하거나, 가열 램프 등을 위한 스위치의 ON/OFF 동작을 제어함으로써, 기판(1)의 온도는 기판(1) 근처에 제공된 가열기 등의 설정 온도를 조정하는 것보다 더 확실하게 증가될 수 있다.
이제, 본 발명을 구현하는 레지스트막의 제거 방법이 도 6에 도시된 플로우차트를 참조해서 논의될 것이다. 도 6에 도시된 바와 같이, 먼저 저온 이온 충돌이 레지스트막(2)의 경화층(4)상에서 실행된다(단계 41). 다음에, 잔류하는 경화층(4)이 잔류하고 있는지가 결정된다(단계 42). 어떤 경화층(4)이 존재하면(예), 저온 이온 충돌을 계속하기 위해 흐름이 단계 41로 돌아간다. 잔류된 경화층(4)이 잔류하지 않으면(아니오), 흐름은 다음 단계 43으로 진행한다. 그 후, 고온 다운 플로우 플라즈마 처리가 비경화층상에서 실행된다(단계 43). 그 다음, 어떤 레지스트막(2 ; 비경화층(3))이 잔류하는지가 결정된다(단계 44). 어떤 레지스트막(2)이 잔류하면(예), 고온 다운 플로우 플라즈마 처리를 계속하기 위해 흐름은 단계 43으로 돌아간다. 잔류된 비경화층(3)이 없으면(아니오), 상기 절차는 끝난다.
본 발명에 따르면, 경화층(4)과 비경화층(3)을 완전하게 제거되었는지를 결정하는 방법은 특별히 제한되지 않는다. 예를 들어, 경화층(4)과 비경화층(3)의 두께를 항상 측정하는 방법이 이용될 수 있다. 대안으로, 처리될 반도체 기판(1)의 표면상에 형성된 경화층(4)과 비경화층(3)의 두께는 미리 측정할 수 있고, 경화층(4)과 비경화층(3)의 제거를 위한 시간은 경화층(4)과 비경화층(3)을 제거하는 소정의 속도를 기초로 얻을 수 있으며, 처리 시간은 얻어진 제거 시간에 기초로 하여 모니터할 수 있다. 또한, 상기 결정은 플라즈마 처리에서 스펙트럼 분광자를 통해 또는 육안으로 플라즈마의 색 변화를 분석함으로써 성취될 수 있다. 그러한 방법들중 어떤 것을 사용해도 소정의 동작을 멈추고, 다음 단계로 진행하는 것이 가능하다.
제1과 제2 실시예의 방법으로 레지스트막(2)을 제거할 경우에, 저온 이온 충돌에 있어서 소정의 밀폐된 상태의 공간에서 다운 플로우 플라즈마 처리의 원리를 이용하는 것이 바람직하다. 예를 들어, 잘 알려진 유도-결합 플라즈마 애싱 시스템이 저온 이온 충돌에 사용된다면, 이 시스템은 비경화층(3)을 제거하는 다음 단계에도 또한 사용될 수 있다. 이 방법으로 경화층(4)과 비경화층(3)을 연속적으로 제거할 수 있다.
도 7은 본 발명의 제1 실시예에 따라 레지스트막을 제거하기 위한 장치의 예시적인 도면이다. 도 7은 레지스트막(2)의 경화층(4)을 제거하는 단계를 도시한다. 도 5a 내지 도 5c에 도시된 기판(1), 전극(25) 등은 가스로 채워질 탱크(도시되지 않음)를 구비하는 밀폐된 챔버(21)에 배치된다. 본 실시예에 따르면, 반도체 기판(1)은 지지 부재(28)상에 위치하고, 반도체 기판(1)은 핀들(32)에 의해 상하로 움직인다.
코일(이온 발생기 ; 22)은 기판(1)의 밀폐된 챔버(21)의 바깥에 위치하고, 고주파 전류원(23)이 상기 코일(22)에 접속된다. 그러므로, 고주파 전류가 코일(22)에 인가됨으로서 탱크로부터 분출된 가스는 이온화 될 수 있다. 발생된 이온들(24)에 바이어스를 인가하기 위한 전원 장치(31)는 전극(25)에 접속되어 있고, 전극(25)과 전원 장치(31)가 바이어스 인가 장치(26)를 구성한다. 기판(1)의 온도를 제어하기 위한 온도 제어기(30)는 전극(25)에 연결되어 있다. 이 온도 제어기(30)는 가열 램프(33)를 갖고 있다.
이제, 이렇게 구성된 레지스트막 제거 장치(20)를 사용해 어떻게 레지스트막(2)을 제거하는지에 대해 설명될 것이다. 먼저, 기판(1)이 밀폐된 챔버(21) 내의 지지 부재(28)상에 배치된 후, 챔버(21)의 내부는 소정의 진공 상태로 유지된다. 또한, 이온들(24)을 발생시키기 위한 가스로서 산소 가스가 탱크에 채워진다. 산소 가스 이외에, 산소 가스와 질소 가스의 혼합 가스나 아르곤 가스 또는 헬륨 가스도 잘 사용될 수 있다. 다음에, 가스가 탱크로부터 분출되고, 고주파 전류가 코일(22)로 인가되어 이온들(24)이 발생된다. 이 때, 경화층(24)쪽으로 이온(24)을 가속시키는 방향으로 예를 들어, 100 내지 300W의 바이어스를 이온(24)에 인가시키기 위해 전압이 전극(25)에 인가된다. 핀들(32)을 상승된 위치로 놓아 전극(25)으로부터 기판(1)을 분리하면, 기판(1)의 온도가, 예를 들어, 실온에서 100℃까지의 범위에 있는 온도로 유지된다. 이런 방법으로 저온 이온 충돌이 기판상에서 실행됨으로써 경화층(4)이 제거된다.
다음에, 전극(25)으로의 전압 인가는 중지하고, 처리는 다운 플로우 플라즈마 처리로 전환된다. 이 때, 저온 이온 충돌에서의 온도보다 더 높은 온도, 예를 들어 150℃에서 300℃ 온도 범위로 기판(1)의 온도를 유지하기 위해, 기판(1)이 가열 램프(33)에 더 밀접하게 되도록 핀들(32)을 하강시킨다. 이런 방법으로 다운 플로우 플라즈마 처리가 기판(1)상에서 수행됨으로써 비경화층(3)이 제거된다.
본 실시예에서 핀들(32)의 상승과 하강 및 가열 램프(33)로 기판(1)의 온도를 제어한다 할지라도, 기판(1)의 온도를 제어하는 방법은 본 발명에서 이런 특별한 형태로 한정되는 것은 아니다.
도 8은 본 발명의 제2 실시예에 따른 레지스트막을 제거하기 위한 장치를 예시적으로 도시하는 도면이다. 상세한 설명의 중복을 피하기 위해, 도 8의 구성 요소에 붙여진 참조 번호는 도 7의 대응하는 구성 요소에 붙여진 참조 번호와 동일하다. 도 8은 레지스트막(2)의 비경화층(3)을 제거하는 단계를 나타낸다. 도 8에 도시된 바와 같이, 제2 실시예에 따르면, 전극(25)은 반도체 기판(1)을 가열하기 위한 가열원으로서 작용한다. 그러므로, 기판(1)의 온도는 온도 제어기(30)에 의해 전극(25)의 온도를 제어함으로써 조정될 수 있다.
제1과 제2 실시예에서 이온 발생기로서 코일(22)이 사용되었다 할지라도, 그 장치의 형태는 그것이 탱크에 채워진 가스를 이온화할 수 있는 한 본 발명에서 제한되지 않는다. 전극(25)이 이온들(24)에 바이어스를 인가하기 위한 수단으로서 제공되었다 할지라도, 그 수단의 형태는 기판(1)쪽으로 이온(24)을 가속시키는 방향으로 전계를 인가할 수 있으면 제한되지 않는다.
제1과 제2 실시예에 따르면, 저온 이온 충돌과 다운 플로우 플라즈마 처리는 동일한 가스를 사용하여 동일한 챔버 내에서 수행될 수 있어 경화층(4)과 비경화층(3)을 연속적으로 재거할 수 있다. 그러므로, 비용이 증가하는 일 없이 높은 스루풋으로 레지스트막 제거할 수 있다.
본 발명의 제1 실시예에 따른 방법으로 레지스트막을 제거한 결과가 하기에 구체적으로 논의될 것이다. 레지스트막(2)을 미리 반도체 기판(1)의 표면상에 약 1㎛ 두께로 형성하고, 비소 이온들을 5×1015/cm2의 도우즈량과 60eV로 레지스트막(2)에 주입하여, 도 4a에 도시된 바와 같이, 경화층(4)과 비경화층(3)으로 이루어지는 레지스트막(2)을 형성한다.
다음에, 도 4b에 도시된 바와 같이 유도-결합 플라즈마 애싱 시스템을 사용해 경화층(4)의 애싱을 실행한다. 애싱 조건은 900W의 RF 전력, 200W의 바이어스, 챔버 내에서 1.1Torr의 압력, 3750sccm의 산소 가스(O2)의 흐름율, 및 100℃의 스테이지(전극) 온도이다. 기판(1)의 온도가 100℃이고, 경화층(4)에 대한 스크레핑 속도(scraping speed)는 거의 4㎛/min인 것은 주목되야 한다. 이들 조건 하에서 저온 이온 충돌이 경화층(4)상에서 실행되었다면, 고밀도 플라즈마에 인가된 바이어스 때문에 경화층(4)은 단지 산소 가스만을 사용해 제거할 수 있다.
이후, 도 4c에 도시된 바와 같이, 기판(1)은 저온 이온 충돌에서 사용된 것과 동일한 챔버 내에 배치되면, 공정은 0W의 바이어스로 다운 플로우 플라즈마 처리로 전환되며, 램프열(27)은 가열 램프에 의해 기판(1)으로 인가된다. 이때, 기판(1)의 온도는 150℃로 되고, 경화층(3)에 대한 스크레핑 속도는 대략 3㎛/min이다. 이것은 기판 표면을 손상시키지 않고 비경화층(3)이 제거될 수 있게 해준다.
이제, 본 발명의 제2 실시예에 따른 방법에 의해 레지스트막을 제거한 결과가 구체적으로 논의될 것이다. 레지스트막(2)은 반도체 기판(1)의 표면상에 약 1㎛ 두께로 미리 형성하고, 비소 이온은 60eV와 5×1015/cm2의 도우즈량으로 레지스트막(2)에 주입하여 도 5a에 도시된 바와 같은 경화층(4)과 비경화층(3)으로 이루어지는 레지스트막(2)을 형성한다.
다음에, 도 5b에 도시된 바와 같이, 유도-결합 플라즈마 애싱 시스템을 사용하여 경화층(4)의 애싱을 실행한다. 애싱 조건은 900w의 RF 전력, 200W의 바이어스, 챔버 내에서 1.1Torr의 압력, 3750sccm의 산소 가스(O2)의 흐름율 및, 200℃의 스테이지(전극) 온도이다. 핀들(32)에 의해 기판(1)이 스테이지로부터 떨어져 있음으로 기판(1)의 온도는 80℃로 된다는 것을 주목할 필요가 있다. 경화층(4)을 위한 스크레핑 속도는 대략 4㎛/min이다. 이런 조건들 하에서 경화층(4)상에 저온 이온 충돌을 실행함으로써, 비경화층(3)이 노출되게 경화층(4)을 제거할 수 있다.
이후, 도 5c에 도시된 바와 같이, 기판(1)을 저온 이온 충돌에 사용된 것과 동일한 챔버 내에 배치하고, 공정은 0W의 바이어스로 다운 플로우 처리로 전환되며, 핀들(32)은 히터를 구비하는 스테이지(전극)에 기판(1)이 접촉되도록 하강시킨다. 이후에, 기판(1)의 온도는 200℃로 되고, 비경화층(3)에 대한 스크레핑 속도는 대략 4㎛/min이다. 이것은 기판 표면을 손상시키는 일 없이 비경화층(3)이 제거되게 해준다.
상술로부터 명확해지는 바와 같이, 제2 실시예에 따른 방법의 사용하면, 이온들에 바이어스를 인가함으로써 저온에서도 고비율로 경화층(4)을 제거할 수 있다. 이때, 이온들은 기판(1)을 손상시키지 않을 수준으로 바이어스가 인가되었다. 그러나, 비경화층(3)을 제거하는 단계에서, 바이어스가 상기 이온들에 인가된다면 반도체 기판(1)이 이온들에 의해 손상을 받으므로, 비경화층(3)의 애싱은 이온들에 인가된 바이어스가 없이 고온 다운 플로우 플라즈마를 사용함으로써 수행된다. 결과적으로, 경화층이 이미 제거되어 있어 포핑 발생이 없고, 비경화층(3)이 고비율로 제거될 수 있다. 고밀도 플라즈마가 플라즈마원으로서 사용된다면, 비경화층(3)은 더 높은 비율로 제거될 수 있다.
또한, 제2 실시예에 따른 방법의 사용은 고온 스테이지로부터 열을 직접 받을 수 있어, 비경화층(3)이 램프 열(27)을 공급하는 제1 실시예의 방법에 의해 수행된 것보다 더 높은 비율로 제거될 수 있다.

Claims (18)

  1. 경화층을 갖고 있는 레지스트막을 제거하는 방법에 있어서, 반도체 기판의 표면이 음으로 대전되어 120℃ 이하로 유지되고, 상기 반도체 기판의 상기 표면에 양으로 대전된 이온들이 뿌려지는 저온 이온 충돌로써 상기 반도체 기판에 형성된 표면 경화층을 제거하는 단계를 포함하는 것을 특징으로 하는 경화층을 갖는 레지스트막을 제거하는 방법.
  2. 제1항에 있어서, 상기 경화층은 이온 주입에 의해 상기 레지스트막에 형성되는 것을 특징으로 하는 경화층을 갖는 레지스트막을 제거하는 방법.
  3. 제1항에 있어서, 상기 저온 이온 충돌은 상기 반도체 기판의 온도를 120℃ 이하로 유지하는 단계와,
    상기 레지스트막에 충돌시킬 이온들을 발생하는 단계 및,
    상기 경화층을 제거하기 위해 상기 레지스트막의 상기 표면에 뿌려질 상기 이온들에 바이어스를 인가하는 단계
    를 포함하는 것을 특징으로 하는 경화층을 갖는 레지스트막을 제거하는 방법.
  4. 제3항에 있어서, 상기 바이어스 인가 단계는 상기 이온들에 100 내지 300W의 바이어스를 인가하는 단계를 포함하는 것을 특징으로 하는 경화층을 갖는 레지스트막을 제거하는 방법.
  5. 제1항에 있어서, 상기 이온들이 산소 가스, 산소 가스와 질소 가스의 혼합 가스, 아르곤 가스 및, 헬륨 가스중에서 선택된 어느 한 종류의 가스에 의해 생성되는 것을 특징으로 하는 경화층을 갖는 레지스트막을 제거하는 방법.
  6. 제1항에 있어서, 상기 경화층을 제거하는 상기 단계 후, 상기 경화층의 제거 후에 잔류하는 상기 레지스트막을 바이어스가 상기 이온들에 인가되지 않는 다운 플로우 플라즈마 처리에 의해 제거하는 단계를 더 구비하는 것을 특징으로 하는 경화층을 갖는 레지스트막을 제거하는 방법.
  7. 제6항에 있어서, 상기 다운 플로우 플라즈마 처리는 상기 저온 이온 충돌에서의 상기 반도체 기판의 온도보다 더 높은 온도로 상기 반도체 기판을 유지하면서 수행되는 것을 특징으로 하는 경화층을 갖는 레지스트막을 제거하는 방법.
  8. 제7항에 있어서, 상기 다운 플로우 플라즈마 처리는 120℃ 이상이거나 같은 온도로 상기 반도체 기판을 유지하면서 수행되는 것을 특징으로 하는 경화층을 갖는 레지스트막을 제거하는 방법.
  9. 제8항에 있어서, 상기 다운 플로우 플라즈마 처리는 150℃ 내지 300℃ 사이의 온도로 상기 반도체 기판을 유지하면서 수행되는 것을 특징으로 하는 경화층을 갖는 레지스트막을 제거하는 방법.
  10. 제6항에 있어서, 상기 저온 이온 충돌과 상기 다운 플로우 플라즈마 처리는 이온들을 이용해서 실행되는 것을 특징으로 하는 경화층을 갖는 레지스트막을 제거하는 방법.
  11. 경화층을 갖고 있는 레지스트막을 제거하는 장치에 있어서,
    반도체 기판이 위치할 밀폐된 챔버와,
    상기 밀폐된 챔버 내의 이온들을 발생시키기 위한 이온 발생기.
    상기 반도체 기판의 표면이 음으로 대전되게 양으로 대전된 이온들에 바이어스를 인가하기 위한 바이어스 인가 장치 및,
    상기 반도체 기판의 온도를 제어하기 위한 온도 제어기
    를 포함하는 것을 특징으로 하는 경화층을 갖는 레지스트막을 제거하는 장치.
  12. 제11항에 있어서, 120℃ 이하로 유지된 상기 반도체 기판의 상기 표면상에 상기 이온을 뿌리기 위한 저온 이온 충돌과 바이어스가 상기 이온들에 인가되지 않는 다운 플로우 플라즈마 처리가 상기 밀폐된 챔버 내에서 실행되고, 상기 다운 플로우 플라즈마 처리에서, 상기 온도 제어기는 상기 저온 이온 충돌에서의 상기 반도체 기판의 온도보다 더 높은 온도로 상기 반도체 기판을 유지하는 것을 특징으로 하는 경화층을 갖는 레지스트막을 제거하는 장치.
  13. 제12항에 있어서, 상기 온도 제어기는 상기 저온 이온 충돌에서 120℃ 이하 의 온도로 상기 반도체 기판을 유지하는 것을 특징으로 하는 경화층을 갖는 레지스트막을 제거하는 장치.
  14. 제12항에 있어서, 상기 온도 제어기가 상기 다운 플로우 플라즈마 처리에서 120℃ 이하의 온도로 상기 반도체 기판을 유지하는 것을 특징으로 하는 경화층을 갖는 레지스트막을 제거하는 장치.
  15. 제11항에 있어서, 상기 바이어스 인가 장치는 상기 이온들을 상기 반도체 기판상의 상기 레지스트막쪽으로 가속시키는 전계를 형성하는 것을 특징으로 하는 경화층을 갖는 레지스트막을 제거하는 장치.
  16. 제11항에 있어서, 상기 온도 제어기는 상기 반도체 기판을 가열하기 위한 열원을 갖고 있는 것을 특징으로 하는 경화층을 갖는 레지스트막을 제거하는 장치.
  17. 제16항에 있어서, 상기 온도 제어기는 상기 반도체 기판과 상기 열원 사이의 거리를 조정하기 위한 거리 조정기를 갖고 있는 것을 특징으로 하는 경화층을 갖는 레지스트막을 제거하는 장치.
  18. 제11항에 있어서, 상기 밀폐된 챔버는 산소 가스, 산소 가스와 질소 가스의 혼합 가스, 아르곤 가스 및, 헬륨 가스중에서 선택된 한 종류의 가스를 상기 밀폐 챔버 속으로 공급하기 위한 탱크를 갖고 있는 것을 특징으로 하는 경화층을 갖는 레지스트막을 제거하는 장치.
KR1019970057008A 1996-11-01 1997-10-31 경화층을 갖는 레지스트막을 제거하기 위한 방법 및 장치 KR19980041995A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP96-291331 1996-11-01
JP29133196A JP3251184B2 (ja) 1996-11-01 1996-11-01 レジスト除去方法及びレジスト除去装置

Publications (1)

Publication Number Publication Date
KR19980041995A true KR19980041995A (ko) 1998-08-17

Family

ID=17767539

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970057008A KR19980041995A (ko) 1996-11-01 1997-10-31 경화층을 갖는 레지스트막을 제거하기 위한 방법 및 장치

Country Status (3)

Country Link
JP (1) JP3251184B2 (ko)
KR (1) KR19980041995A (ko)
GB (1) GB2320335B (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100570205B1 (ko) * 2001-12-18 2006-04-12 주식회사 하이닉스반도체 반도체 소자의 감광막 제거방법
KR100883233B1 (ko) * 2000-12-22 2009-02-10 액셀리스 테크놀로지스, 인크. 이온 주입 이후에 포토레지스트 제거 공정

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4382926B2 (ja) * 1999-09-29 2009-12-16 東京エレクトロン株式会社 プラズマ処理方法
JP2003519912A (ja) * 1999-12-30 2003-06-24 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ エッチング及びアッシングフォトレジスト除去プロセス
JP3770790B2 (ja) * 2000-11-15 2006-04-26 シャープ株式会社 アッシング方法
US6833313B2 (en) 2001-04-13 2004-12-21 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device by implanting rare gas ions
JP2008227033A (ja) * 2007-03-12 2008-09-25 Tokyo Electron Ltd 基板処理装置
KR20130083469A (ko) * 2010-12-20 2013-07-22 가부시키가이샤 아루박 유전체 디바이스의 제조 방법 및 애싱 방법
JP2015037166A (ja) * 2013-08-16 2015-02-23 株式会社アルバック レジスト剥離方法およびレジスト剥離装置
JP7421410B2 (ja) * 2020-04-30 2024-01-24 株式会社Ｓｃｒｅｅｎホールディングス 基板処理装置、基板処理方法、学習用データの生成方法、学習方法、学習装置、学習済モデルの生成方法、および、学習済モデル

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0770524B2 (ja) * 1987-08-19 1995-07-31 富士通株式会社 半導体装置の製造方法
NL8702875A (nl) * 1987-12-01 1989-07-03 Philips Nv Werkwijze voor het vervaardigen van een halfgeleiderinrichting waarbij fotolak op een laag van siliciumoxide op een halfgeleidersubstraat wordt verwijderd.
KR930004115B1 (ko) * 1988-10-31 1993-05-20 후지쓰 가부시끼가이샤 애싱(ashing)처리방법 및 장치
US5226056A (en) * 1989-01-10 1993-07-06 Nihon Shinku Gijutsu Kabushiki Kaisha Plasma ashing method and apparatus therefor
JP2541851B2 (ja) * 1989-03-10 1996-10-09 富士通株式会社 有機物の剥離方法
US5268056A (en) * 1990-05-31 1993-12-07 Matsushita Electric Industrial Co., Ltd. Plasma surface treating method and apparatus

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100883233B1 (ko) * 2000-12-22 2009-02-10 액셀리스 테크놀로지스, 인크. 이온 주입 이후에 포토레지스트 제거 공정
KR100570205B1 (ko) * 2001-12-18 2006-04-12 주식회사 하이닉스반도체 반도체 소자의 감광막 제거방법

Also Published As

Publication number Publication date
GB9722951D0 (en) 1998-01-07
JPH10135182A (ja) 1998-05-22
GB2320335A (en) 1998-06-17
JP3251184B2 (ja) 2002-01-28
GB2320335B (en) 1999-07-07

Similar Documents

Publication Publication Date Title
JP3391410B2 (ja) レジストマスクの除去方法
KR101335120B1 (ko) 플라즈마 프로세싱 시스템에서 대기 플라즈마의 최적화를위한 장치
US20060201911A1 (en) Methods of etching photoresist on substrates
US20080182422A1 (en) Methods of etching photoresist on substrates
TWI423323B (zh) 光阻剝離室及蝕刻基材上光阻之方法
US20020106908A1 (en) Precleaning process for metal plug that minimizes damage to low-kappa dielectric
EP0910118B1 (en) Ashing method
KR20120107487A (ko) 고주입량 주입 박리 전에 실리콘을 보호하기 위한 개선된 패시베이션 공정
JP2002083799A (ja) 半導体エッチング装置およびこれを利用した半導体素子のエッチング方法
KR19980041995A (ko) 경화층을 갖는 레지스트막을 제거하기 위한 방법 및 장치
US7858155B2 (en) Plasma processing method and plasma processing apparatus
US5549784A (en) Method for etching silicon oxide films in a reactive ion etch system to prevent gate oxide damage
KR100603099B1 (ko) 플라즈마 처리 방법 및 장치
KR100399011B1 (ko) 반도체장치 제조방법 및 장치
JPH10135186A (ja) レジストのアッシング方法
JP2007103509A (ja) レジスト処理装置
JPH09162172A (ja) エッチングダメージの除去方法
KR100268877B1 (ko) 반도체 소자의 제조방법
US20090032192A1 (en) Method for Resist Strip in Presence of Low K Dielectric Material and Apparatus for Performing the Same
JP2005236012A (ja) アッシング方法及びアッシング装置
JPH10229118A (ja) 半導体装置の製造装置
KR100511918B1 (ko) 웨이퍼 엣지 처리장치
TW202409320A (zh) 用於減小半導體晶片中的可流動化學氣相沉積氧化物層的濕式蝕刻速率的方法以及系統
JP2001237215A (ja) 半導体装置の製造方法及びその装置
JPH09246241A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application