KR101335120B1 - 플라즈마 프로세싱 시스템에서 대기 플라즈마의 최적화를위한 장치 - Google Patents

플라즈마 프로세싱 시스템에서 대기 플라즈마의 최적화를위한 장치 Download PDF

Info

Publication number
KR101335120B1
KR101335120B1 KR1020077005565A KR20077005565A KR101335120B1 KR 101335120 B1 KR101335120 B1 KR 101335120B1 KR 1020077005565 A KR1020077005565 A KR 1020077005565A KR 20077005565 A KR20077005565 A KR 20077005565A KR 101335120 B1 KR101335120 B1 KR 101335120B1
Authority
KR
South Korea
Prior art keywords
cathode discharge
discharge device
cavity cathode
cavity
plasma
Prior art date
Application number
KR1020077005565A
Other languages
English (en)
Other versions
KR20070057172A (ko
Inventor
윤상 김
안드라스 쿠티
Original Assignee
램 리써치 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 램 리써치 코포레이션 filed Critical 램 리써치 코포레이션
Publication of KR20070057172A publication Critical patent/KR20070057172A/ko
Application granted granted Critical
Publication of KR101335120B1 publication Critical patent/KR101335120B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/02068—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers
    • H01L21/02071—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers the processing being a delineation, e.g. RIE, of conductive layers
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/50—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/50—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges
    • C23C16/503—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges using dc or ac discharges
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/52—Controlling or regulating the coating process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05H—PLASMA TECHNIQUE; PRODUCTION OF ACCELERATED ELECTRICALLY-CHARGED PARTICLES OR OF NEUTRONS; PRODUCTION OR ACCELERATION OF NEUTRAL MOLECULAR OR ATOMIC BEAMS
    • H05H1/00—Generating plasma; Handling plasma
    • H05H1/24—Generating plasma
    • H05H1/2406—Generating plasma using dielectric barrier discharges, i.e. with a dielectric interposed between the electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02043—Cleaning before device manufacture, i.e. Begin-Of-Line process
    • H01L21/02046—Dry cleaning only
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05H—PLASMA TECHNIQUE; PRODUCTION OF ACCELERATED ELECTRICALLY-CHARGED PARTICLES OR OF NEUTRONS; PRODUCTION OR ACCELERATION OF NEUTRAL MOLECULAR OR ATOMIC BEAMS
    • H05H1/00—Generating plasma; Handling plasma
    • H05H1/24—Generating plasma
    • H05H1/2406—Generating plasma using dielectric barrier discharges, i.e. with a dielectric interposed between the electrodes
    • H05H1/2437—Multilayer systems

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Mechanical Engineering (AREA)
  • Materials Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

반응성 이온 에칭 프로세스에서 기판을 세정하기 위한 장치가 개시된다. 본 장치는 RF 발생 디바이스를 사용하여 대기 플라즈마를 생성하도록 구성된다. 본 장치는 유전 물질로 구성된 내부 챔버 벽들의 세트에 의해서 규정된 공극을 포함하는 플라즈마 형성 챔버를 포함한다. 본 장치는 또한 RF 발생 디바이스에 의해서 발생된 대기 플라즈마를 포함하며, 상기 대기 플라즈마는 기판을 세정하기 위해서 공극의 제 1 말단으로부터 돌출된다.
Figure R1020077005565
RF 발생 디바이스, 대기 플라즈마, 공극

Description

플라즈마 프로세싱 시스템에서 대기 플라즈마의 최적화를 위한 장치{APPARATUS FOR THE OPTIMIZATION OF ATMOSPHERIC PLASMA IN A PLASMA PROCESSING SYSTEM}
발명의 배경
본 발명은 통상적으로 기판 제조 기술들에 관한 것이고 특히 플라즈마 프로세싱 시스템에서 대기 플라즈마의 최적화를 위한 장치에 관한 것이다.
기판, 즉 평면 패널 디스플레이 제조에서 사용되는 것과 같은 유리 패널 또는 반도체 기판의 프로세싱에서, 플라즈마가 종종 사용된다. 예를 들어 기판의 프로세싱의 일부로써, 기판은 다수의 다이 (die), 즉, 직사각형 영역들로 나뉘어지고, 각각의 다이들은 집적 회로가 될 것이다. 기판은 그 후 물질들이 선택적으로 제거 (에칭) 되고 증착되는 연속적 단계들에서 프로세싱된다. 이후에, 타깃 게이트 길이로부터 각각의 나노미터 편차가 이러한 디바이스들의 동작 스피드로 직접적으로 전환되기 때문에, 수 나노미터 단위의 트랜지스터 게이트 임계 치수 (CD) 의 제어는 최우선 순위가 된다.
경화된 유제 (hardened emulsion) 의 영역들이 그 후 선택적으로 제거되어, 밑에 놓인 층의 성분이 노출되도록 한다. 기판은 그 후 척 (chuck) 또는 페디스털 (pedestal) 로 불리는, 단극 또는 양극 전극을 포함하는 기판 지지 구조 상의 플라즈마 프로세싱 챔버에 위치된다. 기판의 노출된 영역을 에칭하기 위한 플라즈마를 형성하기 위해서, 그 후 적절한 에천트 소스가 챔버내로 유입되며 충돌된다.
반도제 제작에서의 프로세싱 집적화의 복잡성으로 인해서, 각각의 프로세싱 단계 후에 흠결 형성 및 디바이스 고장을 초래할 수도 있는 오염 물질 (즉, 입자들, 금속 불순물, 소량의 유기 오염 물질 등) 의 잠재적인 원인이 존재할 수도 있기 때문에, 기판 세정 프로세싱은 디바이스 수율을 향상시키는 데 매우 중요하다.
통상적으로, 습식 세정은 오염 물질의 존재를 감소시킬 때의 효율성 때문에 임의의 기판 제조 시퀀스에서 가장 자주 반복되는 단계이다. 종종 세정 챔버들의 세트는 생산성을 개선시키기 위해서 플라즈마 프로세싱 챔버에 부착된다. 과산화수소-계 화학물은 반도체 산업에서 세계적으로 가장 널리 쓰이는 세정제이다. 예를 들면, 기판들은 상승된 온도에서 NH4OH-H2O2-H2O 혼합물 (SC-1) 및 HCl-H2O2-H2O 혼합물 (SC-2) 에서 몇분 동안 연속적으로 담겨지고, 그 후 실온에서 묽은 HF 에 남겨질 수도 있다.
가장 일반적 타입의 세정 방법들 중에서 단일-기판 스핀 세정이 있다. 예를 들면, 스핀 세정 시스템은, 표면이 요구된 세정 수준을 달성할 때까지 필요한 만큼 여러번 반복되는 싸이클로, 몇 초 동안, 선택적으로 오존화된 물 및 묽은 HF 를 기판 표면에 도포함으로써 기능할 수도 있다. 최종적인 묽은 HF 처리에 이어서, 소수성 실리콘 표면을 획득하기 위해서 DI 물이 되거나, 그렇지 않으면 친수성 실리콘 표면을 획득하기 위해서 오존화된 물이 도포된다. 그 후, 스핀 건조가 패턴화된 기판 상에 얼룩 (spot) 형성을 막기 위해서 질소 대기에서 행해진다.
예를 들면, 통상적 현재의 기판 제조 프로세싱에서, 전공정 (FEOL : front end of line) 에서 대략 54 개의 세정 단계들 및 후공정 (BEOL : back end of line) 에서 대략 45 개의 세정 단계들이 존재할 수 있다. 사전 확산 (pre-diffusion) 세정 (20 단계들) 및 사후 애쉬 (post-ash) 세정 (30 단계들) 은 통상적으로 RCA 세정 프로세스의 몇몇 변형을 포함한다.
RCA 는 과산화수소 용액에 기초한 습식 화학 실리콘 기판 세정 프로세스이다. 통상적으로, 기판들은 두 단계들로 세정되며, 제 1 단계는 과산화수소 및 수산화암모늄의 액체 혼합물을 사용하며, 제 2 단계는 과산화수소 및 HCl 의 혼합물을 사용한다. 프로세스는 다양한 시스템들을 사용하는 다양한 기술들로 구현될 수 있다.
도 1 을 참조할 때, 단순화된 기판 제조 프로세스가 도시된다. 초기에, 단계 (102) 에서 LP (low pressure : 저압) 산화물, 질화물, 폴리실리콘, 및 일부 배리어 물질들의 세트가 기판 상에 증착된다. 다음으로, 단계 (104) 에서 기판 마스크들의 세트가, 리소그래피 프로세스에서 패터닝된다. 그 후 기판은, 단계 (106) 에서, 화학적으로 우세한 에칭 프로세스를 사용해서 에칭되고 더욱 더 패터닝된다. 그 후 단계 (108) 에서 습식 화학 세정 프로세스가 통상적으로 발생한다. 이 프로세스는 기판 당 2 시간까지 걸릴 수 있다.
더 작은 디바이스 구조를 가지면, 세정 단계들의 개수가 증가하여 일부 최근의 프로세스 흐름에서 100 단계를 초과한다. 세정 싸이클의 개수를 증가시키는 것은 추가적 싸이클 시간, 누적된 실리콘 및 산화물의 손실, 및 부서지기 쉬운 구조에 대한 손상의 원인이 된다. 따라서, 더 짧고, 더 효율적인 세정 프로세스가 디바이스 제조의 높은 생산성을 달성시키는 데 중요하다. 또한, 상기 증가는 지하수 및 공기 오염, 온실 가스 및 관련된 건강 문제와 연관이 있고, 안전 문제들은 습식-화학 세정 프로세스에서 일반적 휘발성 유기 용매의 사용을 크게 제한한다.
전술한 관점에서, 플라즈마 프로세싱 시스템에서의 대기 플라즈마의 최적화를 위한 개선된 장치가 요구된다.
발명의 요약
일 실시형태에서, 본 발명은, 반응성 이온 에칭 프로세스에서 기판을 세정하기 위한 장치에 관한 것이다. 본 발명은 RF 발생 디바이스를 사용해서 대기 플라즈마를 생성하도록 구성된다. 본 장치는 유전 물질로 구성된 내부 챔버 벽들의 세트로 규정된 공극을 포함하는 플라즈마 형성 챔버를 포함한다. 본 장치는 또한 RF 발생 디바이스에 의해서 발생된 대기 플라즈마를 포함하며, 상기 대기 플라즈마는 기판을 세정하기 위해서 공극의 제 1 말단으로부터 돌출된다.
본 발명의 이러한 및 다른 특징들은 본 발명의 상세한 설명 및 다음의 도면을 참조하여 보다 상세히 설명될 것이다.
도면의 간단한 설명
본 발명은 제한의 목적이 아니라 예시의 목적으로 설명되며, 동일한 참조 번호는 동일한 구성요소를 나타낸다.
도 1 은 기판 제조 프로세스의 단순화된 도면을 도시하며;
도 2 는 일반적 DC 플라즈마 세정 디바이스의 단순화된 도면을 도시하며;
도 3 은 RF 플라즈마 세정 디바이스의 단순화된 도면을 도시하며;
도 4a 내지 도 4b 는, 본 발명의 일 실시형태에 따라서, 기판을 세정하기 위한 RF 마이크로-공동 음극 방전 챔버들의 세트를 도시하며;
도 5 는, 본 발명의 일 실시형태에 따라서, 방전 챔버들에 평행한 관점에서, 도 4 의 RFMHCD 세정 디바이스를 도시하며;
도 6 은, 본 발명의 일 실시형태에 따라서, 단순화된 기판 제조 프로세스를 도시한다.
바람직한 실시형태의 상세한 설명
본 발명은 수반된 도면에 도시된 몇몇의 바람직한 실시형태를 참조하여 상세히 설명될 것이다. 다음의 설명에서, 많은 특정 상세들이 본 발명의 완벽한 이해를 제공하기 위해서 설명된다. 하지만, 당업자는 본 발명이 이러한 특정 상세의 일부 또는 전부 없이도 구현될 수 있음을 이해할 것이다. 다른 예시들에서, 공지된 프로세스 단계들 및/또는 구조들은 본 발명을 불필요하게 불명료하게 하지 않기 위해서 상세히 설명하지 않는다.
본 발명자는 이론에 의해서 국한되지 않기를 희망하면서, 대기 플라즈마가 기판을 적절하게 세정하기 위해서 반응성 이온 에칭 (RIE : reactive ion etch) 프로세스에서 사용될 수 있다고 믿고 있다.
일 실시형태에서, 최적화된 대기 플라즈마는 실질적으로 높은 에칭 비율로 기판 상의 특정 영역에 집중될 수 있다.
다른 실시형태에서, 국소화된 최적화 대기 플라즈마는 인-시튜 (in-situ) 습식 세정 프로세스와 통합된다.
다른 실시형태에서, 국소화된 최적화 대기 플라즈마는 시스템의 동작 압력에서 플라즈마 가스의 평균적 자유 경로에 실질적으로 동일한 길이를 가진 홀에 의해서 발생된다.
다른 실시형태에서, 대기 플라즈마는 RF 유전 마이크로-공동 음극 방전 챔버들 (micro-hollow cathode discharge chambers) (또는 공극들) 의 세트로 반응 가스들을 주입하는 것에 의해서 생성될 수 있다.
다른 실시형태에서, RF 유전 마이크로-공동 음극 방전 챔버들의 세트는 유전 절연체를 포함한다.
전술한 바와 같이, 세정 프로세스는 각각의 프로세스 단계 후에 흠결 형성 및 디바이스 고장을 초래할 수도 있는 오염 물질들 (즉, 입자들, 금속 불순물, 소량의 유기 오염 물질들 등) 의 잠재적인 원인이 존재할 수도 있기 때문에, 디바이스 수율을 상승시키는 데 매우 중요하다. 하지만, 습식 세정 방법들은 비싸며, 시간 소모적인 경향이 있고, 종종 위험한 액체 화합물들의 핸들링 및 많은 프로세스 단계들을 포함한다.
습식 세정에 대한 대안은, 통상적으로 고진공 (<0.1 mTorr) 내지 수 Torr의 압력에 걸친 종래의 저압 플라즈마의 사용에 의해서 기판을 건식 에칭하는 것이다. 플라즈마 세정의 주요한 장점은 플라즈마 세정이 "전체-건식 (all-dry)" 프로세스이고, 최소한의 유출물을 발생시키고, 위험한 압력을 요구하지 않으며, 실리콘, 금속들, 유리들 및 세라믹들을 포함한 매우 다양한 진공-양립가능 물질에 적용할 수 있다는 점이다. 예를 들면, 일반적 건식 에칭 프로세스는 순수 이온 에칭, 즉, 스퍼터링 (sputtering) 을 포함하며, 스퍼터링에서 이온들이 기판 (즉, 산화물등) 으로부터 물질을 제거하는 데 사용된다. 일반적으로, 아르곤과 같은 비활성 가스는 플라즈마에서 이온화되고 그 후 음성적으로 대전된 기판을 향하여 가속된다. 순수 이온 에칭은 등방성 (즉, 주로 한방향으로) 이며 비-선택적이다. 즉, 이온 충격 (ion bombardment) 의 방향이 플라즈마 에칭 프로세스에서 웨이퍼 표면에 거의 수직이기 때문에, 특정 물질에 대한 선택성은 매우 취약해지는 경향이 있다. 또한, 순수 이온 에칭의 에칭 비율은 비교적 낮으며, 이온 충격의 에너지 및 플럭스에 통상적으로 의존한다. 순수 이온 에칭은 갭 개구를 가늘게 하기 위해서 유전 박막 도포시 널리 사용된다.
다른 통상적 건식 에칭 프로세스는, 이온-강화 에칭 (ion-enhanced etching) 으로 불리는 반응성 이온 에칭 (RIE) 을 포함한다. RIE 는 기판으로부터 물질 (즉, 포토레지스트, BARC, TiN, 산화물 등) 을 제거하기 위해서 화학적 프로세스 및 이온 프로세스들 모두를 조합한다. 일반적으로 플라즈마 내의 이온들은 원자들이 화학적 프로세스의 분자들과 더욱 잘 반응하도록, 기판의 표면에 충돌하고, 후속하여, 그 표면 상의 원자들의 화학 결합을 깨는 것에 의해서 화학적 프로세스를 개선한다.
하지만, 종래의 저압 플라즈마 프로세스는 종종 향상된 진공 시스템과 같은, 정교한 성분들을 요구하고, 따라서 비교적 높은 비용을 가진다. 그 결과, 종래의 저압 플라즈마 기술은 기판 물질을 프로세싱할 다른 더 저렴한 방법이 없는 경우에 통상적으로 사용된다.
한가지 해결 방법은 대기 (또는 고압) 플라즈마의 사용이었다. 예를 들면, DC 플라즈마는 Ar 과 같은 플라즈마 지원 가스를 사용해서, 두개의 전극들 사이에서 전기적 방전에 의해서 생성될 수도 있다. 전자들이 양극에서 없어짐에 따라, 전자들은 노출된 음극에서 2차 전자들의 방출에 의해서 보충된다. 하지만, 플라즈마내의 전기적으로 대전된 종들 (즉, 이온들등) 의 밀도가 (통상적으로 2 % 이상) 상승하기 때문에, 노출된 전극에서의 파괴적 아크의 가능성이 또한 상승한다. 따라서, 통상적으로 대부분의 대기 플라즈마 프로세스들은, 이온화를 제한하는, He 과 같은 거의 전기적으로 대전되지 않는 종들을 포함한다.
아크는 소형 (miniature) 폭발에 영향을 미치는 고전력 밀도 쇼트 회로이다. 아크들이 타깃 물질 또는 챔버 고정물의 표면들 상에 또는 주변에서 발생할 때, 국부적 용융과 같은, 실질적 피해가 발생할 수 있다. 일반적으로 플라즈마 아크들은 꾸준히 상승하는 전류 흐름을 야기하는 낮은 플라즈마 임피던스에 의해서 초래된다. 저항이 충분히 작다면, 전류는 무한정으로 상승할 것이며 (전력 공급 및 임피던스에 의해서만 제한됨), 모든 에너지 전송이 발생하는 쇼트 회로를 생성한다. 이것은 플라즈마 챔버 뿐만 아니라 기판에 피해를 야기할 수도 있다. 이후에, 아크를 방지하기 위해서, 예를 들어, 일반적으로 플라즈마내의 이온화 비율을 제한함으로써, 비교적 높은 플라즈마 임피던스가 유지되어야 한다.
하지만, 많은 플라즈마 세정 프로세스는 아크의 가능성을 상승시키는 RIE (및 따라서 이온들) 의 사용을 필요로 한다. 예를 들면, 산화막을 세정하는 것은 일반적으로 CF4, SF6, C2F6 및 O2 와 같은, 활성 이온 종들의 밀도가 5% 이상일 것을 요구하며; 포토레지스트 및 잔여물들을 세정하는 것은 일반적으로 O2 와 함께 CF4, SF6, C2F6, N2 와 같은 활성 이온 종들의 밀도가 5 % 이상일 것을 요구하며; 폴리 실리콘을 세정하는 것은 일반적으로 O2 와 함께 Cl2, CF4, SF6, C2F6 와 같은 활성 이온 종들의 밀도가 5 % 이상일 것을 요구한다.
도 2 를 참조할 때, 일반적 DC 플라즈마 세정 디바이스의 단순화된 도면이 도시된다. 일반적으로, 가스들의 적절한 세트가 가스 분배 시스템 (204) 으로부터 챔버 (206) 로 흐른다. 챔버 (206) 의 일 말단에는, 전기적 절연 물질 (222) 이 존재한다. 다른 말단에서, 음극 (210) 에 의해 규정된 공극 (206) 은 기판 (220) 을 에칭하기 위해서 플라즈마를 생성한다. 장치의 일 말단을 밀폐하는 전기적 절연체 (222) 는 임의의 적절한 전기적 절연 물질 및 통상적으로는 플라스틱으로 구성된다. 전기적 절연체 (222) 는 일반적으로 금속 양극 (212) 을 수용하기 위해서, 중심에서 연장된 보어 (bore) 또는 홀을 가진다. 금속 양극 (212) 은 일반적으로, 편리한 스테인레스 스틸과 함께, 임의의 편리한 금속으로 제조된다. 고전압 D.C 전력 공급기 (214) 는 충분한 양의 에너지를 출력한다. 하지만, 전술한 바와 같이, RIE 와 같은, 실질적인 양의 전기적으로 대전된 종들을 가진 에천트는, 위치 (216) 에서 처럼, 챔버 (206) 또는 기판 (220) 을 이후에 손상시킬 수도 있는, 파괴적 아크 (218) 의 가능성을 증가시킬 것이다. 따라서, DC 플라즈마 세정 디바이스들은 일반적으로 RIE 애플리케이션에 적합하지 않다.
도 3 을 참조할 때, 종래의 RF 플라즈마 세정 디바이스의 단순화된 도면이 도시된다. 일반적으로, 플라즈마 방전이 RF 로 구동되고, 약하게 이온화되기 때문에, 플라즈마 내의 전자들은 이온들과 열적 평형 상태가 아니다. 즉, 더 무거운 이온들이 주변 가스 (즉, 아르곤등) 와의 충돌에 의해서 에너지를 효율적으로 교환할 수 있는 반면에, 전자들은 열 에너지를 흡수한다. 전자들은 이온 보다 실질적으로 더 작은 질량을 가지기 때문에, 전자 열 전달 속력 (thermal velocity) 은 이온 열 전달 속력보다 훨씬 더 크다. 이것은 더 빠르게 이동하는 전자들이 플라즈마 프로세싱 시스템 내의 표면에서 손실되도록 하여, 이후에 기판 (324) 을 세정하기 위해서 사용될 수 있는 양으로 대전된 이온 쉬스 (sheath) 를 생성하게 하는 경향이 있다. 쉬스에 들어가는 이온들은 그 후 가속된다.
챔버 (306) 의 일 말단에서, 일반적으로 전기적 절연 물질 (322) 이 존재한다. 다른 말단에서, 공극 (306) 은 기판 (320) 을 에칭하기 위해서 플라즈마를 생성한다. 앞선 도 2 에서와 같이, 적절한 플라즈마 프로세싱 가스들이 그 후 챔버 (306) 로 흘러들어가며, 일반적으로 RF 소스 (314) 에 연결된, 노출된 전극 (312) 에 의해서 이온화된다. 전극 (312) 은, 1차 코일에서 전류를 연속적으로 on 및 off 시키는 것에 의해서 플라즈마를 생성하기 위해서 플라즈마 프로세싱 가스들에서의 시변 전압 및 전위차를 유도하는 변압기의 목적과 유사하게, 기능한다.
전술한 바와 같이, RIE (및 따라서 이온들) 의 사용은 지점 (316) 에서 처럼, 챔버 (306) 또는 기판 (320) 을 그 후 손상시킬 수도 있는 아크 (318) 의 가능성을 증가시킨다. 따라서, RF 플라즈마 세정 디바이스들은 RIE 애플리케이션에 일반적으로 적합하지 않다.
불분명한 방식으로, 유전층은 실질적으로 아크의 위험도를 감소시키기 위해 RF 플라즈마 세정 디바이스에서 사용될 수도 있다. 일 실시형태에서, RF 플라즈마 세정 디바이스는 절연된 RF 마이크로-공동 음극 방전 (RFMHCD) 세정 디바이스이다. 당업계에 일반적으로 이해되는 바와 같이, RFMHCD 디바이스는 일반적으로 종종 10 mil 이하의 비교적 작은 직경 챔버들을 포함한다. 그것들은 일반적으로 비교적 작은 공간에서 비교적 큰 전력 밀도 (즉, 높은 전자 에너지등) 을 가진 안정된 대기 플라즈마의 생성을 허용한다.
다른 실시형태에서, 각각의 방전 챔버 (공극) 는 하나 이상의 전극들에서 유전체 배리어들을 포함한다. 일반적으로, 비교적 작은 크기의 에너지가 플라즈마를 유지하기 위해서 요구될 수도 있다 (공극 당 대략 100 mW - 10 W). 시각적으로, 플라즈마 제트들의 세트는 홀들의 세트의 기저에서부터 기판으로 향한다 (투영된다).
유전층을 가진 마이크로-공동 구조의 사용은 세정 디바이스가 실질적으로 높은 수준의 이온화, 음극 물질에 의한 실질적으로 낮은 오염, 및 감소된 아크 가능성을 제공하는 것을 허용한다. 노출 시간을 제한하는 것에 의해서, RFMHCD 세정 디바이스는 실질적으로 기판을 손상시키는 것 (즉, 에지 제거등) 없이 높은 에칭 비율을 실질적으로 유지할 수 있다. 또한, 정교한 진공 시스템의 부족은 실질적으로 전위차 유지 문제들뿐만 아니라, 동작 및 상각 비용을 감소시킬 수도 있다. 예를 들면, 매우 넓은 기판들 (즉, LCD 패널등) 은 프로세싱할 더 넓은 챔버들을 요구하는 경향이 있고, 그것은 또한 진공 상태하에서 제어되기 어려운 경향이 있다. 이후에, 진공의 사용을 최소화하는 것은 비용을 크게 감소시키고 수율을 증가시킬 수도 있다.
도 4a 및 도 4b 는, 본 발명의 일 실시형태에 따라서, 유전체를 포함하는 RF 플라즈마 세정 디바이스의 단순화된 도면의 세트를 도시한다. 도 4a 를 참조할 때, 본 발명의 일 실시형태에 따라서, 단일 공극을 가진 RF 플라즈마 세정 디바이스의 단순화된 도면이 도시된다. 일 실시형태에서, RF 플라즈마 세정 디바이스는 RFMHCD 디바이스를 포함한다. 내부 챔버 벽들을 포함하는 유전 물질 (442) 은 RF 발생기 (414) (RF 발생 디바이스) 및 플라즈마 (408) 사이에 위치될 수도 있다. 유전체 (442) 는 RF 발생기 (414) 에 의해서 발생된 RF 필드를, 방전 챔버 벽을 플라즈마 (408) 내의 전자들에 실질적으로 노출시키는 것 없이, 방전 챔버 공극 (406) 으로 통과시켜, 그에 따라 아크의 가능성을 감소시키는 것을 허용한다. 이후에, 이온 종들의 더 큰 집중이 RIE 프로세스들에 대해서 플라즈마내에 존재할 수 있다. 통상적으로, 가스들의 적절한 세트가 가스 분배 시스템 (404) 으로부터 가압하는 동안 밀봉된 박스 (412) 로 유입된다. 일 실시형태에서, 밀봉된 박스 (412) 는 테플론으로 구성된다. 가스들은, 순서대로, 방전 챔버 공극 (406) 의 세트로 공급되고, 그 지점에서, 플라즈마 (408) 가 발생되고 이후에 기판 (430) 을 에칭하기 위해서 공극 (406) 의 일 말단으로부터 돌출된다.
다른 실시형태에서, 방전 챔버는 대략 100 mW 와 10 W 사이에서 소비한다. 다른 실시형태에서, 방전 챔버는 He 의 대략 500 SCCM 을 소비한다. 다른 실시형태에서, 각각의 플라즈마 빔은 대략 30 초내에 대략 0.2 mm 와 2 mm 사이의 폭을 에칭시킬 수 있다. 다른 실시형태에서, RFMHCD 세정 디바이스는 실질적으로 정지되어 있고 기판은 세정 프로세싱 동안 회전한다.
도 4b 를 참조할 때, 본 발명의 일 실시형태에 따라서, 공극들의 세트를 가진 RF 플라즈마 세정 디바이스의 단순화된 도면이 도시된다. 도 4a 와 같이, RF 플라즈마 세정 디바이스는 RFMHCD 디바이스를 포함할 수 있다. 이전 처럼, 유전 물질 (442) 은 RF 발생기 및 플라즈마 가스 사이에 위치되어, RIE 프로세스들에 대해 플라즈마 (408) 내의 이온 종들의 더 큰 집중을 허용한다.
도 5 를 참조할 때, 본 발명의 일 실시형태에 따라서, 방전 챔버들에 평행한 관점에서, 도 4 의 RFMHCD 세정 디바이스가 도시된다. 전술한 바와 같이, 유전 물질 (442) 은 방전 챔버 공극 (406) 내의 플라즈마 가스와 RF 발생기 사이에 위치될 수도 있다. 일 실시형태에서, 방전 챔버 공극 (406) 의 직경은 대략 10 mil 이다.
도 6 을 참조할 때, 본 발명의 일 실시형태에 따라서, 단순화된 기판 제조 프로세스가 도시된다. 초기에, LP (저압) 산화물, 질화물, 폴리실리콘, 및 일부 배리어 물질들의 세트가 단계 (602) 에서 기판상에 증착된다. 다음으로, 기판 마스크들의 세트는 단계 (604) 에서 리소그래피 프로세스에서 패터닝된다. 기판은, 단계 (606) 에서, 그 후 화학적으로 우세한 에칭 프로세스를 사용해서 에칭되고 더욱 더 패터닝된다. 하지만, 대략 1 내지 2 시간 사이에 소비될 수 있는 도 1 에 설명된 습식 화학 세정 프로세스와 달리, RFMHCD 세정 디바이스는 단계 (608) 에서, 기판 당 대략 30 초 내지 2 분 사이에 기판을 프로세싱할 수 있다.
더욱이, 본 발명은 여러가지 측면에서 종래 기술과 실질적으로 구별된다. 예를 들면, 본 장치는 입자 표면들을 변형하기 위해서 플라즈마-활성화 가스 종들에 의해서 입자들의 표면을 처리하지 않으며, 또한 슬롯, 높은 흐름 속도 및 알루미나 캡의 사용을 통하여 아크의 가능성을 감소시키지도 않을 것이다.
본 발명은 몇몇 바람직한 실시형태에 의해서 설명되었지만, 본 발명의 범위에 속하는 수정, 변경 및 균등물이 존재한다. 예를 들면, 본 발명은 Lam Research 플라즈마 프로세싱 시스템 (즉, ExelanTM, ExelanTM HP, ExelanTM HPT, 2300TM, VersysTM Star 등) 과 관련하여 설명되었지만, 다른 플라즈마 프로세싱 시스템들이 사용될 수도 있다. 본 발명은 또한 다양한 직경들 (즉, 200mm, 300mm, LCD 등) 의 기판들로 사용될 수도 있다.
본 발명의 장점들은 기판들을 최적으로 세정하기 위해서 반응성 이온 에칭 (RIE) 프로세스에서 대기 플라즈마의 사용을 포함한다. 추가적 장점들은 RFMHCD 세정 디바이스를 인-시튜 습식 세정 프로세스에 용이하게 통합시키는 능력, 및 기판 제조 프로세스의 최적화를 포함한다.
예시적 실시형태 및 최적 모드가 개시되지만, 수정 및 변형들이 다음의 청구항들에 의해서 규정된 본 발명의 목적 및 정신의 범위 내에 속하면서 개시된 실시형태에 행해질 수도 있다.

Claims (29)

  1. 기판을 세정하기 위한 장치로서,
    공극 (cavity) 을 포함하고 상기 공극 내부에서 플라즈마를 생성하는 공동 음극 방전 디바이스;
    상기 공동 음극 방전 디바이스의 내부 공극 벽의 적어도 일부를 라이닝 (lining) 하는 유전체 배리어로서, 상기 유전체 배리어는 상기 공동 음극 방전 디바이스의 상기 내부 공극 벽에 의해 둘러싸이지만, 어떤 전극도 둘러싸지 않는, 상기 유전체 배리어;
    상기 공동 음극 방전 디바이스 외부에 배치된 RF 발생 디바이스로서, 상기 RF 발생 디바이스의 제 1 말단은, 전기적으로 접지되지 않으면서 상기 공동 음극 방전 디바이스의 제 1 말단에 전기적으로 연결되고, 상기 RF 발생 디바이스의 제 2 말단은, 전기적으로 접지되지 않으면서 상기 공동 음극 방전 디바이스의 제 2 말단에 전기적으로 연결되고, 상기 RF 발생 디바이스는, 상기 유전체 배리어 및 상기 공동 음극 방전 디바이스의 상기 내부 공극 벽을 관통하고 상기 공극으로 관통하는 RF 필드를 발생시키고, 상기 RF 발생 디바이스 및 상기 공동 음극 방전 디바이스는 공동 음극 방전 메커니즘을 통해 상기 플라즈마를 발생시키고, 상기 유전체 배리어 및 상기 공동 음극 방전 디바이스의 상기 내부 공극 벽은, 상기 RF 발생 디바이스와 상기 플라즈마 사이에 배치되고, 상기 유전체 배리어는 상기 플라즈마와 상기 공동 음극 방전 디바이스의 상기 내부 공극 벽 사이에 위치되며, 상기 플라즈마는 상기 기판을 세정하기 위해 상기 공극의 제 1 말단으로부터 돌출되는, 상기 RF 발생 디바이스; 및
    상기 공극의 제 2 말단과 연결되고 상기 공동 음극 방전 디바이스의 상기 제 2 말단과 연결되는 밀봉된 박스로서, 상기 공동 음극 방전 디바이스의 상기 제 2 말단은, 상기 밀봉된 박스와 상기 공동 음극 방전 디바이스의 상기 제 1 말단 사이에 배치되고, 상기 공동 음극 방전 디바이스의 상기 제 1 말단은 상기 공동 음극 방전 디바이스의 상기 제 2 말단과 상기 기판 사이에 배치되며, 상기 밀봉된 박스는, 상기 플라즈마의 발생을 위해 가스들의 세트가 상기 공극으로 공급되기 전에 상기 가스들의 세트를 가압하는, 상기 밀봉된 박스를 포함하는, 기판 세정 장치.
  2. 제 1 항에 있어서,
    상기 밀봉된 박스는 가스 분배 시스템과 상기 제 2 말단 사이에 연결되는, 기판 세정 장치.
  3. 제 1 항에 있어서,
    상기 유전체 배리어는, 상기 공동 음극 방전 디바이스의 상기 내부 공극 벽을 따라 상기 밀봉된 박스로부터 상기 공극의 상기 제 1 말단까지 배치되는, 기판 세정 장치.
  4. 제 1 항에 있어서,
    상기 플라즈마는 CF4 을 포함하는, 기판 세정 장치.
  5. 제 1 항에 있어서,
    상기 플라즈마는 SF6 을 포함하는, 기판 세정 장치.
  6. 제 1 항에 있어서,
    상기 플라즈마는 C2F6 을 포함하는, 기판 세정 장치.
  7. 제 1 항에 있어서,
    상기 플라즈마는 O2 을 포함하는, 기판 세정 장치.
  8. 제 1 항에 있어서,
    상기 플라즈마는 N2 을 포함하는, 기판 세정 장치.
  9. 제 1 항에 있어서,
    상기 플라즈마는 활성 이온 종들의 세트를 포함하는, 기판 세정 장치.
  10. 제 9 항에 있어서,
    상기 활성 이온 종들의 세트의 밀도는 상기 플라즈마 밀도의 5 % 이상으로 구성되는, 기판 세정 장치.
  11. 제 1 항에 있어서,
    플라즈마 형성 챔버 각각은 공극 당 100 mW 와 10 W 사이의 에너지를 요구하는, 기판 세정 장치.
  12. 반응성 이온 에칭 프로세스에서 기판을 세정하기 위한 장치로서,
    공동 음극 방전 디바이스들의 세트로서, 상기 공동 음극 방전 디바이스들의 세트의 적어도 제 1 공동 음극 방전 디바이스는 공극을 포함하고 상기 공극 내부에서 대기 플라즈마를 생성하는, 상기 공동 음극 방전 디바이스들의 세트;
    상기 제 1 공동 음극 방전 디바이스의 내부 공극 벽의 적어도 일부를 라이닝 (lining) 하는 유전체 배리어로서, 상기 유전체 배리어는 상기 제 1 공동 음극 방전 디바이스의 상기 내부 공극 벽에 의해 둘러싸이지만, 어떤 전극도 둘러싸지 않는, 상기 유전체 배리어;
    상기 제 1 공동 음극 방전 디바이스 외부에 배치된 RF 발생 디바이스로서, 상기 RF 발생 디바이스의 제 1 말단은, 전기적으로 접지되지 않으면서 상기 제 1 공동 음극 방전 디바이스의 제 1 말단에 전기적으로 연결되고, 상기 RF 발생 디바이스의 제 2 말단은, 전기적으로 접지되지 않으면서 상기 제 1 공동 음극 방전 디바이스의 제 2 말단에 전기적으로 연결되고, 상기 RF 발생 디바이스는, 상기 유전체 배리어 및 상기 제 1 공동 음극 방전 디바이스의 상기 내부 공극 벽을 관통하고 상기 공극으로 관통하는 RF 필드를 발생시키고, 상기 RF 발생 디바이스 및 상기 제 1 공동 음극 방전 디바이스는 공동 음극 방전 메커니즘을 통해 상기 대기 플라즈마를 발생시키고, 상기 유전체 배리어 및 상기 제 1 공동 음극 방전 디바이스의 상기 내부 공극 벽은, 상기 RF 발생 디바이스와 상기 대기 플라즈마 사이에 배치되고, 상기 유전체 배리어는 상기 대기 플라즈마와 상기 제 1 공동 음극 방전 디바이스의 상기 내부 공극 벽 사이에 위치되며, 상기 대기 플라즈마는 상기 기판을 세정하기 위해 상기 공극의 제 1 말단으로부터 돌출되는, 상기 RF 발생 디바이스; 및
    상기 공동 음극 방전 디바이스들의 세트와 연결되는 밀봉된 박스로서, 상기 밀봉된 박스는 상기 제 1 공동 음극 방전 디바이스의 상기 제 2 말단과 연결되고, 상기 제 1 공동 음극 방전 디바이스의 상기 제 2 말단은, 상기 밀봉된 박스와 상기 제 1 공동 음극 방전 디바이스의 상기 제 1 말단 사이에 배치되고, 상기 제 1 공동 음극 방전 디바이스의 상기 제 1 말단은 상기 제 1 공동 음극 방전 디바이스의 상기 제 2 말단과 상기 기판 사이에 배치되며, 상기 밀봉된 박스는, 상기 대기 플라즈마의 발생을 위해 가스들의 세트가 상기 공극으로 공급되기 전에 상기 가스들의 세트를 가압하는, 상기 밀봉된 박스를 포함하는, 기판 세정 장치.
  13. 제 12 항에 있어서,
    상기 대기 플라즈마는 CF4 을 포함하는, 기판 세정 장치.
  14. 제 12 항에 있어서,
    상기 대기 플라즈마는 SF6 을 포함하는, 기판 세정 장치.
  15. 제 12 항에 있어서,
    상기 대기 플라즈마는 C2F6 을 포함하는, 기판 세정 장치.
  16. 제 12 항에 있어서,
    상기 대기 플라즈마는 O2 을 포함하는, 기판 세정 장치.
  17. 제 12 항에 있어서,
    상기 대기 플라즈마는 N2 을 포함하는, 기판 세정 장치.
  18. 제 12 항에 있어서,
    상기 유전체 배리어는, 상기 제 1 공동 음극 방전 디바이스의 상기 내부 공극 벽을 따라 상기 밀봉된 박스로부터 상기 공극의 상기 제 1 말단까지 배치되는, 기판 세정 장치.
  19. 제 12 항에 있어서,
    상기 대기 플라즈마는, 상기 대기 플라즈마 밀도의 5 % 이상의 밀도를 갖는 활성 이온 종들의 세트를 포함하는, 기판 세정 장치.
  20. 제 12 항에 있어서,
    상기 제 1 공동 음극 방전 디바이스는 어떤 전극도 둘러싸지 않는, 기판 세정 장치.
  21. 제 20 항에 있어서,
    상기 제 1 공동 음극 방전 디바이스의 직경은 10 mil 이하인, 기판 세정 장치.
  22. 반응성 이온 에칭 프로세스에서 기판을 세정하기 위한 장치로서,
    공동 음극 방전 디바이스들의 세트로서, 상기 공동 음극 방전 디바이스들의 세트의 적어도 제 1 공동 음극 방전 디바이스는 공극을 포함하고 상기 공극 내부에서 대기 플라즈마를 생성하는, 상기 공동 음극 방전 디바이스들의 세트;
    상기 제 1 공동 음극 방전 디바이스의 내부 공극 벽의 적어도 일부를 라이닝 (lining) 하는 유전체 배리어로서, 상기 유전체 배리어는 상기 제 1 공동 음극 방전 디바이스의 상기 내부 공극 벽에 의해 둘러싸이지만, 어떤 전극도 둘러싸지 않는, 상기 유전체 배리어;
    상기 공극의 제 1 말단에 연결된 가스 분배 시스템;
    상기 대기 플라즈마의 발생을 위해 가스들의 세트가 상기 공극으로 공급되기 전에 상기 가스들의 세트를 가압하는 밀봉된 박스로서, 상기 밀봉된 박스는 상기 가스 분배 시스템과 상기 공극의 상기 제 1 말단 사이에 연결되는, 상기 밀봉된 박스; 및
    상기 제 1 공동 음극 방전 디바이스 외부에 배치된 RF 발생 디바이스로서, 상기 RF 발생 디바이스의 제 1 말단은, 전기적으로 접지되지 않으면서 상기 제 1 공동 음극 방전 디바이스의 제 1 말단에 전기적으로 연결되고, 상기 RF 발생 디바이스의 제 2 말단은, 전기적으로 접지되지 않으면서 상기 제 1 공동 음극 방전 디바이스의 제 2 말단에 전기적으로 연결되고, 상기 밀봉된 박스는 상기 제 1 공동 음극 방전 디바이스의 상기 제 1 말단과 연결되고, 상기 제 1 공동 음극 방전 디바이스의 상기 제 1 말단은 상기 밀봉된 박스와 상기 제 1 공동 음극 방전 디바이스의 상기 제 2 말단 사이에 배치되고, 상기 제 1 공동 음극 방전 디바이스의 상기 제 2 말단은 상기 제 1 공동 음극 방전 디바이스의 상기 제 1 말단과 상기 기판 사이에 배치되고, 상기 RF 발생 디바이스는, 상기 유전체 배리어 및 상기 제 1 공동 음극 방전 디바이스의 상기 내부 공극 벽을 관통하고 상기 공극으로 관통하는 RF 필드를 발생시키고, 상기 RF 발생 디바이스 및 상기 제 1 공동 음극 방전 디바이스는 공동 음극 방전 메커니즘을 통해 상기 대기 플라즈마를 발생시키고, 상기 유전체 배리어 및 상기 제 1 공동 음극 방전 디바이스의 상기 내부 공극 벽은, 상기 RF 발생 디바이스와 상기 대기 플라즈마 사이에 배치되고, 상기 유전체 배리어는 상기 대기 플라즈마와 상기 제 1 공동 음극 방전 디바이스의 상기 내부 공극 벽 사이에 위치되며, 상기 대기 플라즈마는 상기 기판을 세정하기 위해 상기 공극의 제 2 말단으로부터 돌출되는, 상기 RF 발생 디바이스를 포함하는, 기판 세정 장치.
  23. 제 22 항에 있어서,
    상기 유전체 배리어는, 상기 제 1 공동 음극 방전 디바이스의 상기 내부 공극 벽을 따라 상기 밀봉된 박스로부터 상기 공극의 상기 제 2 말단까지 배치되는, 기판 세정 장치.
  24. 제 22 항에 있어서,
    상기 제 1 공동 음극 방전 디바이스는 어떤 전극도 둘러싸지 않는, 기판 세정 장치.
  25. 삭제
  26. 삭제
  27. 삭제
  28. 삭제
  29. 삭제
KR1020077005565A 2004-09-10 2005-08-31 플라즈마 프로세싱 시스템에서 대기 플라즈마의 최적화를위한 장치 KR101335120B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US10/938,680 2004-09-10
US10/938,680 US20060054279A1 (en) 2004-09-10 2004-09-10 Apparatus for the optimization of atmospheric plasma in a processing system
PCT/US2005/031105 WO2006031452A2 (en) 2004-09-10 2005-08-31 Apparatus for the optimization of atmospheric plasma in a plasma processing system

Publications (2)

Publication Number Publication Date
KR20070057172A KR20070057172A (ko) 2007-06-04
KR101335120B1 true KR101335120B1 (ko) 2013-12-03

Family

ID=36032610

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020077005565A KR101335120B1 (ko) 2004-09-10 2005-08-31 플라즈마 프로세싱 시스템에서 대기 플라즈마의 최적화를위한 장치

Country Status (5)

Country Link
US (1) US20060054279A1 (ko)
KR (1) KR101335120B1 (ko)
CN (1) CN101023201B (ko)
TW (1) TW200624609A (ko)
WO (1) WO2006031452A2 (ko)

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1568077B1 (de) * 2002-12-04 2018-07-11 Suss MicroTec Lithography GmbH Verfahren zur vorbehandlung der oberflächen von zu bondenden substraten
US20090014644A1 (en) * 2007-07-13 2009-01-15 Inficon, Inc. In-situ ion source cleaning for partial pressure analyzers used in process monitoring
KR100892249B1 (ko) * 2007-11-21 2009-04-09 주식회사 디엠에스 플라즈마 반응장치
US8721836B2 (en) * 2008-04-22 2014-05-13 Micron Technology, Inc. Plasma processing with preionized and predissociated tuning gases and associated systems and methods
US8262923B2 (en) * 2008-12-17 2012-09-11 Lam Research Corporation High pressure bevel etch process
US8323523B2 (en) 2008-12-17 2012-12-04 Lam Research Corporation High pressure bevel etch process
WO2011044053A1 (en) * 2009-10-06 2011-04-14 Tokyo Electron Limited Method of providing stable and adhesive interface between fluorine-based low-k material and metal barrier layer
US20110081500A1 (en) * 2009-10-06 2011-04-07 Tokyo Electron Limited Method of providing stable and adhesive interface between fluorine-based low-k material and metal barrier layer
US20110081503A1 (en) * 2009-10-06 2011-04-07 Tokyo Electron Limited Method of depositing stable and adhesive interface between fluorine-based low-k material and metal barrier layer
US20120255678A1 (en) * 2011-04-11 2012-10-11 Lam Research Corporation Multi-Frequency Hollow Cathode System for Substrate Plasma Processing
US20120258555A1 (en) * 2011-04-11 2012-10-11 Lam Research Corporation Multi-Frequency Hollow Cathode and Systems Implementing the Same
US8900403B2 (en) 2011-05-10 2014-12-02 Lam Research Corporation Semiconductor processing system having multiple decoupled plasma sources
US9177756B2 (en) 2011-04-11 2015-11-03 Lam Research Corporation E-beam enhanced decoupled source for semiconductor processing
US8980046B2 (en) 2011-04-11 2015-03-17 Lam Research Corporation Semiconductor processing system with source for decoupled ion and radical control
US8900402B2 (en) 2011-05-10 2014-12-02 Lam Research Corporation Semiconductor processing system having multiple decoupled plasma sources
US9111728B2 (en) 2011-04-11 2015-08-18 Lam Research Corporation E-beam enhanced decoupled source for semiconductor processing
CN102956432B (zh) * 2012-10-19 2015-07-22 京东方科技集团股份有限公司 显示基板的大气压等离子体处理装置
RU2624000C2 (ru) * 2015-10-26 2017-06-30 Российская Федерация, от имени которой выступает Государственная корпорация по атомной энергии "Росатом" (Госкорпорация "Росатом") Генератор высокочастотного излучения на основе разряда с полым катодом
US10271415B2 (en) * 2016-04-30 2019-04-23 The Boeing Company Semiconductor micro-hollow cathode discharge device for plasma jet generation
US10468236B2 (en) * 2017-06-02 2019-11-05 XEI Scienctific, Inc. Plasma device with an external RF hollow cathode for plasma cleaning of high vacuum systems
SG11202002725UA (en) * 2017-10-01 2020-04-29 Space Foundry Inc Modular print head assembly for plasma jet printing
RU189839U1 (ru) * 2019-01-21 2019-06-06 Российская Федерация, от имени которой выступает Государственная корпорация по атомной энергии "Росатом" (Госкорпорация "Росатом") Генератор высокочастотных импульсов на основе разряда с полым катодом
CN110223904A (zh) * 2019-07-19 2019-09-10 江苏鲁汶仪器有限公司 一种具有法拉第屏蔽装置的等离子体处理系统
US20220028663A1 (en) * 2020-07-23 2022-01-27 Applied Materials, Inc. Plasma source for semiconductor processing

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004127853A (ja) * 2002-10-07 2004-04-22 Sekisui Chem Co Ltd プラズマ表面処理装置の電極構造
EP1441577A1 (en) * 2002-02-20 2004-07-28 Matsushita Electric Works, Ltd. Plasma processing device and plasma processing method

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5387842A (en) * 1993-05-28 1995-02-07 The University Of Tennessee Research Corp. Steady-state, glow discharge plasma
US5938854A (en) * 1993-05-28 1999-08-17 The University Of Tennessee Research Corporation Method and apparatus for cleaning surfaces with a glow discharge plasma at one atmosphere of pressure
JPH08250488A (ja) * 1995-01-13 1996-09-27 Seiko Epson Corp プラズマ処理装置及びその方法
JP3598602B2 (ja) * 1995-08-07 2004-12-08 セイコーエプソン株式会社 プラズマエッチング方法、液晶表示パネルの製造方法、及びプラズマエッチング装置
US6712019B2 (en) * 1996-02-08 2004-03-30 Canon Kabushiki Kaisha Film forming apparatus having electrically insulated element that introduces power of 20-450MHz
US5693241A (en) * 1996-06-18 1997-12-02 The United States Of America As Represented By The Administrator Of The National Aeronautics And Space Administration Atmospheric pressure method and apparatus for removal of organic matter with atomic and ionic oxygen
US5961772A (en) * 1997-01-23 1999-10-05 The Regents Of The University Of California Atmospheric-pressure plasma jet
USRE40046E1 (en) * 1997-04-11 2008-02-12 Tokyo Electron Limited Processing system
JP4151862B2 (ja) * 1998-02-26 2008-09-17 キヤノンアネルバ株式会社 Ｃｖｄ装置
US6383301B1 (en) * 1998-08-04 2002-05-07 E. I. Du Pont De Nemours And Company Treatment of deagglomerated particles with plasma-activated species
US6441553B1 (en) * 1999-02-01 2002-08-27 Sigma Technologies International, Inc. Electrode for glow-discharge atmospheric-pressure plasma treatment
US20020092616A1 (en) * 1999-06-23 2002-07-18 Seong I. Kim Apparatus for plasma treatment using capillary electrode discharge plasma shower
US6534921B1 (en) * 2000-11-09 2003-03-18 Samsung Electronics Co., Ltd. Method for removing residual metal-containing polymer material and ion implanted photoresist in atmospheric downstream plasma jet system
US6764658B2 (en) * 2002-01-08 2004-07-20 Wisconsin Alumni Research Foundation Plasma generator

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1441577A1 (en) * 2002-02-20 2004-07-28 Matsushita Electric Works, Ltd. Plasma processing device and plasma processing method
JP2004127853A (ja) * 2002-10-07 2004-04-22 Sekisui Chem Co Ltd プラズマ表面処理装置の電極構造

Also Published As

Publication number Publication date
US20060054279A1 (en) 2006-03-16
TW200624609A (en) 2006-07-16
WO2006031452A2 (en) 2006-03-23
CN101023201B (zh) 2011-10-05
WO2006031452A3 (en) 2007-03-01
CN101023201A (zh) 2007-08-22
KR20070057172A (ko) 2007-06-04

Similar Documents

Publication Publication Date Title
KR101335120B1 (ko) 플라즈마 프로세싱 시스템에서 대기 플라즈마의 최적화를위한 장치
KR101291347B1 (ko) 기판에서 불소계 폴리머를 제거하기 위한 장치 및 그를위한 방법
KR101770845B1 (ko) 이온 소스 구성요소의 세척 방법
US6228775B1 (en) Plasma etching method using low ionization potential gas
US7651585B2 (en) Apparatus for the removal of an edge polymer from a substrate and methods therefor
CN101536155B (zh) 一种具有原位背侧聚合物去除的等离子体蚀刻工艺
US8716143B1 (en) Plasma based photoresist removal system for cleaning post ash residue
US20110204026A1 (en) Plasma ashing method
WO2000032851A1 (en) Method and apparatus for low energy electron enhanced etching and cleaning of substrates
JP4387801B2 (ja) 半導体ウェーハの乾式蝕刻方法
KR20050101214A (ko) 플라즈마 처리 시스템에서의 에칭 동안 포토레지스트일그러짐을 감소시키는 방법
KR19980041995A (ko) 경화층을 갖는 레지스트막을 제거하기 위한 방법 및 장치
JP5227734B2 (ja) 基板の低エネルギー電子促進エッチング及びクリーニング方法及び装置
JP5030484B2 (ja) 半導体装置の作製方法
JPH07106300A (ja) 静電チャック装置
JP4607328B2 (ja) 基板の低エネルギー電子促進エッチング及びクリーニング方法及び装置
JPH10229118A (ja) 半導体装置の製造装置
US7279429B1 (en) Method to improve ignition in plasma etching or plasma deposition steps
JPH0294522A (ja) ドライエッチング方法
US20090209108A1 (en) Substrate processing method
El-Kareh et al. Contamination Control and Etch
JP2007251034A (ja) プラズマ処理方法
KR20000055849A (ko) 폴리실리콘막 식각 공정 후 브로마이드의 세정 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20161108

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20171109

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20181108

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20191112

Year of fee payment: 7