JP5030484B2 - 半導体装置の作製方法 - Google Patents

半導体装置の作製方法 Download PDF

Info

Publication number
JP5030484B2
JP5030484B2 JP2006172461A JP2006172461A JP5030484B2 JP 5030484 B2 JP5030484 B2 JP 5030484B2 JP 2006172461 A JP2006172461 A JP 2006172461A JP 2006172461 A JP2006172461 A JP 2006172461A JP 5030484 B2 JP5030484 B2 JP 5030484B2
Authority
JP
Japan
Prior art keywords
temperature
ion doping
generating means
electron generating
current
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006172461A
Other languages
English (en)
Other versions
JP2007043107A (ja
JP2007043107A5 (ja
Inventor
純一 肥塚
博史 大木
拓 長谷川
真美 後藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2006172461A priority Critical patent/JP5030484B2/ja
Publication of JP2007043107A publication Critical patent/JP2007043107A/ja
Publication of JP2007043107A5 publication Critical patent/JP2007043107A5/ja
Application granted granted Critical
Publication of JP5030484B2 publication Critical patent/JP5030484B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Electron Sources, Ion Sources (AREA)
  • Thin Film Transistor (AREA)

Description

本発明はドーピング技術を用いて半導体装置を作製する技術に関する。
半導体装置を作製する工程の一つにイオン注入工程がある。イオン注入工程は、半導体膜にソース領域またはドレイン領域を形成したり、低濃度で不純物を含む低濃度不純物領域を形成したりする場合に行われる。一つの半導体装置を形成するには様々な条件でのイオン注入工程が必要である。例えば、特許文献1では半導体装置を形成するのに多種のイオン注入工程が行われている。
現在半導体装置の作製プロセスでは、フィラメントを用いたアーク放電によりプラズマを生成するドーピング装置がよく使用される。このドーピング装置は従来のRF放電型式のドーピング装置に比べ、高電流密度、大型基板対応が容易であることから広く用いられている。フィラメントは電子発生手段であり、カソードであるフィラメントとアノードとの間に電圧をかけることでプラズマを生成している。
特開2000−349298号公報
一般的に、半導体装置作製プロセスにおいて様々な条件でイオン注入を行うときは、複数のドーピング装置を用いて行っている。例えば第1のドーピング装置で低濃度でイオン注入を行い、次に第2のドーピング装置に基板を移して高濃度でイオン注入を行っている。しかし、イオン注入工程数に応じてドーピング装置を設けなければならず、ドーピング装置を複数設ける必要があった。また、近年基板が大型化しており、それに応じてドーピング装置自体も大型化していた。
このような状況において、工場の床面積がイオンドーピング装置に占有されてしまい、上手く製造ラインを組み立てることができないという問題があった。また装置台数を揃えるのにコストもかかっていた。
一方で、装置台数を抑えるために、同一のドーピング装置で多種条件のイオン注入を処理しようとすると、アーク放電型ドーピング装置ではフィラメント(電子発生手段とも言う)の劣化の問題が発生した。特に、次工程のドーピングをより低いフィラメント電流で行うときのセットアップ時にフィラメントの劣化が顕著であった。
これは、フィラメント電流を低くするのに乗じてフィラメント温度も低くなり、材料ガスに含まれる元素の沸点以下にフィラメント温度が下がると、フィラメント付近でその元素が液体となりフィラメントに浸み入ってフィラメントを劣化させてしまうためであった。したがって、同一ドーピング装置で多種条件のイオン注入を行うと、フィラメントの劣化が起こり、フィラメントを定期的に交換する必要があるため、このようなダウンタイムの低減が大きな問題となっていた。
最近では、高濃度の材料ガスを使用することが多くなってきたことも、フィラメント劣化の問題に拍車をかけている。
以上より、工場等の床面積を有効に使用でき、フィラメントの劣化が少ないドーピング方法を提供することを課題とする。
ドーピング条件の切り替えの際に、イオンドーピング装置の少なくとも電子発生手段周囲の材料ガスを水素または希ガスによりパージし、電子発生手段周囲の材料ガスが十分にパージされた後、電子発生手段に流す電流を低減することを特徴とする。つまり、第1のイオンドーピングでの電子発生手段に流す電流を維持したまま、電子発生手段周囲の雰囲気を材料ガスから水素または希ガスに置換し、その後、電子発生手段に流す電流を低減する。そして、第2のイオンドーピング条件の材料ガス、電子発生手段に流す電流を設定し、第2のイオンドーピングを行うことを特徴とする。
この発明により、電子発生手段に流す電流を低減して、フィラメントの温度が低くなっても、電子発生手段周囲の材料ガスは既に水素または希ガスによりパージされているため、電子発生手段表面で液相になる元素がなく、電子発生手段の劣化を抑えることができる。
電子発生手段としては、カーボンナノチューブ等の冷陰極やフィラメント等が挙げられる。
本発明により、特別な装置改造を必要とせず簡便に電子発生手段の寿命を延ばすことができる。そのため、電子発生手段の交換の回数を少なくすることができ、装置の稼働率を高くして、歩留まりを上げることができる。特に、本発明は条件切り替えが多いイオン注入工程において有効である。また、少ないドーピング装置の台数で多種のドーピング工程を処理することができるため、工場等において床面積を有効に使用できる。
また、水素または希ガスを流しつつ電子発生手段の温度を降下させるため、電子発生手段の温度を速やかに降下させることができ、次の条件でのイオンドーピングまでにかかるセットアップ時間を短縮することができる。
また従来は、第1のイオンドーピングが終了した後、第2のイオンドーピングで用いる濃度の材料ガスを流し続け、ドーピング室内における第2のイオンドーピングの材料ガス濃度が安定するのを待って、第2のイオンドーピングを行っていた。しかし本発明は、第1のイオンドーピングと第2のイオンドーピングとの間に水素または希ガスによりパージする工程を入れるため、一度ドーピング室内の雰囲気が水素または希ガスによりリセットされる。そのため、第2のイオンドーピングで用いる材料ガスを、ドーピング室雰囲気がリセットされてから流すことができ、従来よりも短い時間で安定した第2のイオンドーピング条件を得ることが可能となる。したがって、本発明により、イオンドーピングのセットアップ時間を短縮し、生産効率を向上することができる。
以下、発明を実施するための最良の形態について図面を参照しながら説明する。但し、本発明は多くの異なる態様で実施することが可能であり、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明は本実施の形態の記載内容に限定して解釈されるものではない。また、異なる図面において同一のものを指す場合は同一の符号で示し、説明を省略する場合がある。
(第1実施形態)
図1に本発明で用いるイオンドーピング装置を示す。図1に示すドーピング装置は、ドーピング室702、ロードロック室704、搬送室705を有し、これらの室はゲートバルブを介して連結されている。また、搬送室705は、ダブルアームを有する搬送手段706を有している。また、排気手段708により、ドーピング室702、搬送室705、ロードロック室704等は真空排気が可能となっている。排気手段708は、ドライポンプ、メカニカルブースターポンプ、ターボ分子ポンプなどを適宜組み合わせて用いる。
ドーピング室702の一部であるイオン源701には、通常のイオン源と同じく、材料ガスを供給するガス供給系719、パージ用ガスを供給するガス供給系720、プラズマを形成するためのフィラメント711が備えられている。また、発生した電子をチャンバー内に閉じ込める磁場印加手段718も備えられている。磁場印加手段718は高密度で均一なプラズマを得るために設けられる。カソードであるフィラメントに対応したアノードは、アーク電圧(Varc)が印加されているドーピング室702の壁である。
ドーピング室702では、カソードであるフィラメントとアノードとの間に電圧を印加することにより形成されたプラズマを用いてイオンドーピングを行う。大面積の基板を処理する場合は、ステージ707で基板101を走査することにより基板全面へのイオンドーピング処理を可能とする。このような場合、イオン流の断面形状を長方形又は線形にして基板に照射すれば、装置が大型化するのを防ぐことができる。なお、図1において、基板を水平に配置し、イオンビームを基板面に対して垂直に照射する構成を示しているが、パーティクルを減らすために、基板を垂直に配置し、イオンビームを垂直に配置された基板面に対して垂直に照射する構成としてもよい。
イオンビームを形成するために、ドーピング室702には引き出し電極712、加速電極713、抑制電極714、接地電極715が備えられ、これらの電極には多数の開口が設けられその開口をイオンが通過する。イオンの加速は引き出し電圧(Vex)が印加される引き出し電極712と、加速電圧(Vac)が印加される加速電極713により行い、抑制電極714では発散するイオンを捕集してイオン流の方向性を高めている。引き出し電圧(Vex)に1〜20kVを印加して、加速電圧(Vac)を変化させることにより10〜100keVのエネルギーでイオンを加速することができる。
ドーピング用の材料ガスはフォスフィン(PH)、ジボラン(B)などであり、水素や不活性ガスで0.1〜20%程度に希釈したものを用いる。PHの場合、PH 、P 、H などがイオン種として生成され、質量分離をしない場合はこれらのイオンが712〜715の4枚の電極によりほぼ直線的に引き出され基板に照射される。
次に、このようなイオンドーピング装置を用いたイオンドーピング方法を説明する。
図2を用いて本発明のドーピング方法を説明する。図2は、第1のイオンドーピングと第2のイオンドーピングを行う際に、材料ガス、パージ用ガス、フィラメント電流、フィラメント温度それぞれの時間tに対する変動を表す。第1のイオンドーピングは第2のイオンドーピングよりも高いフィラメント電流で行う。また、第1のイオンドーピングは、第2のイオンドーピングよりも濃い濃度の材料ガスを用いる。
まず、0<t<t1では第1のイオンドーピングが行われ、材料ガスはプラズマ化される。このときフィラメントにはフィラメント電流A1が流れ、フィラメントの温度はフィラメント電流に比例した温度T1になっている。
そして、t=t1で第1のイオンドーピングを終了する。材料ガスの供給を止め、パージ用ガスを流し始める。パージ用ガスはフィラメントと反応しない元素でなるガスであれば何でもよく、例えば水素または希ガスを用いることができる。t1<t<t2は、第1のイオンドーピング時と同じフィラメント電流A1をフィラメントに流し続け、その間にパージ用ガスを用いて、ドーピング室内の雰囲気を材料ガスからパージ用ガスに置換させる。
ある程度材料ガスがパージ用ガスに置換されたt=t2から、フィラメント電流を徐々に低くしていく。これに比例してフィラメントの温度も降下する。そして、フィラメント電流が第2のイオンドーピング条件のフィラメント電流A2になるt=t3まで、フィラメント電流を低くしていく。t2<t<t3ではパージ用ガスを流していることで、フィラメントの温度をより早く降下させることができ、短い時間でフィラメント温度T2を設定することができる。
そして、t=t3で、フィラメント電流が第2のイオンドーピング条件における電流A2になったら、フィラメント電流A2を維持しつつ、フィラメント電流に伴い降下したフィラメントの温度がT2に安定するのを待つ。イオン注入は、ドーピング室内の温度によってドープされる不純物の量が左右されるため、熱発生源であるフィラメントの温度を一定にさせるのは、安定した第2のイオンドーピングを行う意味で非常に重要である。また、t=t3でパージ用ガスの供給を止め、第2のイオンドーピングの材料ガスを流し始め、第2のイオンドーピング条件での材料ガス濃度が安定するのを待つ。そして、フィラメントの温度、材料ガスの濃度等の第2のイオンドーピング条件が安定したt=t4より、第2のイオンドーピングを始める。
本実施形態ではt=t3において材料ガスを流し始めるとともに、パージ用ガスの供給を止めたが、第2のイオンドーピングが始まるt=t4の時点から材料ガスを流し始めるとともにパージ用ガスの供給を止めてもよい。また、t=t3でパージ用ガスの供給を止め、t=t4で第2のイオンドーピング条件における材料ガスを流し始めても良い。本発明において肝要なのは、フィラメント電流の低減に伴いフィラメントの温度が降下しているときに、フィラメントの周囲にフィラメントを劣化させる元素が存在しないことである。
なお、第1のイオンドーピングの材料ガスと第2のイオンドーピングの材料ガスは同一でも異なっていても良い。また、セットアップのt1<t<t3においては、図1における引き出し電極712、加速電極713、抑制電極714、接地電極715等の引き出し電極系に電圧を印加する必要はない。なぜなら本発明では、t1<t<t3において、少なくともフィラメント周囲の雰囲気が水素または希ガスにより置換されていればいいからである。
以上の方法により、第1のイオンドーピングと第2のイオンドーピングの間のセットアップにおけるフィラメントの劣化を抑えることができ、フィラメント交換のダウンタイムを少なくすることができる。つまり、一つのドーピング装置を用いて多条件のイオン注入を行うことができるため、装置で占める床面積を小さくしつつスループットの高い半導体装置の作製方法を提供できる。
また、本発明は第1のイオンドーピングと第2のイオンドーピングとの間のセットアップで、パージ用ガスを用いて一度ドーピング室内から第1のイオンドーピングの材料ガスを追い出し、ドーピング室の雰囲気をリセットしてから、第2のイオンドーピングで用いる材料ガスを流す。そのため、従来のドーピング室雰囲気をリセットしないドーピング法と比較すると、第2のイオンドーピングの材料ガスの濃度が安定するまでにかかる時間を短くすることができ、セットアップ時間を短くすることができる。
本実施形態では、電子発生手段としてフィラメントを用いたが、カーボンナノチューブ等の冷陰極を用いても良い。
(第2実施形態)
第1実施形態とは異なるイオンドーピング方法を図3を用いて説明する。図3は、第1のイオンドーピングと第2のイオンドーピングを行う際に、材料ガス、パージ用ガス、フィラメント電流、フィラメント温度それぞれの時間tに対する変動を表す。図3に示す方法は、t2<t<t3においてフィラメント電流を徐々に低減していく際に、第2のイオンドーピング条件のフィラメント電流よりも低い値まで低減することが特徴であり、その他は第1実施形態と同じである。
0<t<t2までは第1実施形態の図2と同様に各ガス及びフィラメントを制御する。そして、t=t2経過後から徐々にフィラメント電流を低くしていき、第2のイオンドーピングにおけるフィラメント電流A2よりも低いフィラメント電流A3になるまで、フィラメント電流を低くする。このときフィラメント電流A3を0A(アンペア)としても良い。このときのフィラメントの温度はT3となる。
t=t3経過後、フィラメント電流が第2のイオンドーピング条件であるA2になるよう電流値を上げる。これに伴いフィラメントの温度も上昇し、第2のイオンドーピングのフィラメントの温度T2が一定になるようにする。また、材料ガスを流すとともにパージ用ガスの供給を止めて、第2のイオンドーピングの条件が安定するのを待つ。
そして、フィラメント電流がA2、フィラメントの温度がT2となり、第2のイオンドーピング条件が安定になったら(t=t4)、第2のイオンドーピングを行う。または、t=t4の時点で材料ガスを流すとともにパージ用ガスを止めてもよい。また、t=t3でパージ用ガスを止め、t=t4で第2のイオンドーピング条件における材料ガスを流し始めても良い。本発明において肝要なのは、フィラメント電流の低減に伴いフィラメントの温度が降下しているときに、フィラメントの周囲にフィラメントを劣化させる元素が存在しないことである。
本形態の方法で第2のイオンドーピングのセットアップを行うと、セットアップ時間を短縮することができる。
フィラメントの温度の制御には、フィラメントの温度を上昇させて所望の温度にさせるときと、フィラメントの温度を下降させて所望の温度にさせるときの二通りがある。フィラメントの温度を上昇させるときは、フィラメント電流を高くすれば、自然にフィラメントの温度も比例して上昇していくため、フィラメントの温度をT3から第2のイオンドーピングのフィラメントの温度T2にするのは短時間で行うことができる。逆に、フィラメントの温度を下降させるときは、フィラメント電流を低くするとともにフィラメントの周囲の熱を外に逃がしてフィラメント自体を冷やす必要があるため、フィラメントの温度を上昇させるのに対し時間がかかる。そのため、第1実施形態のように、フィラメントの温度を下げながら第2のイオンドーピングのフィラメント温度T2に設定するのは多少時間がかかる。これに対し、本形態のように一度フィラメントの温度を下げきってから再度フィラメント電流を高くして、フィラメントの温度をT3からT2にするのは、セットアップ時間が短くなる点で効果的である。
また、本形態はフィラメントの温度をいくら下げても、フィラメントが劣化する心配はないため、セットアップ時間が最も短くなるフィラメントの温度T3を設定することができる。さらに、フィラメント温度を下げている間パージ用ガスを流しているため、フィラメントの温度が下がりやすく、セットアップ時間がより短縮される。
本形態により、第1のイオンドーピングと第2のイオンドーピングの間におけるフィラメントの劣化を抑えることができるとともに、第2のイオンドーピングまでのセットアップ時間を短縮することができる。また、第2のイオンドーピングのフィラメントの温度T2の安定性が高いため、第2のイオンドーピングにおいてドーピング量のばらつきを少なくすることができる。
本実施形態では、電子発生手段としてフィラメントを用いたが、カーボンナノチューブ等の冷陰極を用いても良い。
本実施例では、第1のイオンドーピングではP型不純物領域を形成するためにp型不純物元素としてボロンを高濃度で添加する。続いて、第2のイオンドーピングでチャネルドープ工程として、p型不純物元素であるボロンを低濃度で添加する例について説明する。
図4(A)は基板101a上に下地膜102aを形成し、その上に半導体膜108を形成した図である。図4(B)は基板101b上に下地膜102bが形成され、その上に半導体層、ゲート絶縁膜107a、ゲート電極104aを有する薄膜トランジスタを示した図である。図4(C)は、基板101c上に下地膜102cが形成され、その上に半導体層、ゲート絶縁膜107b、ゲート電極104bを有する薄膜トランジスタを示した図である。
まず、第1のイオンドーピング工程である高濃度のボロンを添加する工程としては、p型薄膜トランジスタのソース領域及びドレイン領域の形成や、低濃度不純物領域の形成があげられる。例えば、第1のイオンドーピング工程として、図4(B)のゲート電極104aをマスクとして、ソース領域及びドレイン領域として機能する高濃度不純物領域103aを形成する工程であっても良いし、又は、図4(C)において、ソース領域及びドレイン領域として機能する高濃度不純物領域103bを形成する工程であっても良い。図4(C)のゲート電極104bをマスクとして低濃度不純物領域105を形成する工程であっても良い。
一方、第2のイオンドーピング工程であるチャネルドープ工程とは、薄膜トランジスタのしきい値を制御するために、チャネル形成領域に低濃度でp型不純物元素を添加する工程である。ここでは、ジボラン(B)をプラズマ励起したイオンドープ法でボロンを添加する。この工程は1×1015〜1×1018atoms/cm(代表的には5×1016〜5×1017atoms/cm)の濃度でp型不純物元素(本実施例ではボロン)を含むチャネル形成領域を形成する。トップゲート型薄膜トランジスタでは、ゲート電極を形成する前にチャネルドープ工程をする必要があるため、半導体膜を形状加工する前に行うことが多い。具体的には、図4(A)に示すように、基板101a上に下地膜102aを介して形成された半導体膜108の全面にプラズマ励起したジボランを添加する。
本実施例のドーピング方法を図5を用いて説明する。図5は、第1のイオンドーピングと第2のイオンドーピングを行う際に、材料ガス、パージ用ガス、フィラメント電流、フィラメント温度それぞれの時間tに対する変動を表す。まず、高濃度不純物領域103aが形成される前の図4(B)で示す基板101bをドーピング室に搬入し、第1のイオンドーピングを行う。第1のイオンドーピングは、水素で希釈した濃度15%のジボラン(B)ガスを80sccmで流し、フィラメント電流A1=70Aとした。そして図4(B)で示す高濃度不純物領域103aを形成するために、ジボランをプラズマ化してゲート電極104aをマスクとしてボロンを半導体層に添加する。
基板へのイオンドーピングの開始は、プラズマの発生ではなく、引き出し電極や加速電極に電圧を印加して、発生しているプラズマを基板に当てることで制御する。逆に、イオンドーピングの終了は、引き出し電極や加速電極への電圧印加を止めることで制御する。そのため、第1のイオンドーピングの開始においては、引き出し電極や加速電極に電圧を印加するまでに、プラズマの発生と基板の搬入を完了させる。よって、プラズマを発生させるタイミングと、基板101bをドーピング室に搬入するタイミングについては、どちらが先であっても問題なく、実施者が適宜決定すれば良い。
t=t1で第1のイオンドーピングが終了したら、基板101bを搬出後、フィラメント電流は70Aのまま、ジボランガスの供給を止め、100%水素を80sccmで流し、t1≦t≦t2の10分間放置する。この間にドーピング室内の雰囲気からジボランガスは追い出され、ドーピング室を水素雰囲気にする。なお、基板101bを搬出するタイミングは、第1のイオンドーピング終了後から第2のイオンドーピングが開始される前であればいつでもよい。
t=t2になったら、t2≦t≦t3の5分間で、フィラメント電流を70Aから0Aまで下げる。この間、水素は80sccmで流している。
フィラメント電流が0Aになったら(t=t3)、水素の供給を止め、水素で希釈した濃度1%のジボランガスを30sccmで流し始める。またフィラメント電流を再び流し、第2のイオンドーピング条件であるフィラメント電流A2が50Aになるように、電流値を上昇させる。
フィラメント電流A2が50Aとなり、フィラメントの温度も一定になったら(t=t4)、第2のイオンドーピングとして、図4(A)で示すような状態の基板101aをイオンドーピング装置に移し、半導体膜108に低濃度のボロンを添加する。なお、基板101aを搬入するタイミングは、基板101bを搬出した後で第2のイオンドーピングが開始される前であればいつでも良い。
以上のドーピング方法により、薄膜トランジスタの不純物領域を形成する高濃度のドーピング工程と、チャネルドープのような低濃度のドーピング工程を続けて行うことができる。本発明により、高濃度のドーピングと低濃度のドーピングを続けて行ったときのフィラメントの劣化を抑えることができるため、歩留まりよく半導体装置を作製することができる。
特に、ボロンの沸点は3658℃であり、ドーピング工程は減圧下で行うためより沸点が降下する。そのため、フィラメントの温度T1からT3へ降下する間またはT1からT2へ降下する間に、ボロンの沸点を経由しやすい。つまりボロンを添加するときは、とくにフィラメントが劣化しやすいため、ボロンを高濃度で添加する場合に本発明を適用することは非常に効果的である。
本実施例では薄膜トランジスタにイオン注入する例を示したが、半導体基板に直接イオン注入して、チャネルドープしたり不純物領域を形成したりする工程に適用しても良い。また、本実施例において必ずしも基板101a〜c上に下地膜102a〜cを形成しなくともよく、基板101a〜c上に直接半導体層を設けても良い。
本実施例では、P型の高濃度不純物領域を形成するために、第1のイオンドーピングでp型不純物元素を高濃度でドーピングし、続いてP型の低濃度不純物領域を形成するために、第2のイオンドーピングでp型不純物元素を低濃度でドーピングする例について説明する。
図6(A)に示すように、下地膜102、半導体層、ゲート絶縁膜107、ゲート電極104、マスク201が形成された状態の基板101をドーピング室に搬入する。そして、マスク201を用いて高濃度のボロンを半導体層に添加する第1のイオンドーピングを行い、半導体層にP型の高濃度不純物領域103を形成する。なお、基板101の搬入は、第1のイオンドーピング開始前であればいつでもよい。また、プラズマを発生させる前であっても、後であってもよい。
第1のイオンドーピングが終了したらドーピング室から基板101を搬出する。そして、第1実施形態または第2実施形態と同様に、フィラメント電流を維持したままドーピング室にパージ用ガスを流し、フィラメント劣化を抑えつつ、第2のイオンドーピング工程へのセットアップを行う。なお、基板101を搬出するタイミングは、第1のイオンドーピング終了後から第2のイオンドーピングが開始される前であればいつでもよい。
そして第2のイオンドーピングのセットアップが終了したら、図6(A)からマスク201を除去した基板101をドーピング室に搬入し、第2のイオンドーピングを行う。第2のイオンドーピングにより低濃度のボロンをゲート電極104をマスクにして半導体層に添加し、図6(B)に示すように、チャネル形成領域と高濃度不純物領域103の間にP型の低濃度不純物領域105を形成する。なお、基板101を搬入するタイミングは、マスク201を除去した後で第2のイオンドーピングが開始される前であればいつでも良い。
そして、第2のイオンドーピング終了後、基板101をドーピング室から搬出する。そして、ゲート電極104上に層間絶縁膜202を形成し、高濃度不純物領域103に達するコンタクトホールを層間絶縁膜202に形成する。次にコンタクトホールを埋めるように導電層を形成し、エッチングして、高濃度不純物領域103と接続する配線203を形成する(図6(C))。以上の工程により、低濃度不純物領域105を有するLDD(Lightly Doped Drain)構造の半導体装置が完成する。
本実施例では、第1のイオンドーピングと第2のイオンドーピングとの間に、マスク201のエッチング工程が必要である。これらの工程を効率的に行うため、ドーピング装置とエッチング装置を接続し、マルチチャンバーとして一つの装置とすることが好ましい。その一例を図7に示す。
図7に、図1で示したイオンドーピング装置とエッチング装置902を示す。イオンドーピング装置とエッチング装置902は、搬送手段を有する搬送室901で接続されている。エッチング装置902、搬送室901にはそれぞれ排気手段708が設けられている。エッチング装置902には電極903、904が設けられ、電極903にはRF電源905が接続され、また、電極904上には基板101が置かれる。そして、RF電源からの電力によって電極間に放電を生じさせ、基板101上のマスク201をエッチングすることができる。
第1のイオンドーピングが終了したら、基板101をドーピング室702からエッチング装置902に搬送し、エッチング装置902でマスク201のエッチングを行う。エッチングが終了し、ドーピング室702が第2のイオンドーピング条件になったら、基板101をドーピング室702に搬送し、第2のイオンドーピングを行う。このようにすると、基板を大気にさらさずとも工程を連続的にでき、基板の汚染を防ぐことができる。
本実施例は基板101上に形成された半導体層にイオン注入する例を述べたが、半導体基板に直接イオン注入して半導体装置を作製する場合に本実施例を適用しても良い。また、本実施例において必ずしも基板101上に下地膜102を形成しなくともよく、基板101上に直接半導体層を設けても良い。
また、マスク201の代わりにメタルマスク等を用いて低濃度不純物領域105を形成する場合は、マスク201を除去する必要がない。よって、第1のイオンドーピングと第2のイオンドーピングとの間で基板101を搬出せず、そのままドーピング室に基板101を搬入したままでも良い。
本実施例では、P型の不純物領域を形成するために、第1のイオンドーピングでp型不純物元素を高濃度でドーピングし、続いてN型の不純物領域を形成するために、第2のイオンドーピングでn型不純物元素を低濃度でドーピングする例について、図8を用いて説明する。
基板101上に下地膜102を形成し、さらに第1の半導体層801、第2の半導体層802を形成する。第1の半導体層801及び第2の半導体層802上にゲート絶縁膜107を形成する。
ゲート絶縁膜107上に第1のゲート電極803と第2のゲート電極804を形成する。そして図8(A)の状態を得る。
次に図8(B)に示すように、第2の半導体層802及び第2のゲート電極804を覆うようにマスク807を形成する。そして、第1のゲート電極803をマスクとして高濃度のボロンを第1の半導体層801に添加する。この工程により、Pチャネル型薄膜トランジスタのソース領域及びドレイン領域808が形成される。当該イオンドーピング工程は、第1または第2実施形態で説明した本発明の第1のドーピング工程に相当する。
次にマスク807をエッチング除去した後、第1または第2実施形態で説明した第2のイオンドーピング工程として、第1及び第2のゲート電極をマスクにして低濃度のリンを第1の半導体層801及び第2の半導体層802に添加する(図8(C))。この工程で第1の半導体層801ではソース領域及びドレイン領域808に低濃度のリンが添加されるが、ソース領域及びドレイン領域808に添加されたボロンの濃度と比較すると非常に少ないため、ソース領域及びドレイン領域808の導電型はP型のまま維持される。一方、第2の半導体層802にはチャネル形成領域以外にリンが低濃度で添加される。
次に、絶縁層を全面に形成した後ドライエッチングをして、第1のゲート電極及び第2のゲート電極の両側面にサイドウォール805、806を形成する。さらに、Pチャネル型薄膜トランジスタを覆うようにマスク811を形成する。この状態で、第2のゲート電極804及びサイドウォール806をマスクとして、高濃度のリンを第2の半導体層802に添加する。そしてソース領域及びドレイン領域809と、低濃度不純物領域810を形成する(図8(D))。
次に、マスク811を除去した後、第1のゲート電極803、第2のゲート電極804上に層間絶縁膜812を形成する。層間絶縁膜812に、ソース領域及びドレイン領域808、809に達するコンタクトホールを形成し、これらコンタクトホールを埋めるように導電層を形成し、エッチングして、配線813〜816を形成する(図8(E))。
以上の工程により、Pチャネル型薄膜トランジスタと、LDD構造を有するNチャネル型薄膜トランジスタが同一基板上に形成される。本発明を図8(B)の第1のイオンドーピング工程と図8(C)の第2のイオンドーピング工程の間で適用することにより、フィラメントの劣化を抑えたドーピングをすることができる。また、第1のイオンドーピングから第2のイオンドーピングが終了するまでにかかる時間を短縮することができる。
さらに、マスク807をエッチング除去する際に図7に示すドーピング室702と接続するエッチング装置902で行っても良い。第1のイオンドーピングが終了したら、基板101をドーピング室702からエッチング装置902に搬送する。そしてマスク807のエッチングをし、エッチングが終了したら、第2のイオンドーピング条件になったドーピング室702に基板101を搬送し、第2のイオンドーピングを行う。この場合は、第1のイオンドーピングと第2のイオンドーピングの間のセットアップ時間を効率よく使って、マスクのエッチングを行うことができ、基板を大気にさらさず汚染も防ぐことができる。その場合、第2のイオンドーピングのセットアップの時間を利用して、マスク807をエッチング除去することができ、工程を連続的に行うことができる。
本実施例は基板101上に形成された半導体層にイオン注入する例を述べたが、半導体基板に直接イオン注入して半導体装置を作製する場合に本実施例を適用しても良い。また、本実施例において必ずしも基板101上に下地膜102を形成しなくともよく、基板101上に直接半導体層を設けても良い。
イオンドーピング装置の図。 本発明に係る半導体装置の作製方法を説明する図。 本発明に係る半導体装置の作製方法を説明する図。 実施例1を説明する図。 実施例1を説明する図。 実施例2を説明する図。 実施例2を説明する図。 実施例3を説明する図。
符号の説明
101 基板
701 イオン源
702 ドーピング室
704 ロードロック室
705 搬送室
706 搬送手段
707 ステージ
708 排気手段
711 フィラメント
712 引き出し電極
713 加速電極
714 抑制電極
715 接地電極
718 磁場印加手段
719 ガス供給系
720 ガス供給系
101a 基板
101b 基板
101c 基板
102a 下地膜
102b 下地膜
102c 下地膜
108 半導体膜
103a 高濃度不純物領域
103b 高濃度不純物領域
104a ゲート電極
104b ゲート電極
105 低濃度不純物領域
107a ゲート絶縁膜
107b ゲート絶縁膜
102 下地膜
103 高濃度不純物領域
104 ゲート電極
107 ゲート絶縁膜
201 マスク
202 層間絶縁膜
203 配線
902 エッチング装置
903 電極
904 電極
905 RF電源
901 搬送室
801 第1の半導体層
802 第2の半導体層
803 第1のゲート電極
804 第2のゲート電極
805 サイドウォール
806 サイドウォール
807 マスク
808 ソース領域及びドレイン領域
809 ソース領域及びドレイン領域
810 低濃度不純物領域
811 マスク
812 層間絶縁膜
813 配線

Claims (12)

  1. 電子発生手段を有するイオンドーピング装置を用いた半導体装置の作製方法において、
    前記電子発生手段の温度が第1の温度で、第1の材料ガスをプラズマ化した状態で、第1の半導体層に第1のイオンドーピングを行い、
    前記第1のイオンドーピング終了後、前記第1の材料ガスの供給を止めるとともに水素または希ガスを流し、
    前記水素または前記希ガスを流し続けた後、前記電子発生手段の温度を前記第1の温度から第2の温度まで降下させ、
    前記電子発生手段の温度が前記第2の温度になった後、前記水素または前記希ガスの供給を止めるとともに第2の材料ガスを流し、
    前記電子発生手段の温度が前記第2の温度で、前記第2の材料ガスをプラズマ化した状態で、第2の半導体層に第2のイオンドーピングを行うことを特徴とする半導体装置の作製方法。
  2. 電子発生手段を有するイオンドーピング装置を用いた半導体装置の作製方法において、
    前記電子発生手段の温度が第1の温度で、第1の材料ガスをプラズマ化した状態で、第1の半導体層に第1のイオンドーピングを行い、
    前記第1のイオンドーピング終了後、前記第1の材料ガスの供給を止めるとともに水素または希ガスを流し、
    前記水素または前記希ガスを流し続けた後、前記電子発生手段の温度を前記第1の温度から第2の温度まで降下させ、
    前記電子発生手段の温度が前記第2の温度になった後、前記水素または前記希ガスの供給を止めるとともに第2の材料ガスを流し、さらに前記電子発生手段の温度を前記第2の温度から第3の温度まで上昇させ、
    前記電子発生手段の温度が前記第3の温度で、前記第2の材料ガスをプラズマ化した状態で、第2の半導体層に第2のイオンドーピングを行い、
    前記第3の温度は前記第1の温度と前記第2の温度の間の温度であることを特徴とする半導体装置の作製方法。
  3. 電子発生手段を有するイオンドーピング装置を用いた半導体装置の作製方法において、
    前記電子発生手段の温度が第1の温度で、第1の材料ガスをプラズマ化した状態で、第1の半導体層に第1のイオンドーピングを行い、
    前記第1のイオンドーピング終了後、前記第1の材料ガスの供給を止めるとともに水素または希ガスを流し、
    前記水素または前記希ガスを流し続けた後、前記電子発生手段に流す電流を低くすることにより前記電子発生手段の温度を前記第1の温度から第2の温度まで降下させ、
    前記電子発生手段の温度が前記第2の温度になった後、前記水素または前記希ガスの供給を止めるとともに第2の材料ガスを流し、
    前記電子発生手段の温度が前記第2の温度で、前記第2の材料ガスをプラズマ化した状態で、第2の半導体層に第2のイオンドーピングを行うことを特徴とする半導体装置の作製方法。
  4. 電子発生手段を有するイオンドーピング装置を用いた半導体装置の作製方法において、
    前記電子発生手段が第1の温度で、第1の材料ガスをプラズマ化した状態で、第1の半導体層に第1のイオンドーピングを行い、
    前記第1のイオンドーピング終了後、前記第1の材料ガスの供給を止めるとともに水素または希ガスを流し、
    前記水素または前記希ガスを流し続けた後、前記電子発生手段に流す電流を低くすることにより前記電子発生手段の温度を前記第1の温度から第2の温度まで降下させ、
    前記電子発生手段の温度が前記第2の温度になった後、前記水素または前記希ガスの供給を止めるとともに第2の材料ガスを流し、さらに前記電子発生手段に流す電流を高くすることにより前記電子発生手段の温度を前記第2の温度から第3の温度まで上昇させ、
    前記電子発生手段の温度が前記第3の温度で、前記第2の材料ガスをプラズマ化した状態で、第2の半導体層に第2のイオンドーピングを行い、
    前記第3の温度は前記第1の温度と前記第2の温度の間の温度であることを特徴とする半導体装置の作製方法。
  5. 請求項1乃至請求項4のいずれか一項において、
    前記電子発生手段の温度を前記第1の温度から前記第2の温度まで降下させる間は、前記イオンドーピング装置に備えられた加速電極及び引き出し電極に電圧を印加しないことを特徴とする半導体装置の作製方法。
  6. 電子発生手段を有するイオンドーピング装置を用いた半導体装置の作製方法において、
    前記電子発生手段に第1の電流を流し、第1の材料ガスをプラズマ化した状態で、第1の半導体層に第1のイオンドーピングを行い、
    前記第1のイオンドーピング終了後、前記第1の材料ガスの供給を止めるとともに水素または希ガスを流し、
    前記水素または前記希ガスを流し続けた後、前記電子発生手段の電流を前記第1の電流から第2の電流まで低くし、
    前記電子発生手段の電流が前記第2の電流になった後、前記水素または前記希ガスの供給を止めるとともに第2の材料ガスを流し、
    前記電子発生手段の電流が前記第2の電流で、前記第2の材料ガスをプラズマ化した状態で、第2の半導体層に第2のイオンドーピングを行うことを特徴とする半導体装置の作製方法。
  7. 電子発生手段を有するイオンドーピング装置を用いた半導体装置の作製方法において、
    前記電子発生手段に第1の電流を流し、第1の材料ガスをプラズマ化した状態で、第1の半導体層に第1のイオンドーピングを行い、
    前記第1のイオンドーピング終了後、前記第1の材料ガスの供給を止めるとともに水素または希ガスを流し、
    前記水素または前記希ガスを流し続けた後、前記電子発生手段の電流を前記第1の電流から第2の電流まで低くし、
    前記電子発生手段の電流が前記第2の電流になった後、前記水素または前記希ガスの供給を止めるとともに第2の材料ガスを流し、さらに前記電子発生手段の電流を前記第2の電流から第3の電流まで上昇させ、
    前記電子発生手段の電流が前記第3の電流で、前記第2の材料ガスをプラズマ化した状態で、第2の半導体層に第2のイオンドーピングを行い、
    前記第3の電流は前記第1の電流と前記第2の電流の間の電流値であることを特徴とする半導体装置の作製方法。
  8. 請求項1乃至請求項7のいずれか一項において、
    前記第1のイオンドーピングにより前記第1の半導体層にボロンを高濃度で添加し、前記第2のイオンドーピングにより前記第2の半導体層にボロンまたはリンを低濃度で添加することを特徴とする半導体装置の作製方法。
  9. 請求項1乃至請求項8のいずれか一項において、
    前記第1及び前記第2の半導体層に代えて、半導体基板に前記第1のイオンドーピング及び前記第2のイオンドーピングを行うことを特徴とする半導体装置の作製方法。
  10. 請求項1乃至請求項9のいずれか一項において、
    前記第1の材料ガスと前記第2の材料ガスは同じ材料ガスであることを特徴とする半導体装置の作製方法。
  11. 請求項1乃至請求項9のいずれか一項において、
    前記第1の材料ガスと前記第2の材料ガスは異なる材料ガスであることを特徴とする半導体装置の作製方法。
  12. 請求項1乃至請求項11のいずれか一項において、
    前記電子発生手段は、カーボンナノチューブを用いた陰極又はフィラメントであることを特徴とする半導体装置の作製方法。
JP2006172461A 2005-06-30 2006-06-22 半導体装置の作製方法 Expired - Fee Related JP5030484B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006172461A JP5030484B2 (ja) 2005-06-30 2006-06-22 半導体装置の作製方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2005191532 2005-06-30
JP2005191532 2005-06-30
JP2006172461A JP5030484B2 (ja) 2005-06-30 2006-06-22 半導体装置の作製方法

Publications (3)

Publication Number Publication Date
JP2007043107A JP2007043107A (ja) 2007-02-15
JP2007043107A5 JP2007043107A5 (ja) 2009-07-23
JP5030484B2 true JP5030484B2 (ja) 2012-09-19

Family

ID=37800754

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006172461A Expired - Fee Related JP5030484B2 (ja) 2005-06-30 2006-06-22 半導体装置の作製方法

Country Status (1)

Country Link
JP (1) JP5030484B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI412035B (zh) * 2008-04-17 2013-10-11 Sony Corp Recording method of magnetic memory element
JP6584927B2 (ja) 2015-11-13 2019-10-02 住友重機械イオンテクノロジー株式会社 イオン注入装置、およびイオン注入装置の制御方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2821751B2 (ja) * 1988-12-06 1998-11-05 東京エレクトロン株式会社 イオン注入装置のクリーニング方法
JPH0378954A (ja) * 1989-08-23 1991-04-04 Hitachi Ltd イオン源
JPH08138615A (ja) * 1994-11-11 1996-05-31 Tel Varian Ltd イオン注入装置及びその排気方法
JP4182535B2 (ja) * 1999-05-27 2008-11-19 株式会社Ihi セルフクリ−ニングイオンドーピング装置およびその方法
JP3842159B2 (ja) * 2002-03-26 2006-11-08 株式会社半導体エネルギー研究所 ドーピング装置
JP4037149B2 (ja) * 2002-04-05 2008-01-23 株式会社半導体エネルギー研究所 イオンドーピング装置及びイオンドーピング方法

Also Published As

Publication number Publication date
JP2007043107A (ja) 2007-02-15

Similar Documents

Publication Publication Date Title
KR101335120B1 (ko) 플라즈마 프로세싱 시스템에서 대기 플라즈마의 최적화를위한 장치
TWI455194B (zh) 清潔基板表面之方法及設備
US6335534B1 (en) Ion implantation apparatus, ion generating apparatus and semiconductor manufacturing method with ion implantation processes
KR101770845B1 (ko) 이온 소스 구성요소의 세척 방법
US8263944B2 (en) Directional gas injection for an ion source cathode assembly
US20080185537A1 (en) In situ surface contamination removal for ion implanting
KR20140012727A (ko) 컨포멀한 도핑을 위한 방법들 및 장치
TWI636483B (zh) 將碳由含碳摻質材料佈植進入基材的方法
KR20100009625A (ko) 규소 화합물 형성 방법 및 이의 시스템
JP4363694B2 (ja) イオン注入装置および半導体装置の製造方法
KR20210094636A (ko) 3d nand 애플리케이션들을 위한 메모리 셀 제작
US7977222B2 (en) Manufacturing method of semiconductor device
JP7288907B2 (ja) イオン注入装置用の水素発生装置
TW201414868A (zh) 用於延長離子源壽命並於碳植入期間改善離子源功效之方法
JP5030484B2 (ja) 半導体装置の作製方法
KR101019987B1 (ko) 상변화 메모리 소자의 다이오드 형성방법
US9922800B2 (en) System and method for generating ions in an ion source
KR19980041995A (ko) 경화층을 갖는 레지스트막을 제거하기 위한 방법 및 장치
TW201414672A (zh) 用於延長離子源壽命並於碳植入期間改善離子源功效之組成物
JP2006221941A (ja) イオン注入装置およびイオン注入方法
KR100607800B1 (ko) 반도체 소자 제조 방법
KR102724535B1 (ko) 메모리 애플리케이션들을 위한 수직 트랜지스터 제작
JP2018073969A (ja) 太陽電池の製造方法
JP3967311B2 (ja) 半導体集積回路の作製方法
KR20040046176A (ko) 반도체 소자의 제조 장치 및 이를 이용한 반도체 소자의제조 방법

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090608

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090608

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120220

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120403

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120601

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120619

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120626

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150706

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150706

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees