KR101019987B1 - 상변화 메모리 소자의 다이오드 형성방법 - Google Patents

상변화 메모리 소자의 다이오드 형성방법 Download PDF

Info

Publication number
KR101019987B1
KR101019987B1 KR1020080102517A KR20080102517A KR101019987B1 KR 101019987 B1 KR101019987 B1 KR 101019987B1 KR 1020080102517 A KR1020080102517 A KR 1020080102517A KR 20080102517 A KR20080102517 A KR 20080102517A KR 101019987 B1 KR101019987 B1 KR 101019987B1
Authority
KR
South Korea
Prior art keywords
gas
forming
type dopant
phase change
memory device
Prior art date
Application number
KR1020080102517A
Other languages
English (en)
Other versions
KR20100043469A (ko
Inventor
황선환
박기선
이기홍
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020080102517A priority Critical patent/KR101019987B1/ko
Priority to US12/493,263 priority patent/US20100099243A1/en
Publication of KR20100043469A publication Critical patent/KR20100043469A/ko
Application granted granted Critical
Publication of KR101019987B1 publication Critical patent/KR101019987B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20Multistable switching devices, e.g. memristors
    • H10N70/231Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26Bombardment with radiation
    • H01L21/263Bombardment with radiation with high-energy radiation
    • H01L21/265Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/2658Bombardment with radiation with high-energy radiation producing ion implantation of a molecular ion, e.g. decaborane
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26Bombardment with radiation
    • H01L21/263Bombardment with radiation with high-energy radiation
    • H01L21/265Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26Bombardment with radiation
    • H01L21/263Bombardment with radiation with high-energy radiation
    • H01L21/265Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26513Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816Lateral DMOS transistors, i.e. LDMOS transistors
    • H01L29/7817Lateral DMOS transistors, i.e. LDMOS transistors structurally associated with at least one other device
    • H01L29/7818Lateral DMOS transistors, i.e. LDMOS transistors structurally associated with at least one other device the other device being a pn-junction diode
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B63/00Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/20Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011Manufacture or treatment of multistable switching devices
    • H10N70/061Shaping switching materials
    • H10N70/066Shaping switching materials by filling of openings, e.g. damascene method
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/821Device geometry
    • H10N70/826Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Ceramic Engineering (AREA)
  • Semiconductor Memories (AREA)

Abstract

상변화 메모리 소자의 다이오드 형성방법을 개시한다. 본 발명은 불순물 영역이 형성된 반도체 기판을 제공하는 단계, 상기 반도체 기판상에 형성된 상기 불순물 영역을 노출시키는 콘택홀을 갖는 절연막을 형성하는 단계, 상기 콘택홀 내에 폴리 실리콘 또는 단결정 실리콘을 매립하는 단계, 및 상기 실리콘층 내에 가스 클러스터 이온 빔 방식으로 P 타입 도펀트 소스 가스를 도핑하는 단계를 포함하는 상변화 메모리 소자의 다이오드 형성방법 관한 것이다.
GCIB, Gas Cluster Ion Beam, PRAM

Description

상변화 메모리 소자의 다이오드 형성방법{Method for Forming Diode in Phase Change Random Access Memory Device}
본 발명은 상변화 메모리 소자의 형성방법에 관한 것으로, 보다 구체적으로는 상변화 메모리 소자의 다이오드 형성방법에 관한 것이다.
상변화 메모리 소자의 디바이스의 상용화에 있어서, 가장 큰 문제점은 상변화 메모리 소자 작동에 있어서, 수 mA의 동작 전류가 필요하지만 현재 개발되고 있는 트랜지스터는 이를 만족시키기 힘들다. 이를 해결하기 위해서는 기존의 스위칭을 하는 트랜지스터 대신에 그와 동일한 역할을 할 수 있는 다이오드를 형성하는 연구가 활발히 진행되고 있다.
한편, 하부 전극 콘택 물질과 인터콘택(Intercontact)의 코발트 실리사이드 등에 대해서도, 안정하면서 극 저항을 구현하는 실리사이드 계열 구성의 실리콘 다이오드 셀 구현은 고집적 반도체 소자의 콘택 저항 감소를 통한 동작 전류 개선을 위한 매우 강건한(Robust) 구성으로 물질간의 연결 콘택 저항을 감소하는 최적의 대안이나, 이때 필연적으로 레이어(Layer) 형성 공정에 따른 물질간에 계면 반응을 통한 비정상 표면층 형성으로 콘택 저항 열화가 동반된다. 이러한 콘택 저항 열화 는 동작 전류를 열화 시켜 다이오드 동작 실패를 발생시키는 문제점을 가지고 있다.
따라서, 본 발명의 목적은 동작 전류 특성 및 콘택 저항 특성을 개선할 수 있는 상변화 메모리 소자의 다이오드 형성방법을 제공하는 것이다.
상기한 본 발명의 목적을 달성하기 위한 본 발명은 불순물 영역이 형성된 반도체 기판을 제공하는 단계, 상기 반도체 기판상에 형성된 상기 불순물 영역을 노출시키는 콘택홀을 갖는 절연막을 형성하는 단계, 상기 콘택홀 내에 폴리 실리콘 또는 단결정 실리콘을 매립하는 단계, 및 상기 실리콘층 내에 가스 클러스터 이온 빔 방식으로 P 타입 도펀트 소스 가스를 도핑하는 단계를 포함한다.
본 발명에 의하면, 기존 붕소(11B), 삼불화붕소(BF3)가 대비하여 가스 클러스터 이온 빔(Gas Cluster Ion Beam; GCIB)으로 P형 불순물 영역을 형성할 경우 불순물의 활성비(Activation Ratio) 증가에 의한 다이오드의 콘택 저항 개선으로 동작 전류가 증가되고, 다이오드 주변의 결점이 형성되지 않기 때문에 누설 전류(Leakage Current) 발생을 억제할 수 있다.
이하, 첨부한 도면에 의거하여 본 발명의 바람직한 실시예를 설명하도록 한다.
설명에 앞서, 반도체 기판(100)은 셀(Cell) 영역과 주변회로(Core) 영역으로 나누어 정의되어 있고, 주변회로 영역에는 상세히 도시되지 않았으나, 게이트 절연막, 게이트 도전층, 그 측벽에 형성된 스페이서를 포함하는 게이트 전극 구조체를 포함하며, 게이트 전극 구조체 양측의 반도체 기판에는 소오스/드레인 영역(도시 되지않음)이 형성되어 있는 모스 트랜지스터 소자(115)가 구비되어 있다.
이하에서는, 상기 주변 영역에 모스 트랜지스터 소자(115) 형성을 완성한 후에, 셀 영역에 PRAM 다이오드를 형성하는 방법에 대하여 설명하기로 한다.
도 1 내지 도 3은 본 발명에 따른 PRAM 소자의 다이오드 형성방법에 관한 각 공정별 단면도이다.
우선, 도 1에 도시된 바와같이, 반도체 기판(100)의 셀(Cell) 영역에 N 타입 도펀트를 주입하여, N 타입 도펀트 불순물 영역(100b)을 형성한 다음, 반도체 기판 (100)의 결과물 상부에 절연막(110)을 형성한다.
다음, 절연막(110)은 TEOS(tetraethly orthosilicate), USG(Undoped Silicate Glass), SOG(Spin on glass), FOX(flowable oxide), 또는 HDP-CVD 산화물 등과 같은 산화물을 사용하여 형성된다. 또한 절연막(110)은 화학 기상 증착 공정(CVD), 저압 화학 기상 증착(LPCVD), 플라즈마 화학 기상 증착(PECVD) 또는 고밀도 플라즈마 화학 기상 증착(HPCVD) 공정을 이용하여 형성할 수 있다.
그리고 난 후, 절연막(110)상에 포토레지스트 패턴(130)을 형성한 후, 상기 포토레지스트 패턴(130)을 식각 마스크(130)로 이용하여 절연막(115)을 소정부분 식각함으로서, 불순물 영역(100b)들을 부분적으로 노출시키는 콘택홀(119)을 형성 한다.
다음, 도 2에 도시된 바와같이, 콘택홀(119) 형성 후, 콘택홀(119) 내부를 N형의 불순물이 도핑된 실리콘층(120)을 이용하여 매립한다. 상기 실리콘층(120)은 폴리 실리콘층 또는 단결정 실리콘층일 수 있다.
다음, 상기 N 타입의 불순물이 도핑된 실리콘층(120)에 P 타입 가스 클러스터 소스를 이용하여, P 타입 불순물 도핑 공정(140)을 실시한다.
여기서, 상기 P 타입 도펀트 소스 가스는 삼불화붕소(BF3) 및 아르곤 가스(Ar) 화합물, 디보란(B2H6) 및 아르곤(Ar) 가스 화합물, 삼불화붕소(BF3), 삼불화질소(NF3) 및 산소(O2) 화합물 또는 디보란(B2H6), 삼불화질소(NF3) 및 산소(O2) 화합물일 수 있다.
이때, 상기 P 타입 도펀트 소스 가스 도핑 공정(140)으로 플라즈마 도핑, 클러스터 이온 빔, 가스 클러스터 이온 빔(Gas Cluster Ion Beam이하; GCIB) 등을 사용할 수 있으며, 본 실시예에서는 가스 클러스터이온 빔 방식을 이용하였다.
여기서, 상기 GCIB 장치에 대해 도 4에 개략적으로 설명하였다.
우선, GCIB 장치는 고도로 조준된 방향성 이온 빔으로 폐쇄 루프의 피드백이 조정된 정밀한 기계적 스캐닝과 원천 화학종, 가속 전압과 이온 조사량에 따라 정의된 공정 파라미터를 제공함으로서 이온 주입에서 볼 수 있는 것과 같은 수준의 생산품 균일성과 재생성을 얻을 수 있다.
그러나, 클러스터 이온과 목표물질 표면과의 상호작용은 이온 주입기에서 공 급하는 모노머 이온과는 완전히 다르다.
아르곤(Ar)같은 비활성 기체를 사용하는 GCIB의 경우 목표물질에 충격을 가하는 클러스터 이온은 튕김 효과를 주는데 이것은 원자 수준의 평탄하게 함과 세척에 유용하다.
또한, 산소(O2), 질소(N2), 사불화탄소(CF4), 육불화황(SF6) 또는 불소(F2) 같은 목표물질과 반응할 수 있는 화학종을 사용하는 경우 클러스터의 충격이 만들어 내는 국지적 온도와 압력이 클러스터의 원자와 목표물질의 원자 간에 지극히 효과적인 화학 반응을 일으키며, 이러한 GCIB 적용에 따른 장점으로는 실제로 이온 프리(Free) 공정이며, 하나의 차지(Charge) 당 5000개 이상의 원자를 포함하고 있음으로 양산성이 우수하며 아주 얕은(20nm 이하) 이온 주입 공정이 가능하다.
도 4에서 도면 부호 201은 노즐, 202는 스키머, 203은 이온화기, 204는 빔 광학기, 205는 자력 필터링, 206은 빔 중화기, 207은 조리개, 208은 기계적 스케너, 209는 패러데이 전류 모니터를 나타낸다.
도 4를 참조하면, 적용 부분에 따라 클러스터는 아르곤(Ar), 산소(O2), 질소(N2)와 이들과 다양한 반응성 기체인 사불화탄소(CF4) 또는 육불화황(SF6) 등의 혼합기체를 포함하는 많은 서로 다른 기체에서 생산될 수 있다.
우선, 제 1 진공 단계에서 원천 기체를 고압에서 노즐(201)을 통하여 초음속으로 진공에 팽창시키면 중성 클러스터가 형성된다.
스키머(202)를 통과하여 제 2 진공 단계에 들어간 클러스터는 전자의 맹폭을 받고 이온화되어 몇 킬로볼트로부터 몇 십 킬로볼트까지 이 빔의 응용 의도에 맞게 고에너지로 가속된다. 추출된 빔은 자력 필터링(205)으로 모노머 이온을 걸러내고 몇 백에서 몇 천 원자 범위의 크기 분포를 가진 클러스터로만 된 빔이 된다.
제 3 진공 단계에서, 목표 기질의 균일한 처리를 위하여 기계적 스캐너(208)를 이용한다. 패러데이 전류 모니터(209)로 조사량을 조정한다. 시스템은 기질 취급 로봇이 있어 기질을 빔에 대하여 조정할 수 있다. 이러한 과정을 거쳐 가스 클러스터 이온 빔이 발생된다.
본 발명에서는 도펀트 도핑시 안정적인 공정을 위해, 기판 지지대인 칠러(Chiller) 온도 즉, 공정 온도는 10℃∼500℃을 유지하며, 임플란트 에너지는 5∼80KeV, 임플란트 도우즈는 1×1011∼5.0×1017/Cm2 의 범위로 진행할 수 있다.
그 후, 도 3에 도시된 바와같이, 절연막(110) 상에 잔류하는 하드 마스크로 이용된 포토레지스트 패턴(130)을 공지의 애슁(Ashing) 공정 및 스트리핑 공정을 이용하여 제거한다.
이후의 후속 공정은 일반적인 상변화 메모리 소자의 형성 공정 절차와 동일하게 할 수 있다.
도 5는 가스 클러스터 이온 빔(GCIB)과 기존의 이온 빔 방식의 불순물 활성화 분포를 보여주는 그래프이다.
도 5를 참조하면, 붕소(11B) 또는 불화붕소(BF2) GCIB 이온 주입 에너지가 300eV일때 GCIB이 이온 빔 방식보다 활성화가 더 많이 이루어졌음을 알 수 있다. 이때, X축의 단위는 접합길이(10-10cm2), Y축의 단위는 면저항(Ω/□)을 나타낸다.
이상 본 발명을 바람직한 실시 예를 들어 상세하게 설명하였으나, 본 발명은 상기 실시예에 한정되지 않고, 본 발명의 기술적 사상의 범위 내에서 당 분야에서 통상의 지식을 가진 자에 의하여 여러가지 변형이 가능하다.
도 1 내지 도 3은 본 발명의 일 실시예에 따른 공정 순서 단면도,
도 4는 본 발명의 실시예에 사용된 가스 클러스터 이온 빔(GCIB) 장치의 구성도, 및
도 5는 가스 클러스터 이온 빔(GCIB)과 기존의 이온 빔 방식의 불순물 활성화 분포를 보여주는 그래프이다.
〈도면의 주요부분에 대한 부호의 설명〉
100 : 반도체 기판 100a : 소자 분리막
100b : 불순물 영역 110 : 층간 절연층
115 : 트랜지스터 소자 120 : 폴리 실리콘 또는 단결정 실리콘
119 : 콘택홀 130 : 포토레지스트 패턴
140 : P 타입 가스 클러스터 이온 빔(GCIB)
150 : PN 다이오드

Claims (9)

  1. 불순물 영역이 형성된 반도체 기판을 제공하는 단계;
    상기 반도체 기판상에 형성된 상기 불순물 영역을 노출시키는 콘택홀을 갖는 절연막을 형성하는 단계;
    상기 콘택홀 내에 폴리 실리콘 또는 단결정 실리콘을 매립하는 단계; 및
    상기 실리콘층 내에 가스 클러스터 이온 빔 방식으로 P 타입 도펀트 소스 가스를 도핑하는 단계를 포함하며,
    상기 P 타입 도펀트 가스는 P 타입 클러스터 이온 및 비활성 가스를 포함하는 상변화 메모리 소자의 다이오드 형성방법.
  2. 삭제
  3. 제 1 항에 있어서,
    상기 P 타입 도펀트 소스 가스는 디보란(B2H6) 가스 및 아르곤(Ar) 가스를 포함하는 상변화 메모리 소자의 다이오드 형성방법.
  4. 제 1 항에 있어서,
    상기 P 타입 도펀트 소스 가스는 삼불화붕소(BF3) 및 아르곤(Ar) 가스를 포함하는 상변화 메모리 소자의 다이오드 형성방법.
  5. 제 1 항에 있어서,
    상기 P 타입 도펀트 소스 가스는 디보란(B2H6) 가스, 삼불화질소(NF3), 및 산소(O2) 가스를 포함하는 상변화 메모리 소자의 다이오드 형성방법.
  6. 제 1 항에 있어서,
    상기 P 타입 도펀트 소스 가스는 삼불화붕소(BF3), 삼불화질소(NF3) 및 산소(O2) 가스를 포함하는 상변화 메모리 소자의 다이오드 형성방법.
  7. 제 1 항에 있어서,
    상기 P 타입 도펀트 소스 가스를 도핑 시 온도는 10℃ ~ 500℃ 범위인 상변화 메모리 소자의 다이오드 형성방법.
  8. 제 1 항에 있어서,
    상기 P 타입 도펀트 소스 가스를 도핑 시 에너지는 5 ~ 80KeV 범위에서 진행하는 상변화 메모리 소자의 다이오드 형성방법.
  9. 제 1 항에 있어서,
    상기 P 타입 도펀트 소스 가스를 도핑 시 도우즈는 1E11 ~ 5E17/Cm2의 범위인 상변화 메모리 소자의 다이오드 형성방법.
KR1020080102517A 2008-10-20 2008-10-20 상변화 메모리 소자의 다이오드 형성방법 KR101019987B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020080102517A KR101019987B1 (ko) 2008-10-20 2008-10-20 상변화 메모리 소자의 다이오드 형성방법
US12/493,263 US20100099243A1 (en) 2008-10-20 2009-06-29 Method for forming diode in phase change random access memory device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080102517A KR101019987B1 (ko) 2008-10-20 2008-10-20 상변화 메모리 소자의 다이오드 형성방법

Publications (2)

Publication Number Publication Date
KR20100043469A KR20100043469A (ko) 2010-04-29
KR101019987B1 true KR101019987B1 (ko) 2011-03-09

Family

ID=42109010

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080102517A KR101019987B1 (ko) 2008-10-20 2008-10-20 상변화 메모리 소자의 다이오드 형성방법

Country Status (2)

Country Link
US (1) US20100099243A1 (ko)
KR (1) KR101019987B1 (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10825685B2 (en) 2010-08-23 2020-11-03 Exogenesis Corporation Method for neutral beam processing based on gas cluster ion beam technology and articles produced thereby
US10202684B2 (en) 2010-08-23 2019-02-12 Exogenesis Corporation Method for neutral beam processing based on gas cluster ion beam technology and articles produced thereby
US9799488B2 (en) 2010-08-23 2017-10-24 Exogenesis Corporation Method and apparatus for neutral beam processing based on gas cluster ion beam technology
RU2579749C2 (ru) * 2010-08-23 2016-04-10 Эксодженезис Корпорейшн Способ и устройство обработки нейтральным пучком, основанные на технологии пучка газовых кластерных ионов
KR20170004381A (ko) * 2015-07-02 2017-01-11 삼성전자주식회사 불순물 영역을 포함하는 반도체 장치의 제조 방법

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20080002063A (ko) * 2006-06-30 2008-01-04 삼성전자주식회사 콘택홀 형성 방법 및 이를 이용한 상변화 메모리 소자 형성방법
KR100852233B1 (ko) * 2007-02-21 2008-08-13 삼성전자주식회사 수직형 다이오드의 형성 방법 및 이를 이용하는 상변화메모리 장치의 제조 방법
KR20080079865A (ko) * 2007-02-28 2008-09-02 삼성전자주식회사 콘택홀 내에 실리콘 패턴의 형성 방법, 이를 채택하는다이오드의 제조 방법 및 상변이 기억 셀의 제조 방법

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060292762A1 (en) * 2005-06-22 2006-12-28 Epion Corporation Replacement gate field effect transistor with germanium or SiGe channel and manufacturing method for same using gas-cluster ion irradiation
KR100881055B1 (ko) * 2007-06-20 2009-01-30 삼성전자주식회사 상변화 메모리 유닛, 이의 제조 방법, 이를 포함하는상변화 메모리 장치 및 그 제조 방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20080002063A (ko) * 2006-06-30 2008-01-04 삼성전자주식회사 콘택홀 형성 방법 및 이를 이용한 상변화 메모리 소자 형성방법
KR100852233B1 (ko) * 2007-02-21 2008-08-13 삼성전자주식회사 수직형 다이오드의 형성 방법 및 이를 이용하는 상변화메모리 장치의 제조 방법
KR20080079865A (ko) * 2007-02-28 2008-09-02 삼성전자주식회사 콘택홀 내에 실리콘 패턴의 형성 방법, 이를 채택하는다이오드의 제조 방법 및 상변이 기억 셀의 제조 방법

Also Published As

Publication number Publication date
KR20100043469A (ko) 2010-04-29
US20100099243A1 (en) 2010-04-22

Similar Documents

Publication Publication Date Title
US8501605B2 (en) Methods and apparatus for conformal doping
US5969398A (en) Method for producing a semiconductor device and a semiconductor device
US7737010B2 (en) Method of photoresist strip for plasma doping process of semiconductor manufacturing
KR100568859B1 (ko) 디램 반도체 장치의 트랜지스터 제조방법
KR100294089B1 (ko) Mis형반도체장치제작방법
KR100354438B1 (ko) 모스 트랜지스터의 실리콘 게르마늄 게이트 폴리 형성방법 및 이를 이용한 씨모스 트랜지스터 형성 방법
JP2008547229A (ja) 置換ゲート電界効果トランジスタ、及びその製造方法
EP3288065A1 (en) Semiconductor structure and fabrication method thereof
KR101019987B1 (ko) 상변화 메모리 소자의 다이오드 형성방법
US20130023104A1 (en) Method for manufacturing semiconductor device
US8164142B2 (en) Semiconductor device and method of manufacturing semiconductor device
KR20110091722A (ko) P3i 챔버에서 등각 도핑의 개선
TW200807514A (en) Plasma doping method and method for fabricating semiconductor device using the same
US9881840B2 (en) Method of fabricating gate electrode using a treated hard mask
CN113380624A (zh) 一种半导体器件及其制造方法
US8466050B2 (en) Method for dual energy implantation for ultra-shallow junction formation of MOS devices
US9337314B2 (en) Technique for selectively processing three dimensional device
KR20080033561A (ko) 기판 도핑 방법
US7888245B2 (en) Plasma doping method and method for fabricating semiconductor device using the same
KR100915165B1 (ko) 반도체 소자의 제조방법
KR20090044838A (ko) 플라즈마 도핑 방법 및 그를 이용한 반도체 소자의제조방법
JP2000340790A (ja) 半導体装置およびその製造方法ならびに電界効果型トランジスタ
US10651003B2 (en) Ion implanting method
KR100587050B1 (ko) 반도체 소자의 제조방법
KR20040008634A (ko) 피모스트랜지스터의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee