JP4363694B2 - イオン注入装置および半導体装置の製造方法 - Google Patents
イオン注入装置および半導体装置の製造方法 Download PDFInfo
- Publication number
- JP4363694B2 JP4363694B2 JP10552899A JP10552899A JP4363694B2 JP 4363694 B2 JP4363694 B2 JP 4363694B2 JP 10552899 A JP10552899 A JP 10552899A JP 10552899 A JP10552899 A JP 10552899A JP 4363694 B2 JP4363694 B2 JP 4363694B2
- Authority
- JP
- Japan
- Prior art keywords
- ion implantation
- ions
- ion
- substrate
- mask
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
【０００１】
【発明の属する技術分野】
本発明は、イオン注入装置およびイオン注入工程を有する半導体装置の製造方法に関する。
【０００２】
【従来の技術】
近年、コンピュータや通信機器の重要部分には、多数のトランジスタや抵抗等を電気回路を達成するように結びつけ、１チップ上に集積化して形成した大規模集積回路（ＬＳＩ）が多用されている。このため、機器全体の性能は、ＬＳＩ単体の性能と大きく結びついている。ＬＳＩ単体の性能向上は、集積度を高めること、つまり素子の微細化により実現できる。
【０００３】
素子の微細化は、例えばソース・ドレイン拡散層などの拡散層を形成する際のイオン注入およびその後の熱処理（アニール）を最適化することにより可能となる。これにより、例えば０．２μｍ以下の浅いソース・ドレイン拡散層を有するＭＯＳトランジスタを実現することが可能となる。
【０００４】
このような浅い拡散層を不純物ドーピングで形成するためには、イオン注入の際に不純物原子を浅く分布させ、その後の熱処理で不純物原子が深く拡散しないように少ない熱予算を組むことが必要である。
【０００５】
一方、ＭＯＳトランジスタ等の素子が形成されるウェルや、ＭＯＳトランジスタのチャネルが誘起される領域（チャネルドーピング層）を不純物ドーピングで形成するためには、注入量を高精度に制御することが要求される。
【０００６】
同一基板内にチャネルの導電型の異なるＭＯＳトランジスタ、またはしきい値電圧の異なるＭＯＳトランジスタを作成する場合、ウェル、チャネル、またはポリシリコン膜（ゲート電極）に対するイオン注入の際には必ずレジストマスクが必要であった。
【０００７】
すなわち、全面にレジストを塗布し、次いでイオン注入の必要な部分のレジストを除去してレジストパターンを形成し、次いでこのレジストパターンをマスクにしてイオン注入を行う必要があった。
【０００８】
この方法を用いると、レジスト塗布・光露光・レジスト現像（レジストパターン形成）、イオン注入、レジストアッシング、硫酸・過酸化水素水処理などの湿式処理という一連の工程が必要である。
【０００９】
ところで、ＬＳＩを製造する場合には、例えばＤＲＡＭを製造する場合にはリソグラフィ工程が２０〜３０回程度必要になるが、そのうちの３０％程度はイオン注入の打ち分けのためのものである。
【００１０】
このようなイオン注入の打ち分けのためには、上述したように一連の工程が必要となる。そのため、ＬＳＩの製造に要する時間が長くなり、またコストも高くなってしまうという問題があった。
【００１１】
ところで、イオン注入法（イオン照射法）は、半導体基板に硼素（Ｂ）、燐（Ｐ）、砒素（Ａｓ）等の不純物を導入してＰＮ接合を形成する方法として、広く用いられている。このイオン注入法によれば、目的とする場所に不純物の濃度と深さを精密にコントロールして導入することができる。
【００１２】
イオン注入装置（イオン照射装置）の心臓部となるイオン源チャンバーには、大別して熱電極を用いたフリーマン型（Ｆｒｅｅｍａｎ Ｔｙｐｅ）、バーナス型（Ｂｕｒｎｕｓ Ｔｙｐｅ）と、マグネトロンを用いたマイクロ波型がある。
【００１３】
図１６は、従来のバーナス型イオン源チャンバーの断面構造を示したものであり、同図Ａはチャンバーの上面に平行な断面を、同図Ｂはチャンバーの側面に平行な断面をそれぞれ示したものである。アークチャンバー７１の一方の端面には絶縁支持部７５およびリフレクター（スペーサー）７６を介してタングステンフィラメント７７が設けられており、アークチャンバー７１の他方の端面に絶縁支持部７５を介して対向電極７４が設けられている。
【００１４】
次にこの装置を用いてイオンを取り出す方法を説明する。ガス導入口７２から例えばＡｒガスを供給するとともに、タングステンフィラメント７７から熱電子を放出させ、対向電極７４によって熱電子の運動方向をフィラメントから放出された方向と反対方向に偏向することにより、アークチャンバー７１内に導入されたＡｒガスと熱電子との衝突確率を高めてイオン化を行う。そしてフロントプレート７８に設けたイオン引き出し口７３からイオンが取り出される
一方、図１７は従来のフリーマン型イオン源チャンバーの断面構造を示したものであり、同図（ａ）はチャンバーの上面に平行な断面を、同図（ｂ）はチャンバーの側面に平行な断面をそれぞれ示したものである。アークチャンバー９１の対向する面にそれぞれ絶縁支持部９５を介してリフレクター９６が設けられており、この対向するリフレクター９６間に棒状のタングステンフィラメント９７が設けられている。
【００１５】
次にこの装置を用いてイオンを取り出す方法を説明する。ガス導入口９２から例えばＡｒガスを供給するとともに、タングステンフィラメント９７から熱電子を放出させてプラズマを生じさせる。同時に電磁石１００によりフィラメント９７に平行な磁界と、フィラメント電流による回転磁界を発生させ、リフレクター９６の作用によってアークチャンバー９１内で電子を複雑に運動させることにより、タングステンフィラメント９７から放出される熱電子とガス導入口９２から供給させるガスとの衝突確率を高めている。そしてフロントプレートに設けたイオン引き出し口９３からイオンが取り出される。
【００１６】
また、図１８は、マイクロ波型のイオン源チャンバーの断面構造図を示したものである。この装置を用いてイオンを取り出すには、マグネトロン１１１でマイクロ波を発生させ、発生したマイクロ波を導波管１１２を通して放電箱１１３に導き、上記アークチャンバーに相当する放電箱１１３内でプラズマを発生させ、引き出し電極１１４を通してイオンを取り出すというものである。
【００１７】
これらの従来のイオン源チャンバーでは照射されるべきイオンは、一般にガス、乃至個体を昇華することで得られた蒸気をアークチャンバーに導入し、上記プラズマによってイオン化することで得られていた。すなわち上記従来のイオン源チャンバーでは照射されるべきイオンは、蒸気（気体）として供給されることが必須要件になっていた。しかしながら、Ｂ（ボロン）、Ｔｉ（チタン）などの高融点金属ではイオン注入に必要な１Ｅ−４Ｔｏｒｒ程度の蒸気圧を得るには例えばＴｉでは１４００℃以上に加熱することが必要であるため、事実上この方法でのイオン注入は不可能であった。
【００１８】
また逆に、インジウムはその融点が約１５６℃と低すぎる為に、プラズマ中で容易に融解してしまい、非常に使い勝手が悪かった。
【００１９】
これに対して、これらの金属の塩化物ガス、弗化物ガスなどを用いてイオン注入する方法が開発され、これらの低融点金属も使用可能となった。しかしながらこの方法は塩化物ガス、弗化物ガスに起因する、塩素、弗素ないし塩素化合物、弗素化合物等によるアークチャンバー内壁、および熱電子放出用フィラメントの腐食が不可避であった。
【００２０】
また、Ｉｎについても塩化物ガスを用いた方法が試みられた。例えば、図１６に示した従来型のイオン源チャンバーにＩｎＣｌ３を３３０℃に加熱して得られた蒸気を導入してイオン化を行った場合には、ＩｎＣｌ３から解離した塩素イオン又はラジカルがタングステンを主成分とするアークチャンバーの内壁面をエッチングする他、タングステンフィラメントまでもエッチングしてしまうため、フィラメントの細線化が著しくなって抵抗増大を招き、アーク放電に必要な制御ができなくなってしまった。また、引き出し電極をもエッチングしてしまい、安定なイオンの引き出しができなくなってしまった。その結果、約５時間で異常放電が多発し、イオン打ち込みができなくなってしまった。
【００２１】
このように、高融点金属、Ｉｎのイオン化を塩素系化合物を用いて行う限り、アークチャンバーの内壁およびタングステンフィラメントには、イオン化により発生する塩素イオンや塩素ラジカルによるエッチング反応が起こり、これを回避することはできなかった。
【００２２】
更に、塩化インジウムなどの塩化物ガスと、弗化ホウ素、弗化ゲルマニウムなどの弗化物ガスを同一のアークチャンバー内に交互に導入してイオン化させると、例えば弗化ホウ素の導入時に弗素が壁面に吸着して残存し、塩化物ガス導入時に反応して強い酸化剤である弗化塩素が形成され、アルミニウムやステンレスだけではなく、タングステン,モリブデン,グラファイトなどの安定な高融点材料で作られているにもかかわらずアークチャンバー内壁、熱電子放出用フィラメントの腐食が加速されるという問題があった。さらに、排気ガス中の弗素、塩素の除害が必要になり、装置コストが高くなるという問題もあった。
【００２３】
また、酸化物ガスの場合には、イオン発生装置もしくはイオン照射装置に使用するカーボン（グラファイト）系の部材、特にイオンを引き出す為の電極等を酸化してしまい装置の寿命を著しく短縮させてしまうという問題があった。
【００２４】
特にフィラメントは塩素,弗素により腐食してしまい安定したアーク放電を長時間得ることが困難なため長時間作業はきわめて困難であった。また、塩化物が容易に得られない金、白金等の貴金属は依然としてイオン注入は極めて困難であった。
【００２５】
更に、固体の弗化物の場合は潮解性があり、例えば気化させるために加熱オーブンに充填している最中に、大気中の水分と反応し、溶けてしまうなど非常に使い勝手が悪かった。
【００２６】
上記課題に対して本発明者らは、図１９にバーナス型イオン源チャンバーの改良型を例として示したように、アークチャンバー７１内に所望のイオン源からなる板状の材料７９を載置し、アークチャンバー７１内にプラズマを発生させ、材料７９をスパッタリングして所望のイオン（以下、スパッタリングイオンと称する）を発生させる方法を開示した（特開平１０−１８８８３３公報）。この方法は、上記各方法で事実上不可能であった高融点金属のイオンを容易に発生させる事ができる点で極めて優れた方法であった。なお、ここで、上述の図１９の説明では、図１６に記載したイオン源チャンバーと同一部分には同一の符号を付し説明を省略した。
【００２７】
しかしながら、上記スパッタリングイオンを用いる方法でも、Ｉｎのように融点が低い金属、Ｓｂのように単体の固体が不安定な金属のイオン注入を安定して行うことは依然として非常に困難であった。
【００２８】
一方、従来の半導体基板の製造方法ではｐ型不純物とｎ型不純物をイオン注入する場合には、別のイオン注入装置を用いるか、イオン源となるソースガス、固体ソースを交換して行うのが通常であった。このため、別装置を用いる場合には同一の半導体加工に二台以上のイオン注入装置が必要となり、イオン源を交換してイオン注入を行う場合には交換後に安定してイオン注入が実施できるように条件を確認する準備時間が必要となっていた。何れの場合でも、半導体装置の製造コストの削減上問題となっていた。
【００２９】
【発明が解決しようとする課題】
上述の如く、同一基板内にチャネルの導電型の異なるＭＯＳトランジスタ等を製造する場合には、全面にレジストを塗布し、次いでイオン注入の必要な部分のレジストを除去してレジストパターンを形成し、次いでこのレジストパターンをマスクにしてイオン注入を行う必要があった。
【００３０】
この方法を用いると、レジスト塗布・光露光・レジスト現像（レジストパターン形成）、イオン注入、レジストアッシング、硫酸・過酸化水素水処理などの湿式処理という一連の工程が必要となる。そのため、ＤＲＡＭなどのイオン注入の打ち分けの工程が多いＬＳＩを製造する場合には、製造時間が長くなったり、コストが高くなるという問題があった。
【００３１】
また、従来の半導体基板の製造方法では、ｐ型不純物とｎ型不純物をイオン注入する場合には、別のイオン注入装置を用いるか、イオン源となるソースガス、固体ソースを交換して行うのが通常であったが、何れの場合でも、半導体装置の製造コストの削減が困難であるという問題があった。
【００３２】
また、従来のイオン注入装置では、Ｉｎのように融点が低い金属、Ｓｂのように不安定な材料のイオン注入を安定して行うことは非常に困難であるという問題があった。
【００３３】
本発明は、上記事情を考慮してなされたもので、その目的とするところは、イオン注入の打ち分けの工程を簡略化できるイオン注入装置および半導体装置の製造方法を提供することにある。
【００３５】
【課題を解決するための手段】
［構成］
上記目的を達成するために、本発明に係るイオン注入装置は、被処理基体から離間して配置され、パターンが互いに異なる複数の開口部を有する導電性マスクと、この導電性マスクを介して前記被処理基体にイオンを注入するイオン注入手段とを備え、前記複数の開口部のパターンを重ねることによって、前記イオンを注入しない領域の周囲を取り囲むように形成されたパターンが得られるように前記複数の開口部のパターンが選ばれていることを特徴とする。
【００３６】
なお、本発明において、導電性マスクの導電性とは、金属のような良好な導電性だけではなく、半導体のような金属と絶縁体との中間的な導電性も意味している。
【００４２】
また、本発明に係る半導体装置の製造方法は、被処理基体に対してイオン種、注入加速エネルギーおよび注入量の少なくとも一つが異なるイオン注入を行うに際し、各イオン注入において、イオンを注入する領域上に開口部を有し、パターンが互いに異なる複数の開口部を有する導電性マスクを被処理基体から離間して配置し、前記複数の開口部のパターンを重ねることによって、前記イオンを注入しない領域の周囲を取り囲むように形成されたパターンが得られるように前記導電性マスクを介して前記被処理基体に複数回イオンを注入することを特徴とする。
【００４５】
［作用］
本発明（請求項１〜１０）によれば、開口部を有する導電性マスクを介して被処理基体にイオンを注入することによって、被処理基体の所望の領域にイオンを選択的に注入することができるようになる。そのため、イオン注入の打ち分けの際に、各イオン注入毎に別の導電性マスクを用いることにより、レジストパターンを用いずに済むようになる。
【００４６】
したがって、本発明によれば、レジスト塗布・光露光・レジスト現像、イオン注入、レジストアッシング、硫酸・過酸化水素水処理などの湿式処理という一連の工程が不要となり、これによりイオン注入の打ち分けの工程を簡略化できるようになる。また、その結果として、ＬＳＩの製造に要する時間の短縮化、コストの削減化を図れるようになる。さらに、レジストを除去するためのアッシング処理を行うことなく、イオン注入層中の結晶欠陥を回復させるための熱処理を行えるようになる。これにより、より欠陥密度の低いイオン注入層を形成できるようになるので、ＬＳＩの素子の性能および信頼性を著しく向上させることができる。
【００４９】
【発明の実施の形態】
以下、図面を参照しながら本発明の実施の形態（以下、実施形態という）を説明する。
【００５０】
（第１の実施形態）
図１は、本発明の第１の実施形態に係るイオン注入層の形成方法を示す断面図である。
【００５１】
図中、１はイオン注入装置の試料室内の半導体基板（被処理基体）を示しており、この半導体基板１の上方には２つの開口部を有する導電性マスク２が配置されている。本実施形態で使用するイオン注入装置は、導電性マスク２を備えている点が従来のイオン注入装置とは異なっている。したがって、導電性マスク２をを介して半導体基板１にイオンを注入するための機構は従来と同じであるので、その説明は省略する。なお、イオン注入装置の全体の構成は後で説明する。
【００５２】
半導体基板１と導電性マスク２との間の距離ｄは、一般には、１μｍ〜１００ｍｍの範囲で設定されるが、距離ｄは後述する値に設定することが好ましい。
【００５３】
また、導電性マスク２の反りを防止するためには、導電性マスク２の厚さｔは１μｍ以上であることが好ましい。また、導電性マスク２の材料は、半導体基板１の汚染を避けるために、半導体基板１と同一の元素、または同元素を主成分とする材料から構成されていることが好ましい。
【００５４】
半導体基板１がシリコン基板の場合には、導電性マスク２を介して、Ｐ+ 、Ｂ+ 、ＢＦ2 + 、Ａｓ+ 、Ｓｂ+ 、Ｉｎ+ 、Ｇａ+ などのイオン３を基板表面に注入する。イオン３は、例えばＢＦ3 等の気体をイオン源に導入し、プラズマ放電によりＦ2 +等のイオンを発生させ、このイオンを加速管内で加速させて生成したビーム状のイオンである。
【００５５】
このようにして基板表面にイオン３を注入することにより、導電性マスク２の開口部下の基板表面にイオン注入層４が形成される。このとき、導電性マスク２は導電性を有しているので、イオン注入時における導電性マスク２のチャージアップを防止できる。
【００５６】
また、導電性マスク２のイオン照射による温度上昇が５０℃以上に及ぶと、例えば幅１０ｍｍの導電性マスク２は１．５μｍ膨張するため、導電性マスク２の温度上昇は５℃以下に抑制することが望ましい。
【００５７】
また、アライメント精度（イオン注入層４の形成領域と導電性マスク２の開口部との合わせずれ）を０．１５μｍ以下に抑制する必要がある場合には、導電性マスク２を冷媒によって冷却し、膨張を十分に小さくすることが必要である。
【００５８】
なお、導電性マスク２の位置合わせは、例えば半導体基板１に予め合わせマークを形成しておき、この合わせマークを赤外線レーザで検出するという光学的な方法で行うと良い。
【００５９】
また、半導体基板１と導電性マスク２との間の距離ｄは１５μｍ以下に設定することが好ましい。さらに好ましくは３μｍ以下に設定する。３μｍ以下に設定することにより、半導体基板１から導電性マスク２に電荷が非常に逃げやすくなるため、半導体基板１のチャージアップを効果的に防止できるようになる。
【００６０】
そして、上述したようにイオン注入層４を形成した後、イオン注入層４中のイオン３をアニールにより活性化することにより、不純物拡散層を形成することができる。
【００６１】
本実施形態によれば、開口部を有する導電性マスク２を介して半導体基板１の表面にイオンを注入することによって、半導体基板１の所望の領域にイオン層４を選択的に形成できるようになる。
【００６２】
そのため、イオン注入の打ち分けの際に、各イオン注入毎にそれ専用の導電性マスク２を用いて必要なイオン注入層４を形成することにより、レジストパターンを用いずに必要なイオン注入層４を形成できるようになる。
【００６３】
したがって、本実施形態によれば、レジスト塗布・光露光・レジスト現像、イオン注入、レジストアッシング、硫酸・過酸化水素水処理などの湿式処理という一連の工程が不要となり、これによりイオン注入の打ち分けの工程を簡略化できるようになる。
【００６４】
また、その結果として、ＬＳＩの製造に要する時間の短縮化、コストの削減化を図れるようになる。さらに、レジストを除去するためのアッシング処理を行うことなく、イオン注入層中の結晶欠陥を回復するための熱処理を行えるようになる。これにより、より欠陥密度の低いイオン注入層を形成できるようになるので、ＬＳＩの素子の性能および信頼性を著しく向上させることができる。
【００６５】
具体的には、リソグラフィ工程が３０％削減でき、例えばＤＲＡＭの場合であればリソグラフィ工程を３０回から２１回まで低減できる。これにより製造開始からＬＳＩ完成までの時間（ＴＡＴ：Turn Around Time）を３０％以上短縮でき、また大幅なコストの削減化が可能となる。
【００６６】
また、レジストパターンを用いないことからメタルが混入したレジストパターンのアッシング工程が不要になり、これによりメタル汚染量を低減できる。
【００６７】
また、イオン注入層４中のイオンを活性化するためのアニールはイオン注入層４の形成後に引き続いて行っても良いし、あるいは他のイオン注入層が存在する場合には、これらのイオン注入層中のイオンを共通のアニールで活性化しても良い。
【００６８】
（第２の実施形態）
図２は、本発明の第２の実施形態に係るイオン注入層の形成方法を示す断面図である。なお、図１と対応する部分には図１と同一符号を付してあり、詳細な説明は省略する（他の実施形態についても同様）。
【００６９】
本実施形態では、半導体基板１上にｄ＝１０〜３０μｍ程度離間して４個の開口部を有する導電性マスク２ａを配置し、さらにこの導電性マスク２ａ上には導電性材料からなるシャッター５を配置する。導電性マスク２ａの寸法（図中の左右方向の寸法）は１ｍｍ以上程度と比較大きい。本実施形態で使用するイオン注入装置は、導電性マスク２ａおよびシャッター５を備えている点が従来のイオン注入装置とは異なっている。
【００７０】
なお、シャッター５を構成する導電性材料は、半導体基板１の汚染を防止するために、導電性マスク２ａの場合と同様に、半導体基板１と同一の元素、または同元素を主成分とする材料であることが好ましい。
【００７１】
本実施形態では、例えば図２に示すように、外側の２つの開口部をシャッター５で覆った状態で、イオン注入を行うことにより例えばｎ型拡散層の形成領域にイオン注入層４ａを形成する。この後、内側の２つの開口部をシャッター５で覆った状態で、イオン注入を行うことにより例えばｐ型拡散層の形成領域にイオン注入層４ｂを形成する。
【００７２】
本実施形態でも第１の実施形態と同様な効果が得られる。また、本実施形態によれば、１枚の導電性マスク２ａで導電型の異なるイオン注入層４ａ，４ｂを形成するので、イオン注入層４ａ，４ｂの合わせずれの問題は起こらない。なお、本実施形態では、導電性マスク２ａの開口部の個数を４個としたが、３個以下または５個以上でも良い。
【００７３】
（第３の実施形態）
図３は、本発明の第３の実施形態に係るイオン注入層の形成方法を示す断面図である。
【００７４】
本実施形態が第１の実施形態と異なる点は、半導体基板１よりも外側の領域に開口部を有する導電性マスク２ｂを用い、さらにこの開口部を通過するイオンビームを検出するための、Ｆａｒａｄａｙ Ｃｕｐなどからなるイオンビーム検出器６（検出手段）が設けられていることにある。
【００７５】
なお、上記開口部は、半導体基板１と同一条件でイオンビームが照射される領域に設けることが好ましい。また、距離ｄは例えば２〜３μｍ程度である。
【００７６】
本実施形態でも第１の実施形態と同様な効果が得られる。さらに、本実施形態によれば、半導体基板１に照射されるイオンビームをイオンビーム検出器６により検出できるので、その検出結果（イオンビーム電流）をモニタ信号に利用することができる。したがって、このモニタ信号をフィードバックすることによってイオン注入量を制御することができる。
【００７７】
（第４の実施形態）
図４は、本発明の第４の実施形態に係るイオン注入層の形成方法を示す断面図である。
【００７８】
本実施形態が第１の実施形態と異なる点は、半導体基板１の表面に垂直な直線（法線）ｌに対してθ（＜９０度）傾いた方向からイオン３を照射することにある。
【００７９】
本実施形態でも第１の実施形態と同様な効果が得られる。さらに、本実施形態によれば、注入加速電圧が高い場合でも、半導体基板１の表面に浅いイオン注入層を形成することが可能となる。
【００８０】
図５に、入射角θ（１．５度、７度、１５度）と距離ｄとイオン３の横方向のはみ出し距離ΔＹとの関係を示す。はみ出し距離ΔＹは図４に示すように導電性マスク２の開口部端から測った距離である。
【００８１】
図から、距離ｄが２μｍ程度なら、イオン３が入射角θ＝７度でもって入射しても、はみ出し距離ΔＹは０．２５μｍ未満になることが分かる。したがって、チャージアップの心配が無い場合において、距離ｄを５μｍ以上に設定するときには、入射角θを５度以下にすることが必要となる。
【００８２】
（第５の実施形態）
図６は、本発明の第５の実施形態に係るイオン注入層の形成方法を示す工程断面図である。
【００８３】
第４の実施形態のように傾斜イオン注入を行うときには、図６（ａ）に示すように、導電性マスク２の開口部の片側に非注入領域が生じ、導電性マスク２の開口部とは異なるパターンのイオン注入層４が形成される。
【００８４】
そのため、非注入領域が問題となる場合には、図６（ｂ）に示すように、半導体基板１を１８０度回転させて、傾斜イオン注入を再度行ってイオン注入層４’を形成して非注入領域を無くす。半導体基板１を回転させる代わりに、図６（ｃ）に示すように、イオン３の照射方向を変えても良い。
【００８５】
さらに望ましい方法としては、図７に示すように、イオン３に対して半導体基板１を５０〜１００ｃｍ／ｓｅｃの速度でもって往復運動（Ａ方向、Ｂ方向に交互に運動）させるとともに、行きと帰りでイオン３の半導体基板１に対する照射方向を逆方向に変える。このような方法によれば、非注入領域の無い傾斜イオン注入をより短時間で完了することができる。また、上記往復運動方向と直交するＣ方向、Ｄ方向に往復運動させても良い。
【００８６】
（第６の実施形態）
図８は、本発明の第６の実施形態に係るＣＭＯＳ製造工程におけるｐ型ウェルおよびｎ型ウェルの形成方法を示す工程断面図である。
【００８７】
まず、図８（ａ）に示すように、シリコン基板１１に素子分離絶縁膜１２を形成する。
【００８８】
次に同図８Ａに示すように、ｐチャネルトランジスタ形成領域（第１の領域）上にのみに開口部を有する導電性マスク２ｐをシリコン基板１１の上方に配置した後、１００〜２００ＫｅＶ、２×１０13ｃｍ-2の条件でもってＰ+ （リンイオン）のイオン注入を行ってｎ型イオン注入層４ｎを選択的に形成する。
【００８９】
次に図８（ｂ）に示すように、ｎチャネルトランジスタ形成領域（第２の領域）上にのみに開口部を有する導電性マスク２ｎをシリコン基板１１の上方に配置した後、１００〜３００ＫｅＶ、２×１０13ｃｍ-2の条件でもってＢ+ （ボロンイオン）のイオン注入を行ってｐ型イオン注入層４ｐを選択的に形成する。
【００９０】
最後に、ｐ型イオン注入層４ｐおよびｎ型イオン注入層４ｎ中のイオンをアニールにより活性化して、ｐ型ウェルおよびｎ型ウェルが完成する。
【００９１】
比較のために、図９に、従来のＣＭＯＳ製造工程におけるｎ型ウェルおよびｐ型ウェルの形成方法の工程断面図を示す。
【００９２】
従来法では、まず、図９（ａ）に示すように、シリコン基板１１に素子分離絶縁膜１２を形成する。ここまでは、本実施形態と同じである。
【００９３】
次に全面にレジストを塗布し、光露光し、レジストを現像して、同図９Ａに示すように、ｐチャネルトランジスタ形成領域上にのみに開口部を有するレジストパターン１３ｐを形成した後、１００〜６００ＫｅＶ、２×１０13ｃｍ-2の条件でもってＰ+ のイオン注入を行ってｎ型イオン注入層４ｎを選択的に形成する。
【００９４】
次にレジストパターン１２ｐをアッシングして剥離した後、全面にレジストを再度塗布し、光露光し、レジストを現像して、図９（ｂ）に示すように、ｎチャネルトランジスタ形成領域上にのみに開口部を有するレジストパターン１３ｎを形成した後、１００〜３００ＫｅＶ、２×１０13ｃｍ-2の条件でもってＢ+ のイオン注入を行ってｐ型イオン注入層４ｐを選択的に形成する。
【００９５】
次にレジストパターン１３ｎをアッシングして剥離した後、ｎ型イオン注入層４ｎおよびｐ型イオン注入層４ｐ中のイオンをアニールにより活性化して、ｎ型ウェルおよびｐ型ウェルが完成する。
【００９６】
このように従来方法では、レジスト塗布、光露光、レジスト現像、レジスト除去という工程を２回繰り返す必要があり、そのため本実施形態に比べて工程数が多くなり、またコストも高くなる。
【００９７】
（第７の実施形態）
図１０は、本発明の第７の実施形態に係るＣＭＯＳ製造工程におけるｐ型チャネルドーピング層およびｎ型チャネルドーピング層の形成方法を示す工程断面図である。
【００９８】
まず、第６の実施形態に従って図１０（ａ）に示すように、シリコン基板１１に素子分離絶縁膜１２、ｐ型ウェル４ｐｗおよびｎ型ウェル４ｎｗを形成する。
【００９９】
次に同図１０Ａに示すように、ｐチャネルトランジスタ形成領域上にのみに開口部を有する導電性マスク２ｐをシリコン基板１１の上方に配置した後、８０〜１３０ＫｅＶ、２×１０13ｃｍ-2の条件でもってＰ+ （リンイオン）のイオン注入を行って、ｎ型ウェル４ｎｗの表面にｎ型イオン注入層１３ｎを選択的に形成する。
【０１００】
次に図１０（ｂ）に示すように、ｎチャネルトランジスタ形成領域上にのみに開口部を有する導電性マスク２ｎをシリコン基板１１の上方に配置した後、３０〜８０ＫｅＶ、１×１０13ｃｍ-2の条件でもってＢ+ （ボロンイオン）のイオン注入を行って、ｐ型ウェル４ｐｗの表面にｐ型イオン注入層１３ｐを選択的に形成する。
【０１０１】
最後に、ｐ型イオン注入層１４ｐおよびｎ型イオン注入層１４ｎ中のイオンをアニールにより活性化して、ｐ型チャネルドーピング層およびｎ型チャネルドーピング層が完成する。
【０１０２】
（第８の実施形態）
図１１は、本発明の第８の実施形態に係る不純物拡散層を形成するための半導体製造システムを示す模式図である。
【０１０３】
この半導体製造システムは、大きく分けて、イオン注入装置２０と熱処理装置３０とから構成されている。図中、２１はイオン注入装置２０のビームラインチャンバーを示しており、このビームラインチャンバー２１は第１ゲートバルブ２２1 を介してエンドステーションチャンバー２３に接続されている。
【０１０４】
このエンドステーションチャンバー２３内には基板ホルダ２４が設けられている。この基板ホルダ２４は、ＳｉＣ、ＶＣ、ＢＮ、ＴｉＣなどの比熱の高い材料で形成された、熱容量の大きなものである。また、基板ホルダ２４の表面は図示しないＡｌＮなどの熱伝導率の高い膜で被覆され、その上に半導体基板１が設置され、保持されている。
【０１０５】
また、基板ホルダ２４は図示しない冷却機構により必要に応じて予め０℃以下に冷却できるようになっている。冷却温度は−１３０℃以下であることが好ましい。このような低温であれば、イオン注入中における欠陥を容易に制御でき、欠陥のクラスター化を効果的に抑制できる。
【０１０６】
また、エンドステーションチャンバー２３内には導電性マスク２が設けられている。この導電性マスク２は半導体基板１の上方に配置されている。ビームラインチャンバー２１、第１ゲートバルブ２２1 を通過したイオンビーム２５は、この導電性マスク２の開口部を通って半導体基板１の表面を照射する。その結果、半導体基板１の表面にイオン注入層が形成される。
【０１０７】
エンドステーションチャンバー２４は、第２ゲートバルブ２２2 を介して熱処理装置３０の熱処理室３１に接続されている。また、エンドステーションチャンバー２４は図示しない排気機構により真空排気できるようになっている。また、エンドステーションチャンバー２４内の半導体基板１は図示しない搬送機構により熱処理室３１内に搬送できるようになっている。これにより、エンドステーションチャンバー２４内でイオン注入層が形成された半導体基板１を真空を破らずに熱処理室３１内に移すことができる。
【０１０８】
熱処理室３１内には赤外線ランプ、紫外線ランプ、またはこれらの両方からなる加熱機構３２が設けられている。熱処理室３１内に移動されたイオン注入層が形成された半導体基板１は、加熱機構３２により１００℃／秒以上のレートによって高速昇温され、６００〜１１００℃程度の温度でもって１〜３０秒間加熱（アニール）される。この結果、イオン注入層中のイオンが活性化され、不純物拡散層が形成される。
【０１０９】
なお、本実施形態のイオン注入装置は、第１の実施形態のイオン注入層の形成方法を実施するものであるが、他の実施形態のイオン注入層の形成を実施するように変更しても良い。
【０１１０】
（第９の実施形態）
図１２は、本発明の第９の実施形態に係る不純物拡散層を形成するための半導体製造システムを示す模式図である。
【０１１１】
本実施形態が第８の実施形態と異なる点は、エンドステーションチャンバー２４が搬送室４０を介して熱処理室３１に接続していることにある。なお、図中、２２3 は第３ゲートバルブを示している。
【０１１２】
本実施形態によれば、イオン注入装置２０で第１の半導体基板１にイオン注入層を形成している間に、熱処理装置３０で既にイオン注入層が形成された第２の半導体基板１をアニールして不純物拡散層を形成できるので、第８の実施形態に比べて、半導体基板（ウェハ）の処理速度が向上し、短時間でより多くの不純物拡散層を形成できるようになる。
【０１１３】
また、レジストパターンを用いずにイオン注入を行うため、イオン注入層の形成時間が短縮され、つまりイオン注入層の形成時間とアニールによる不純物拡散層の形成時間との差が十分に小さくなり、不純物拡散層の形成後にすぐに別の半導体基板をアニールできるようになり、これによりイオン注入層の形成と不純物拡散の形成とを連続的に行うことが可能となる。
【０１１４】
（第１０の実施形態）
まず、図１３を参照して、イオン照射（注入）装置の全体構成の概要およびイオン発生方法、照射方法を説明する。なお、本発明は、後述するようにイオン発生装置となるイオン源チャンバー５１（アークチャンバー）にその大きな特徴があり、図１３に示したその他の構成は従来のイオン照射装置の構成と同様である。
【０１１５】
図１３に示したイオン照射装置では、まずイオン源チャンバー５１でイオンが生成される（その詳細については後述する）。次に、このイオンはイオン源チャンバー５１に隣接した引き出し電極５２によって引き出され、分離電磁石５３に導入され、そこで、電荷と質量に応じてイオン種毎に質量分離される。分離電磁石５３を通過したイオンは、続いてスリット５４に導入され、そこで所望のイオン種のみが完全に分離される。分離された所望のイオン種を、加速器５５によって所望の最終エネルギーまで加速または減速する。そして、所望のエネルギーを持ったイオンビームが四極レンズ５６によって試料６２（例えば半導体基板）の表面に集束点を持つように集束される。続いて、走査電極５７，５８により試料面全体で注入量が一様になるよに走査される。そして残留ガスとの衝突で生じる中性粒子を除去するために、偏向電極５９によりイオンビームが曲げられ、マスク６０を通して試料６２表面にイオンビームが照射される。６１はアースである。
【０１１６】
以下、図１３に示したイオン源チャンバー５１（イオン発生装置）およびそれを用いたイオン発生方法、イオン照射（注入）方法等の詳細について、図面を参照して説明する。
【０１１７】
図１４は、本発明の第１０の実施形態に係るバーナス型のイオン源チャンバーに材料板７９を載置した時の断面構造を示したものであり、同図Ａはチャンバーの上面に平行な断面を、同図Ｂはチャンバーの横方向の側面に平行な断面を、同図Ｃはチャンバーの縦方向の側面に平行な断面をそれぞれ示したものである。
【０１１８】
基本的な構成は図１９に示した従来のバーナス型イオン源チャンバーの構成と同様である。すなわち、タングステンを主成分として構成されたアークチャンバー７１の一方の端面には絶縁支持部７５およびリフレクター７６（スペーサー）を介してタングステンフィラメント７７が設けてあり、アークチャンバー７１の他方の端面には絶縁支持部７５を介して対向電極７４が設けてある。そして、ガス導入口７２からはＡｒガスが供給され、フロントプレート７８に設けたイオン引き出し口７３から所望のイオンが取り出される。
【０１１９】
なお、イオン源チャンバー（アークチャンバー）７１は通常、イオン引き出し口７３を上面とし、ガス導入口７２が下面に位置するように載置されている。
【０１２０】
本実施形態におけるイオン発生装置では、アークチャンバー７１の内壁に沿ってスリット８１が設けられており、このスリット８１に所望のイオンを取り出すための材料板７９が着脱自在となっている。したがって、取り出したいイオンに応じて材料板を簡単に取り替えることができる。そして、フィラメント７７から熱電子を放出させてプラズマを発生させ、Ａｒガスのスパッタ作用により材料板７９から所望のイオンを取り出すことが可能となっている。
【０１２１】
材料板７９は、アークチャンバー７１の内壁面上の少なくとも一部に設置されていれば良いが、好ましくはフィラメント７７および対向電極７４が取り付けられている一対の対向面以外の四つの内壁面の内、少なくとも一つ以上の面上に設置されていることが望ましい。また、材料板７９は、設置面の少なくとも一部に設置されていれば良いが、その面全体に設置した方が、スパッタリングの効率が良い。
【０１２２】
次に本実施形態に係るイオン発生方法、イオン照射方法についてインジウム（Ｉｎ）イオンの発生方法、照射方法を例にとって詳細に説明する。
【０１２３】
本実施形態では、イオン源となる材料板としてＩｎＳｂ単結晶基板を用いた。ＩｎＳｂ基板は単体のインジウム金属（融点１５６℃）と異なり、融点は高い。また、工業的に入手可能であり、常温で安定である。更に、単結晶であるため組成は極めて安定している。
【０１２４】
本実施形態では、このＩｎＳｂを板状に加工し、タングステン製アークチャンバー２１内壁面のうち一対の側壁面および底面の３面に設置した。次に所定の立上げ作業を行った後、ガス導入口７２より、Ａｒガスを供給すると共に、フィラメント７７から熱電子を放出させると、Ａｒガスがプラズマ化されそのプラズマ粒子によるスパッタリング効果により、材料板（ＩｎＳｂ）７９からＳｂおよびＩｎが導出され、放電によりイオン化された。発生したＳｂイオン、ＩｎイオンおよびＡｒイオンは、引き出し口７３を通して引き出されたが、このうち分離電磁石によりＩｎイオンのみが取り出され、試料へのイオン注入された。
【０１２５】
この場合、加速電圧１８０ＫｅＶで約４ｍＡのビーム電流が約５０時間（従来の１０倍）安定して得られた。
【０１２６】
上記従来例に示したように、従来型のイオン源チャンバーにＩｎＣｌ３を３３０℃に加熱して得られた蒸気を導入してイオン化を行った場合には、約５時間で異常放電が多発し、イオン打ち込みができなくなってしまっていた。
【０１２７】
本発明の構成を取ることにより極めて安定的に長時間イオン化を行うことが可能となった。
【０１２８】
本実施形態では、イオン化される金属としてＩｎやＳｂを用いて説明したが、その他のイオンチャンバー内で溶融する恐れがあり、安定な化合物を形成し得る多くの金属元素のイオン注入に適用可能である。例えば、アルミニウム（Ａｌ：融点６６０℃）、ガリウム（Ｇａ：融点３０℃）、タリウム（Ｔｌ：融点３０３℃）、スズ（Ｓｎ：融点２３２℃）、鉛（Ｐｂ：融点３２８℃）、亜鉛（Ｚｎ：４２０℃）、カドミウム（Ｃｄ：融点３２１℃）などのイオン発生に用いることができる。特にIII族元素金属は▲５▼族元素と安定に化合物を形成するため利用が容易であり、ＩｎＡｓ、ＧａＡｓ、等各種のIII▲５▼族化合物が利用可能である。特にＩｎＳｂ，ＧａＡｓ等は化合物半導体結晶として利用可能であり、安定してイオンを生成可能である。同様に、Ｚｎ，Ｃｄも▲２▼▲６▼族化合物として、ＺｎＳｅ、ＣｄＴｅ等を用いることにより安定してイオンを生成可能である。Ｓｎ，Ｐｂは▲４▼族元素であるが、Ｓｎ酸化物、Ｐｂ酸化物として純粋なＳｎ，Ｐｂよりも融点の高い化合物を形成することが可能でありイオン発生材料として利用可能である。
【０１２９】
また、板材料に用いる材料は１種類である必要はなく、各内壁面上に互いに異なる材料（ＧａＡｓとＩｎＳｂ等）を用いた材料板を設置するようにしても良い。この場合、多種の元素を同時にイオン化することが可能であり、電離磁石によって質量分離することで、イオンの選択をすることが可能である。
【０１３０】
（第１１の実施形態）
上述した実施形態によりＩｎのイオン発生を従来と比較して約１０倍の長時間にわたって安定して継続実施することが可能となった。
【０１３１】
しかしながら上記方法を用いても５０時間を越えて更にイオンの発生を継続して行った場合、異常放電が発生するなどの問題が起こった。
【０１３２】
上記問題に対して本発明者らが検討を重ねた結果、異常放電が起こった場合に、アークチャンバー内壁に単体Ｉｎを用いていないにもかかわらずＩｎ金属の残留が見られることがわかった。また、フィラメントや電極の周囲にＩｎ金属が見られる場合に特に異常放電が大きいように思われた。
【０１３３】
上記現象は、ＩｎＳｂを材料として放電を継続した結果、蒸気圧の高いＳｂが僅かずつ先に蒸発することによってＩｎが過剰となり、更にはＩｎ金属が単体で形成され、アークチャンバー内で溶融して移動したものと考えられた。特にＩｎが移動してフィラメントや電極の周囲に来た場合に局部的に放電パスが形成され異常放電が頻繁に発生したものと推定された。本発明者らが解析した結果，上記条件（１８０Ｖ、４ｍＡ）では、チャンバーの寸法が２２０ｍｌ（チャンバー材であるタングステンの総容積１００ｍｌ）のとき、チャンバー内は５００℃乃至８００℃まで昇温すると推定され、Ｉｎだけでなく，上記低融点金属は殆ど溶融することが予想された。
【０１３４】
上記問題を解決するため、イオン発生時にアークチャンバー内にＡｒガスに加えて窒素ガスを導入した。窒素ガスの導入により、蒸気圧差によりＩｎＳｂ表面に過剰に残留したＩｎは窒化されてＩｎＮを形成して固体となり、表面から移動することが無くなった。
【０１３５】
また,このような方法を用いても窒化されたＩｎＳｂ表面は常にスパッタリングにより更新されているため、各元素のスパッタレートに変動は無かった。
【０１３６】
上記ようにＡｒに加えて窒素をアークチャンバーに導入することで、更に安定したイオン発生、イオン照射が可能となった。
【０１３７】
なお、本実施の形態は上記に限ることはなく、例えばアークチャンバー内壁に始めからＩｎＮを用いて、不活性ガスまたは不活性ガスと窒素ガスの混合ガスを用いて放電を行ってもよい。このような形態でも上記効果を享受可能である。
【０１３８】
（第１２の実施形態）
次に上記問題に対し、本発明の第１２の実施形態としてアークチャンバーの構造を改良することで対応を試みた例を図面を用いて説明する。
【０１３９】
図１５に示した図は何れも図１４（ｂ）に示したアークチャンバーの横方向の側面に平行な断面に相当する図である。なお、以下の説明で図１５（ｃ）と同一の部分に付いては同一の符号を付し説明を省略する。
【０１４０】
図１５（ａ）に示した装置では、材料板７９はアークチャンバー内壁の対向する両面に載置されている。また、底面には材料板は載置されていない。本実施形態では、材料板はスリット８１に挿入固定されているが、上述の各実施形態と異なり、スリット８１は深く形成されており、また、スリット８１上部には上方に広がった上部傾斜８１Ａが形成されている。更にスリット８１下部には上部傾斜８１Ａと逆向きに下方に広がった下部傾斜３１Ｂが、何れも本図に示した断面に垂直方向に溝状に形成されている。また、材料板固定部８１Ｃには間歇的にスリット８１Ａとスリット８１Ｂとを接続するように貫通孔８１Ｄが形成されている。
【０１４１】
本実施形態に係るアークチャンバーを用いてイオンを発生させたところ、ＩｎＳｂ表面で形成された過剰なＩｎ金属はスリット８１Ａに沿って貫通孔８１Ｄを経て貫通孔８１Ｂに流れ込み、そこから移動することが無かった。これにより異常放電等の不都合を防止することができた。
【０１４２】
なお，本実施形態は傾斜８１Ａが形成されているだけでも有効である。また、傾斜８１Ａ部がなく、傾斜８１Ｂと、そこに液体（Ｉｎ金属）が流れ込み得る経路が確保されているだけでもよい。また、傾斜８１Ａ，８１Ｂの形状は上記に限定されるものではないことも言うまでも無い。
【０１４３】
図１５（ｂ）は、本実施形態の第１の変形例を示したものである。
【０１４４】
第１の変形例では、材料板７９と同等の板が底面にも載置されている。ただし、この板は、全面に微小孔７９Ｂが形成された有孔材料板７９Ａである。また、この有孔材料板７９Ａの下部のアークチャンバーが削られて窪み７１Ａが形成されている。このような構成により、材料板７９または有孔材料板７９Ａの表面で発生したＩｎ等の液体は微小孔７９Ｂを経て窪み７１Ａに流れ込むことにより、プラズマにさらされることがなくなり、異常放電等の不都合を防止できた。
【０１４５】
図１５（ｃ）は、本実施形態の第２の変形例を示したものである。本実施形態は上記第１の変形例とは異なり、材料板７９には孔を空けず、側面の材料板７９と底面の材料板７９の間に空隙８１Ｅを確保した上で、アークチャンバー底面の支柱７１Ｃを一部残して削り、Ｉｎ等の液だめとしたものである。
【０１４６】
以上述べたように、本実施形態、第１の変形例、および第２の変形例では、Ｉｎ等の液体を材料板下部に落とすことでプラズマへの露出を避けることが要件であり、実施の形態は上記に限るものではない。
【０１４７】
次に本実施形態の第３の変形例について説明する。本変形例では、Ｉｎ等の液体保持部を確保する代りに、材料板表面にタングステン、モリブデンなどの高融点金属でできたメッシュ状または金網状の覆いを設置することを特徴とする。このような覆いを設置することにより、Ｉｎ等の液体は表面張力が高いため、金網、メッシュを形成するタングステン等の周囲に凝縮し、周囲に飛散しない。本変形例は本実施形態、第１の変形例、および第２の変形例と異なり、アークチャンバーを加工する必要がなく、単にメッシュ状の覆いを設置することのみで実施可能である。また、このメッシュまたは金網は材料板から発生する液体よりも高融点の金属であれば良いが、アークチャンバーの昇温を考慮して、１０００℃以上の融点を有する金属が望ましい。
【０１４８】
（第１３の実施形態）
次に第１０ないし第１２の実施形態に係るイオン発生方法を用いて半導体基板に複数種のイオン注入を行う方法についてＩｎイオン、Ｓｂイオンを順次注入する場合を例にとって図１３、図１４を用いて説明する。
【０１４９】
まず、図１４に示したようにアークチャンバー７１内壁に材料板７９としてＩｎＳｂ板を保持した後、ガス導入口７２から例えばＡｒガスを供給するとともに、タングステンフィラメント７７から熱電子を放出させ、対向電極７４によって熱電子の運動方向をフィラメントから放出された方向と反対方向に偏向することにより、アークチャンバー７１内に導入されたＡｒガスと熱電子との衝突確率を高めてイオン化を行う。これによりフロントプレート７８に設けたイオン引き出し口２３からＩｎイオン、Ｓｂイオンを取り出すことができる。
【０１５０】
次に、図１３に示したように、このＩｎイオン、Ｓｂイオンはイオン源チャンバー１に隣接した引き出し電極５２によって引き出され、分離電磁石５３に導入され、そこで、Ｉｎイオンのみがスリット５４に導入されるように電荷と質量に応じて質量分離される。スリット５４を通過したＩｎイオンは、そこで完全に分離される。分離された所望のＩｎイオンを、加速器５５によって所望の最終エネルギーまで加速または減速する。そして、所望のエネルギーを持ったＩｎイオンビームが四極レンズ５６によって試料６２（例えば半導体基板）の表面に集束点を持つように集束される。続いて、走査電極５７，５８により試料面全体で注入量が一様になるよに走査される。そして残留ガスとの衝突で生じる中性粒子を除去するために、偏向電極５９によりイオンビームが曲げられ、マスク６０を通して試料６２表面上の半導体装置形成予定領域の所望の部分にＩｎイオンビームが照射される。６１はアースである。
【０１５１】
この際、試料６２はイオン注入すべき所望の部分のみ開口され他部分はマスクで覆われている。
【０１５２】
上記イオン注入の終了後、試料６２上のマスクを交換し、分離電磁石５３の印加電圧を変更することでスリット５４に入るイオンをＳｂイオンに替え，再度イオン注入を行う。これにより、試料６２上の半導体装置形成予定領域中の上述のＩｎイオン注入部と異なる所望の領域にＳｂをイオン注入することができるる。
【０１５３】
この方法を用いることによりアークチャンバ内部の材料を変更することなく，連続して半導体のｎ型不純物領域，ｐ型不純物領域の形成を行うことができる。
【０１５４】
なお、上記各実施形態ではＩｎのイオン発生について述べたが、同一の材料板の構成元素である、Ｓｂについてもシリコン基板中の不純物として作用するに足りる程度の不純物量は十分に確保できた。勿論Ｉｎについても同程度の不純物量が得られた。
【０１５５】
更に、ＧａＡｓ、ＩｎＡｓ、ＧａＳｂ等を用いても、III族元素，▲５▼族元素ともに，同様に所望の不純物量を得ることができた。
【０１５６】
以上説明した第１０〜第１３の各実施形態は、例えば半導体基板の製造（イオン注入）に適用することが可能である。
【０１５７】
例えば、半導体基板にＩｎイオンを導入するすることにより、ＭＯＳトランジスタの不純物拡散層を形成することができる。特に、Ｉｎの二価イオンを半導体基板に導入しようとした場合、ＩｎＣｌ3 や、有機系ガスでのイオン化では、上述の問題点に加えてオーブンや、ガス配管からＦｅ（鉄）が混入してしまい、このＦｅもイオン化してしまうという問題がある。このＦｅは、Ｉｎの二価イオンの曲率半径と一致してしまうため、分離電磁石によ質量分解は極めて困難である。この鉄が半導体基板に導入されると、ｐｎ接合の特性を劣化させてしまうなどの問題を引き起こす。
【０１５８】
しかし、本発明によるスパッタリングイオン注入を行うことにより、コンタミネーションの問題を引き起こすことなく、極めて容易かつ安定に不純物を基板に導入することが可能となる。
【０１５９】
また、以上説明した第１０〜第１３の各実施形態では、スパッタリングを行うためのサポートガスとしてＡｒを用いた例を説明したが、その他のサポートガスを用いることも可能である。また、フィラメントやチャンバーには、グラファイトなど、タングステン以外の材料を用いることも可能であることは勿論である。
【０１６０】
さらに、以上説明した第１０〜第１３の各実施形態では、バーナス型イオン源を用いる方式について説明したが、その他の方式に対して適用することも可能であることは言うまでも無い。
【０１６１】
（第１４の実施形態）
図２０は、本発明の第１４の実施形態に係る導電性マスクを示す平面図である。図中、２００は導電性マスクを示しており、この導電性マスク２００は４つのマスク領域２０１〜２０４を有している。マスク領域２０１とマスク領域２０３の開口パターン、マスク領域２０２とマスク領域２０４の開口パターンはそれぞれ同じである。マスク領域２０１とマスク領域２０２の開口パターンは互いに異なっている。各マスク領域２０１〜２０４の寸法は、集積回路のチップサイズのそれと同じである。
【０１６２】
すなわち、同一の導電性マスク内に集積回路のチップサイズと同じサイズのマスク領域がｎ個（ｎは自然数）存在し、かつ各マスク領域の横にはそれとは異なる開口パターンを有するマスク領域が隣接している。その他は、第１の実施形態等で述べた導電性マスクと同じである。
【０１６３】
半導体基板（ウェハ）がＳｉ基板（Ｓｉウェハ）ならば、導電性マスク２００を介して、Ｂ、Ｇａ、Ｉｎ、Ａｓ、Ｓｂなどの不純物のイオンを基板表面（ウェハ表面）に注入する。ドーズ量は、１×１０10ｃｍ-2以上、１×１０14ｃｍ-2以下に設定する。
【０１６４】
このとき、図２１に示すように、導電性マスク２００を半分ずつ重複するように、半導体基板（ウェハ）を載置したステージ（不図示）を移動させながらイオン注入を行う。すなわち、不純物イオンは、マスク領域２０１，２０３またはマスク領域２０２，２０４を介して、Ｓｉ基板（Ｓｉウェハ）の表面に注入されることになる。
【０１６５】
このようにして、不純物イオンが注入された領域の最終的なパターンは、図２１に示すように、マスク領域２０１，２０３の開口パターンに、マスク領域２０２，２０４の開口パターンを重ねてできたパターンとなる。なお、図には、ステージを横方向にだけ移動した場合のパターンが示されているが、実際には、ステージは縦方向にも移動する。
【０１６６】
このような方法であれば、マスク領域２０１，２０３を介して注入する第１の不純物イオンと、マスク領域２０２，２０４を介して注入する第２の不純物イオンとで、ドーズ量を変えれば、局所的にしきい値電圧が異なるトランジスタを同一チップ内にリソグラフィーエ程なしに作製することが可能になる。
【０１６７】
第１の不純物イオンと第２の不純物イオンとは同種でも異種でも良い。異種の場合には、III族元素とＶ族元素の化合物（例えばＩｎＳｂ）からなるターゲットを用い、このターゲット中のIII族元素とＶ族元素をガス化し、イオン源内でこれらのガスを同時にイオン化することによって、例えばＩｎなどのIII族元素とＳｂなどのＶ族元素を交互に注入することができる。ターゲット中のIII族元素とＶ族元素をガス化は、スパッタリングによる加熱や、熱電子による加熱などの蒸発手段を用いる。
【０１６８】
以上述べた方法では、イオン注入の開始時と終了時におけるチップ、すなわち一番端のチップでは、マスク領域２０１，２０３またはマスク領域２０２，２０４を用いたイオン注入しか行われない。
【０１６９】
そのため、一番端のチップについては、ステージを移動させることによって、導電性マスク２００の半分（マスク領域２０１，２０３またはマスク領域２０２，２０４）を、チップを取得する領域より外側の領域上に配置させ、マスク領域２０１，２０３およびマスク領域２０２，２０４を用いたイオン注入を行う。このようにして、素子を形成するチップすべてに２回のイオン注入を行う。
【０１７０】
なお、ステージ移動の時間を最短にするためには、イオン注入は図２２に示すように折り返すように行うことが好ましい。
【０１７１】
（第１５の実施形態）
図２３は、本発明の第１５の実施形態に係る導電性マスクを示す平面図である。図中、２１０は導電性マスクを示しており、この導電性マスク２１０は４つのマスク領域２１１〜２１４を有している。マスク領域２１１とマスク領域２１４の開口パターン、マスク領域２１２とマスク領域２１３の開口パターンはそれぞれ同じである。マスク領域２１１とマスク領域２１２の開口パターンは互いに異なっている。各マスク領域２１１〜２１４の寸法は、集積回路のチップサイズのそれと同じである。
【０１７２】
すなわち、同一の導電性マスク内に集積回路のチップサイズと同じサイズのマスク領域がｎ個（ｎは自然数）存在し、かつ各マスク領域の横にはそれとは異なる開口パターンを有するマスク領域が隣接し、かつ横方向に隣り合う２つのマスク領域の開口パターンの重ね合わせると、内周と外周の形状が長方形となるように、帯の両端を結んだパターンの開口部が形成される。その他は、第１の実施形態等で述べた導電性マスクと同じである。
【０１７３】
半導体基板（ウェハ）がＳｉ基板（Ｓｉウェハ）ならば、導電性マスク２１０を介して、Ｂ、Ｇａ、Ｉｎ、Ａｓ、Ｓｂなどの不純物のイオンを基板表面（ウェハ表面）に注入する。ドーズ量は、１×１０10ｃｍ-2以上、１×１０14ｃｍ-2以下に設定する。
【０１７４】
このとき、図２４に示すように、導電性マスク２１０を半分ずつ重複するように、半導体基板（ウェハ）を載置したステージ（不図示）を移動させながらイオンを行う。すなわち、不純物イオンは、マスク領域２１１，２１３またはマスク領域２１２，２１４を介して、Ｓｉ基板（Ｓｉウェハ）の表面に注入されることになる。
【０１７５】
このようにして、不純物イオンが注入された領域の最終的なパターンは、図２４に示すように、マスク領域２１１，２１３の開口パターンに、マスク領域２１２，２１４の開口パターンを重ねてできたパターンとなる。
【０１７６】
このようなイオン注入法を用いることによって、ｎチャネルＭＯＳトランジスタの周辺をｐチャネルＭＯＳトランジスタが配置するような回路、あるいはｐチャネルＭＯＳトランジスタの周辺をｎチャネルＭＯＳトランジスタが配置するような回路が実現可能になる。
【０１７７】
この場合も、イオン注入の開始時と終了時におけるチップでは、マスク領域２１１，２１３またはマスク領域２１２，２１４を用いたイオン注入しか行われないので、第１４の実施形態で説明した方法によって、チップすべてに２回のイオン注入を行う。同様に、ステージ移動の時間を最短にするために、イオン注入は図２２に示すように折り返すように行う。
【０１７８】
本実施形態および先の第１４の実施形態では、不純物イオンが注入された領域の最終的なパターンは、２つのマスク領域の開口部のパターンを重ね合てできたパターンであるが、３つの以上のマスク領域の開口部のパターンを重ね合てできたパターンであっても良い。この場合、３つ以上のマスク領域の開口部のパターンは互いに異なったものである。また、これらのマスク領域は横方向に配置する。また、各マスク領域でイオン注入の条件（例えば、ドーズ量、不純物の導電型）は互いに異なったものとなる。
【０１７９】
（第１６の実施形態）
図２５は、本発明の第１６の実施形態に係るイオン注入層の形成方法を示す断面図である。図において、３０１は導電性マスク、３０２は開口部、３０３はイオン、３０４は静電チャック、３０５は支持部、３０６は静電チャック、３０７は半導体基板（ウェハ）をそれぞれ示している。
【０１８０】
導電性マスク３０１の温度上昇が５℃になり、かつ導電性マスク３０１のうち、静電チャック３０４で保持されていない、開口部３０２が存在する領域の寸法が２０〜３０ｍｍであると、電導性マスク３０１は０．３〜０．４５μｍ程度膨張する。この場合、０．３μｍ未満の高精度でマスク合わせを行うことが困難になる。したがって、高精度のマスク合わせを行うためには、導電性マスク３０１を水または有機液体などの冷媒を用いて冷却する必要がある。
【０１８１】
本実施形態では、冷却効率を高めるために、導電性マスク３０１はＡＩＮなどの熱伝導率の高い材料を表面に有し、かつ表面凹凸が２〜３μｍ以下の平滑な静電チャック３０４でチャックされている。
【０１８２】
静電チャック３０４は、熱膨張率が１０ｐｐｍ／Ｋ以下で熱伝導性の高いＭ０、Ｗ、Ｎｂ、Ｔａ、Ｔｉ、ＺｒまたはＨｆなどの金属でできた支持部３０５に支えられている。この支持部３０５中には図示しない通路が存在し、この通路を冷媒が通ることによって、静電チャック３０４の表面にチャックされた導電牲マスク３０１を冷却するようになっている。
【０１８３】
イオン３０３は、導電性マスク３０１を介して半導体基板３０７の所望の領域３０８に注入される。半導体基板３０７は冷却された静電チャック３０６にチャックている。静電チャック３０６はＳｉＣ、ＢＮ、ＶＣまたはＴｉＣなどで形成されている。さらに静電チャック３０６は面凹凸が２〜３μｍ以下の平滑なＡＩＮ膜で表面を覆われている。静電チャック３０６の冷却温度は導電性マスク３０１の冷却温度よりも低いことが望ましい。
【０１８４】
半導体基板３０７の冷却温度は０℃以下、望ましくは−１３０℃以下、さらに望ましくは−１８０℃以下に設定すると、イオン３０３の注入で半導体基板３０７中に生じた欠陥の回復に必要な加熱温度を８００℃以下にすることが可能になる。
【０１８５】
（第１７の実施形態）
本実施形態では、ウエハ移動に用いるステージ駆動系について説明する。本実施形態によれば、以下に説明するようにステージ駆動系の脱ガスを少なくでき、かつステージ駆動系の耐久性を高めることができる。
【０１８６】
ステージ移動に必要なポールネジのような部品には、通常グリースが塗られている。何故なら、この種の部品には、少ない摩擦でもって回転させることが要求されるからである。
【０１８７】
しかしながら、グリースを用いると、真空中でグリース中の炭素水素系や炭素フッ素系の高分子が蒸発し、これらの蒸発した高分子（脱ガス）が半導体基板に付着し、この付着した高分子がイオン注入の際に半導体基板中にノックオンされ、不純物として半導体基板中に混入するという間題が生じる。
【０１８８】
このような脱ガスの問題は、グリースを用いずに、テフロン膜のような固体潤滑剤を用いることが考えられる。しかし、べアリングとテフロン膜とが接触する場合には、１分間に１０5程度の回転数で摩擦が大きくなりすぎ、回転不良が生じ、ステージ移動ができなくなるという問題が生じる。
【０１８９】
この問題を克服するために、本実施形態では、図２６に示すように、表面に凹凸を有するステンレス部材３１１上にスプレー法などでテフロン膜等のフッ素樹膜３１２を０．３から０．５μｍの厚みでコーティングした後、３０ｋｅＶから６０ｋｅ▲５▼の加速エネルギーで炭素イオンを１０15ｃｍ−２から１０16ｃｍ−２程度のドーズ量でステンレス部材３１１に注入した。なお、図中、３１３は炭素イオンとフッ素樹脂との混合層を示している。
【０１９０】
イオン注入後に１００℃から１５０℃の熱処理を行った後、同様なベアリングテストで１分間に１０7 回転以上の回転数でもステージの異常不良は起こらないことが確認された。なお、フッ素イオンでも加速エネルギーを４５ｋｅＶから７５ｋｅＶに設定すると、炭素イオンよりは半分程度効果は少なくなるが、同様な長寿命化が実現できた。
【０１９１】
（第１８の実施形態）
図２７〜図２９は、本発明の第１８の本実施形態に係るＣＭＯＳトランジスタの製造方法を示す断面図である。ここでは、ゲート電極の材料として金属を用いた製造方法について説明する。
【０１９２】
まず、図２７に示すように、シリコン基板４０１の表面に形成した浅い溝を素子分離絶縁膜４０２で埋め込むことによって、素子分離を行う（ＳＴＩ：Shallow Trench Isolation）。
【０１９３】
次にＢ、Ｇａ、Ｉｎ等のIII族元素が不純物としてドーピングされたｐ型拡散層（ソース／ドレイン領域）４０３、Ｐ、Ａｓ、Ｓｂ等のＶ族元素が不純物としてドーピングされたｎ型拡散層（ソース／ドレイン領域）４０４を形成する。
【０１９４】
ｐ型拡散層４０３、ｎ型拡散層４０４はＬＤＤ構造を有している。ｐ型拡散層４０３、ｎ型拡散層４０４はそれぞれ２回のイオン注入によって形成される。最初のイオン注入は図示しないシリコン膜からなるダミーゲートをマスクに用いたものであり、次のイオン注入はダミーゲートおよびその側壁に形成したシリコン窒化膜からなるスペーサをマスクに用いたものである。最初のイオン注入の方がドーズ量は少ない。また、イオン注入した不純物を活性化するためのアニールは各イオン注入の後に行っても良いし、２回目のイオン注入後にまとめて行っても良い。
【０１９５】
次に図示しないダミーゲートを覆うように、シリコン酸化膜４０５を全面に形成し、次に機械研磨法またはＣＭＰ（Chemical Mechanical Polishing）法により図示しないダミーゲートの表面が露出するまでシリコン酸化膜４０５の表面を研磨し、次にダミーゲートを選択的に除去する。
【０１９６】
次にしきい値電圧を調整するために、チャネルとなる部分に不純物イオンをイオン注入法によって導入する。次にイオン注入で生じた欠陥を熱処理で回復させるとともに、注入した不純物イオンを活性化させる。
【０１９７】
次にＴａ2 Ｏ5 やＴｉＯ2 、ＺｒＯ2 などの高誘電率の材料からなるゲート絶縁膜４０６を全面に形成した後、ＴｉＮまたはＴａＮからなる厚さ１０ｎｍ以下の第１ゲート電極４０７をゲート絶縁膜４０６上に形成する。
【０１９８】
ここで、界面準位密度を１０11ｃｍ-2以下に設定する場合には、シリコン基板４０１とゲート絶縁膜４０６との間に、厚さ１ｎｍ以下のシリコン酸化膜またはシリコン窒化酸化膜を介在させることが望ましい。
【０１９９】
次にＳｉまたはＳｉＣからなる厚さ３〜１０μｍの電性マスク４０８をシリコン基板４０１の表面から２０μｍ以下の距離に設置し、ｎチャネルＭＯＳトランジスタ領域に炭素イオン４０９を選択的に注入した後、熱処理を行う。
【０２００】
ここで、加速エネルギーは０．２ｋｅＶ以上１ｋｅＶ以下、ドーズ量は１０15ｃｍ-2以上１０16ｃｍ-2以下に設定する。また、熱処理の時間は熱処理温度が４５０℃以下の場合で１０分から６０分、熱処理温度が５００℃〜６００℃の場合で１分以内に設定する。このような熱処理を行うと、ＴｉＮの仕事関数は４．６ｅＶから４．２ｅＶ程度に低下し、ＴａＮの仕事関数は４．５ｅＶから４．１ｅＶ程度に低下する。
【０２０１】
このようにして第１ゲート電極（ＴｉＮ薄膜またはＴａＮ薄膜）４０７は、ｎチャネルＭＯＳトランジスタ領域では仕事関数が小さくなり、ｐチャネルＭＯＳトランジスタ領域では仕事関数はもとのままとなる。すなわち、第１ゲート電極４０７の仕事関数を各ＭＯＳトランジスタ毎に適切な値に設定することができる。
【０２０２】
次に図２８に示すように、ＡｌまたはＣｕを主成分とする厚さ０．１〜０．３μｍの第２ゲート電極となる金属膜４１１を全面に堆積する。
【０２０３】
次に図２９に示すように、シリコン酸化膜４０５の表面が露出するまで金属膜４１１を機械研磨法またはＣＭＰ法によって研磨することによって、第２ゲ一卜電極４１１を形成する。この後、層間絶縁膜４１２を全面に形成する。層間絶縁膜としては、シリコン酸化膜、ＳｉＣｘ０ｙ膜またはＣｘＦｙ膜を用いる。
【０２０４】
この後は、周知の方法に従ってコンタクトホールを開口し、ゲート引出し配線、ソース引出し配線、ドレイン引出し配線を形成して、ＣＭＯＳトランジスタが完成する。
【０２０５】
以上述べたように、本実施形態によれば、導電性マスク４０９を用いたイオン注入によって、２種類の仕事関数を有するメタルゲート電極（第１ゲート電極４０７、第２ゲート電極４１１）を容易に実現できるようになる。
【０２０６】
なお、ｐチャネルＭＯＳトランジスタのゲート電極の仕事関数として４．５〜４．６ｅＶでなく、５ｅ▲５▼程度が必要な場合には、第１ゲート電極４０７としてＷ膜、ＷＮｘ膜、ＷＳｉｘＮｙ膜またはＣｏ膜を用いる。そして、ｎチャネルＭＯＳトランジスタ領域の上記膜に、電気陰性度がＰａｕｌｉｎ ｇＳｃａｌｅで３より小さい炭素イオンまたは硼索イオンを注入することによって、ｎチャネルＭＯＳトランジスタのゲート電極の仕事関数を小さくする。
【０２０７】
また、ｎチャネルＭＯＳトランジスタのゲート電極の仕事関数として４．５〜４．６ｅＶでなく、４ｅ▲５▼程度が必要な場合には、第１ゲート電極４０７としてＨｆＮ膜またはＺｒＮ膜を用いる。そして、ｐチャネルＭＯＳトランジスタ領域の上記膜に、電気陰性度がＰａｕｌｉｎｇＳｃａｌｃで３以上の酸素イオンまたはフッ素イオンを注入することによって、ｐチャネルＭＯＳトランジスタのゲート電極の仕事関数を大きくする。ただし、上記イオンの濃度は、比抵抗がｌｍΩ・ｃｍ程度以下になる範囲に設定する必要がある。何故なら、この比抵抗を越えるとトランジスタのスイッチング特性が劣化するからである。
【０２０８】
ここでは、ゲート電極としての金属膜に対してのイオン注入の打ち分けの場合について説明したが、本発明は半導体膜に対してのイオン注入の打ち分けにも適用できる。
【０２０９】
具体的には、例えばデュアルゲートＭＯＳトランジスタのプロセスにおけるポリシリコンゲート電極に対してのイオン注入の打ち分けがあげられる。
【０２１０】
デュアルゲートＭＯＳトランジスタの場合、ｎチャネルＭＯＳトランジスタのポリシリコンゲート電極にはｎ型不純物イオンを選択的に注入する必要があり、ｐチャネルＭＯＳトランジスタのそれにはｐ型不純物イオンを選択的に注入する必要がある。
【０２１１】
従来は、レジストをマスクにして各イオン注入を行っていたので、半導体基板に対するイオン注入の打ち分けの場合と同様に、工程数やコストの増加の問題があった。しかし、本発明のイオン注入を用いれば、レジストを用いずにポリシリコンゲート電極にイオンを注入できるので、工程数やコストの増加の問題を解決できる。
【０２１２】
なお、本発明は、上記実施形態に限定されるものではない。例えば、上記実施形態では、主として、注入するイオンの導電型や注入量が異なる場合のイオン注入について説明したが、本発明は、加速エネルギー等の他のパラメータが異なる場合でも適用できる。要はイオン種、注入加速エネルギーおよび注入量の少なくとも一つが異なっていれば、本発明の適用が可能である。
【０２１３】
また、上記実施形態を適宜組み合わせても良い。このような組合せの例としては、例えば、第１０の実施形態等で説明したイオン発生装置で発生したイオンを、第１の実施形態等で説明した導電性マスクを介して、被処理基板に注入するイオン注入装置（方法）があげられる。
【０２１４】
その他、本発明の要旨を逸脱しない範囲で、種々変形して実施できる。
【０２１５】
【発明の効果】
以上詳説したように本発明（請求項１〜１０）によれば、開口部を有する導電性マスクを介して被処理基体にイオンを注入することによって、レジスト塗布・光露光・レジスト現像、イオン注入、レジストアッシング、硫酸・過酸化水素水処理などの湿式処理という一連の工程が不要となり、これによりイオン注入の打ち分けの工程を簡略化できるようになる。
【図面の簡単な説明】
【図１】本発明の第１の実施形態に係るイオン注入層の形成方法を示す断面図
【図２】本発明の第２の実施形態に係るイオン注入層の形成方法を示す断面図
【図３】本発明の第３の実施形態に係るイオン注入層の形成方法を示す断面図
【図４】本発明の第４の実施形態に係るイオン注入層の形成方法を示す断面図
【図５】入射角θと距離ｄとイオン３の横方向のはみ出し距離ΔＹとの関係を示す図
【図６】本発明の第５の実施形態に係るイオン注入層の形成方法を示す工程断面図
【図７】第５の実施形態の変形例を示す図
【図８】本発明の第６の実施形態に係るＣＭＯＳ製造工程におけるｐ型ウェルおよびｎ型ウェルの形成方法を示す工程断面図
【図９】従来のＣＭＯＳ製造工程におけるｐ型ウェルおよびｎ型ウェルの形成方法を示す工程断面図
【図１０】本発明の第７の実施形態に係るＣＭＯＳ製造工程におけるｐ型チャネルドーピング層およびｎ型チャネルドーピング層の形成方法を示す工程断面図
【図１１】本発明の第８の実施形態に係る不純物拡散層を形成するための半導体製造システムを示す模式図
【図１２】本発明の第９の実施形態に係る不純物拡散層を形成するための半導体製造システムを示す模式図
【図１３】イオン照射（注入）の全体構成を示す図
【図１４】本発明の第１０の実施形態に係るバーナス型イオン源チャンバーに材料板を載置したときの断面構造を示す図
【図１５】本発明の第１２の実施形態に係るアークチャンバーの断面構造を示す図
【図１６】従来のバーナス型チャンバーの断面構造を示す図
【図１７】従来のフリーマン型イオン源チャンバーの断面構造を示す図
【図１８】従来のマイクロ波型イオン源チャンバーの断面構造を示す図
【図１９】改良型のバーナス型チャンバーの断面構造を示す図
【図２０】本発明の第１４の実施形態に係る導電性マスクを示す平面図
【図２１】同導電性マスクを用いたイオン注入方法を説明するための図
【図２２】ステージ移動の時間を最短にする方法を示す図
【図２３】本発明の第１５の実施形態に係る導電性マスクを示す平面図
【図２４】同導電性マスクを用いたイオン注入方法を説明するための図
【図２５】本発明の第１６の実施形態に係るイオン注入層の形成方法を示す断面図
【図２６】本発明の第１７の実施形態に係るステージ駆動系を説明するための断面図
【図２７】本発明の第１８の本実施形態に係るＣＭＯＳトランジスタの製造方法を示す断面図
【図２８】本発明の第１８の本実施形態に係るＣＭＯＳトランジスタの製造方法を示す断面図
【図２９】本発明の第１８の本実施形態に係るＣＭＯＳトランジスタの製造方法を示す断面図
【符号の説明】
１…半導体基板
２，２ａ，２ｂ，２ｎ，２ｐ…導電性マスク
３…イオン
４，４ａ，４ｂ，４’…イオン注入層
４ｎ…ｎ型イオン注入層
４ｐ…ｐ型イオン注入層
４ｎｗ…ｎ型ウェル
４ｐｗ…ｐ型ウェル
５…シャッター
６…イオンビーム検出器
１１…シリコン基板
１２…素子分離絶縁膜
１３ｎ，１３ｐ…レジストパターン
１３ｎ…ｎ型イオン注入層
１３ｐ…ｐ型イオン注入層
２０…イオン注入装置
２１…ビームラインチャンバー
２２1 〜２２3 …第１ゲートバルブ〜第３ゲートバルブ
２３…エンドステーションチャンバー
２４…基板ホルダ
２５…イオンビーム
３０…熱処理装置
３１…熱処理室
３２…加熱機構
４０…搬送室
５１…イオン源チャンバー
５２…引き出し電極
５３…分離電磁石
５４…スリット
５５…加速器
５６…四極レンズ
５７，５８…走査電極
５９…偏向電極
６０…マスク
６１…アース
６２…試料
７１…アークチャンバー
７２…ガス導入口
７３…イオン引き出し口
７４…対向電極
７５…絶縁支持部
７６…リフレクター
７７…タングステンフィラメント
７８…フロントプレート
７９…材料板
８１…スリット
２００，２１０…導電性マスク
２０１〜２０４，２１１〜２１４…マスク領域
３０１…導電性マスク
３０２…開口部
３０３…イオン
３０４，３０６…静電チャック
３０５…支持部
３０７…半導体基板（ウェハ）
３１１…ステンレス部材
３１２…フッ素樹膜
３１３…混合層
４０１…シリコン基板
４０２…素子分離絶縁膜
４０３…ｐ型拡散層（ソース／ドレイン領域）
４０４…ｎ型拡散層（ソース／ドレイン領域）
４０５…シリコン酸化膜
４０７…第１ゲート電極
４０６…ゲート絶縁膜
４０８…導電性マスク
４０９…炭素イオン
４１１…第２ゲート電極（金属膜）
４１２…層間絶縁膜
【発明の属する技術分野】
本発明は、イオン注入装置およびイオン注入工程を有する半導体装置の製造方法に関する。
【０００２】
【従来の技術】
近年、コンピュータや通信機器の重要部分には、多数のトランジスタや抵抗等を電気回路を達成するように結びつけ、１チップ上に集積化して形成した大規模集積回路（ＬＳＩ）が多用されている。このため、機器全体の性能は、ＬＳＩ単体の性能と大きく結びついている。ＬＳＩ単体の性能向上は、集積度を高めること、つまり素子の微細化により実現できる。
【０００３】
素子の微細化は、例えばソース・ドレイン拡散層などの拡散層を形成する際のイオン注入およびその後の熱処理（アニール）を最適化することにより可能となる。これにより、例えば０．２μｍ以下の浅いソース・ドレイン拡散層を有するＭＯＳトランジスタを実現することが可能となる。
【０００４】
このような浅い拡散層を不純物ドーピングで形成するためには、イオン注入の際に不純物原子を浅く分布させ、その後の熱処理で不純物原子が深く拡散しないように少ない熱予算を組むことが必要である。
【０００５】
一方、ＭＯＳトランジスタ等の素子が形成されるウェルや、ＭＯＳトランジスタのチャネルが誘起される領域（チャネルドーピング層）を不純物ドーピングで形成するためには、注入量を高精度に制御することが要求される。
【０００６】
同一基板内にチャネルの導電型の異なるＭＯＳトランジスタ、またはしきい値電圧の異なるＭＯＳトランジスタを作成する場合、ウェル、チャネル、またはポリシリコン膜（ゲート電極）に対するイオン注入の際には必ずレジストマスクが必要であった。
【０００７】
すなわち、全面にレジストを塗布し、次いでイオン注入の必要な部分のレジストを除去してレジストパターンを形成し、次いでこのレジストパターンをマスクにしてイオン注入を行う必要があった。
【０００８】
この方法を用いると、レジスト塗布・光露光・レジスト現像（レジストパターン形成）、イオン注入、レジストアッシング、硫酸・過酸化水素水処理などの湿式処理という一連の工程が必要である。
【０００９】
ところで、ＬＳＩを製造する場合には、例えばＤＲＡＭを製造する場合にはリソグラフィ工程が２０〜３０回程度必要になるが、そのうちの３０％程度はイオン注入の打ち分けのためのものである。
【００１０】
このようなイオン注入の打ち分けのためには、上述したように一連の工程が必要となる。そのため、ＬＳＩの製造に要する時間が長くなり、またコストも高くなってしまうという問題があった。
【００１１】
ところで、イオン注入法（イオン照射法）は、半導体基板に硼素（Ｂ）、燐（Ｐ）、砒素（Ａｓ）等の不純物を導入してＰＮ接合を形成する方法として、広く用いられている。このイオン注入法によれば、目的とする場所に不純物の濃度と深さを精密にコントロールして導入することができる。
【００１２】
イオン注入装置（イオン照射装置）の心臓部となるイオン源チャンバーには、大別して熱電極を用いたフリーマン型（Ｆｒｅｅｍａｎ Ｔｙｐｅ）、バーナス型（Ｂｕｒｎｕｓ Ｔｙｐｅ）と、マグネトロンを用いたマイクロ波型がある。
【００１３】
図１６は、従来のバーナス型イオン源チャンバーの断面構造を示したものであり、同図Ａはチャンバーの上面に平行な断面を、同図Ｂはチャンバーの側面に平行な断面をそれぞれ示したものである。アークチャンバー７１の一方の端面には絶縁支持部７５およびリフレクター（スペーサー）７６を介してタングステンフィラメント７７が設けられており、アークチャンバー７１の他方の端面に絶縁支持部７５を介して対向電極７４が設けられている。
【００１４】
次にこの装置を用いてイオンを取り出す方法を説明する。ガス導入口７２から例えばＡｒガスを供給するとともに、タングステンフィラメント７７から熱電子を放出させ、対向電極７４によって熱電子の運動方向をフィラメントから放出された方向と反対方向に偏向することにより、アークチャンバー７１内に導入されたＡｒガスと熱電子との衝突確率を高めてイオン化を行う。そしてフロントプレート７８に設けたイオン引き出し口７３からイオンが取り出される
一方、図１７は従来のフリーマン型イオン源チャンバーの断面構造を示したものであり、同図（ａ）はチャンバーの上面に平行な断面を、同図（ｂ）はチャンバーの側面に平行な断面をそれぞれ示したものである。アークチャンバー９１の対向する面にそれぞれ絶縁支持部９５を介してリフレクター９６が設けられており、この対向するリフレクター９６間に棒状のタングステンフィラメント９７が設けられている。
【００１５】
次にこの装置を用いてイオンを取り出す方法を説明する。ガス導入口９２から例えばＡｒガスを供給するとともに、タングステンフィラメント９７から熱電子を放出させてプラズマを生じさせる。同時に電磁石１００によりフィラメント９７に平行な磁界と、フィラメント電流による回転磁界を発生させ、リフレクター９６の作用によってアークチャンバー９１内で電子を複雑に運動させることにより、タングステンフィラメント９７から放出される熱電子とガス導入口９２から供給させるガスとの衝突確率を高めている。そしてフロントプレートに設けたイオン引き出し口９３からイオンが取り出される。
【００１６】
また、図１８は、マイクロ波型のイオン源チャンバーの断面構造図を示したものである。この装置を用いてイオンを取り出すには、マグネトロン１１１でマイクロ波を発生させ、発生したマイクロ波を導波管１１２を通して放電箱１１３に導き、上記アークチャンバーに相当する放電箱１１３内でプラズマを発生させ、引き出し電極１１４を通してイオンを取り出すというものである。
【００１７】
これらの従来のイオン源チャンバーでは照射されるべきイオンは、一般にガス、乃至個体を昇華することで得られた蒸気をアークチャンバーに導入し、上記プラズマによってイオン化することで得られていた。すなわち上記従来のイオン源チャンバーでは照射されるべきイオンは、蒸気（気体）として供給されることが必須要件になっていた。しかしながら、Ｂ（ボロン）、Ｔｉ（チタン）などの高融点金属ではイオン注入に必要な１Ｅ−４Ｔｏｒｒ程度の蒸気圧を得るには例えばＴｉでは１４００℃以上に加熱することが必要であるため、事実上この方法でのイオン注入は不可能であった。
【００１８】
また逆に、インジウムはその融点が約１５６℃と低すぎる為に、プラズマ中で容易に融解してしまい、非常に使い勝手が悪かった。
【００１９】
これに対して、これらの金属の塩化物ガス、弗化物ガスなどを用いてイオン注入する方法が開発され、これらの低融点金属も使用可能となった。しかしながらこの方法は塩化物ガス、弗化物ガスに起因する、塩素、弗素ないし塩素化合物、弗素化合物等によるアークチャンバー内壁、および熱電子放出用フィラメントの腐食が不可避であった。
【００２０】
また、Ｉｎについても塩化物ガスを用いた方法が試みられた。例えば、図１６に示した従来型のイオン源チャンバーにＩｎＣｌ３を３３０℃に加熱して得られた蒸気を導入してイオン化を行った場合には、ＩｎＣｌ３から解離した塩素イオン又はラジカルがタングステンを主成分とするアークチャンバーの内壁面をエッチングする他、タングステンフィラメントまでもエッチングしてしまうため、フィラメントの細線化が著しくなって抵抗増大を招き、アーク放電に必要な制御ができなくなってしまった。また、引き出し電極をもエッチングしてしまい、安定なイオンの引き出しができなくなってしまった。その結果、約５時間で異常放電が多発し、イオン打ち込みができなくなってしまった。
【００２１】
このように、高融点金属、Ｉｎのイオン化を塩素系化合物を用いて行う限り、アークチャンバーの内壁およびタングステンフィラメントには、イオン化により発生する塩素イオンや塩素ラジカルによるエッチング反応が起こり、これを回避することはできなかった。
【００２２】
更に、塩化インジウムなどの塩化物ガスと、弗化ホウ素、弗化ゲルマニウムなどの弗化物ガスを同一のアークチャンバー内に交互に導入してイオン化させると、例えば弗化ホウ素の導入時に弗素が壁面に吸着して残存し、塩化物ガス導入時に反応して強い酸化剤である弗化塩素が形成され、アルミニウムやステンレスだけではなく、タングステン,モリブデン,グラファイトなどの安定な高融点材料で作られているにもかかわらずアークチャンバー内壁、熱電子放出用フィラメントの腐食が加速されるという問題があった。さらに、排気ガス中の弗素、塩素の除害が必要になり、装置コストが高くなるという問題もあった。
【００２３】
また、酸化物ガスの場合には、イオン発生装置もしくはイオン照射装置に使用するカーボン（グラファイト）系の部材、特にイオンを引き出す為の電極等を酸化してしまい装置の寿命を著しく短縮させてしまうという問題があった。
【００２４】
特にフィラメントは塩素,弗素により腐食してしまい安定したアーク放電を長時間得ることが困難なため長時間作業はきわめて困難であった。また、塩化物が容易に得られない金、白金等の貴金属は依然としてイオン注入は極めて困難であった。
【００２５】
更に、固体の弗化物の場合は潮解性があり、例えば気化させるために加熱オーブンに充填している最中に、大気中の水分と反応し、溶けてしまうなど非常に使い勝手が悪かった。
【００２６】
上記課題に対して本発明者らは、図１９にバーナス型イオン源チャンバーの改良型を例として示したように、アークチャンバー７１内に所望のイオン源からなる板状の材料７９を載置し、アークチャンバー７１内にプラズマを発生させ、材料７９をスパッタリングして所望のイオン（以下、スパッタリングイオンと称する）を発生させる方法を開示した（特開平１０−１８８８３３公報）。この方法は、上記各方法で事実上不可能であった高融点金属のイオンを容易に発生させる事ができる点で極めて優れた方法であった。なお、ここで、上述の図１９の説明では、図１６に記載したイオン源チャンバーと同一部分には同一の符号を付し説明を省略した。
【００２７】
しかしながら、上記スパッタリングイオンを用いる方法でも、Ｉｎのように融点が低い金属、Ｓｂのように単体の固体が不安定な金属のイオン注入を安定して行うことは依然として非常に困難であった。
【００２８】
一方、従来の半導体基板の製造方法ではｐ型不純物とｎ型不純物をイオン注入する場合には、別のイオン注入装置を用いるか、イオン源となるソースガス、固体ソースを交換して行うのが通常であった。このため、別装置を用いる場合には同一の半導体加工に二台以上のイオン注入装置が必要となり、イオン源を交換してイオン注入を行う場合には交換後に安定してイオン注入が実施できるように条件を確認する準備時間が必要となっていた。何れの場合でも、半導体装置の製造コストの削減上問題となっていた。
【００２９】
【発明が解決しようとする課題】
上述の如く、同一基板内にチャネルの導電型の異なるＭＯＳトランジスタ等を製造する場合には、全面にレジストを塗布し、次いでイオン注入の必要な部分のレジストを除去してレジストパターンを形成し、次いでこのレジストパターンをマスクにしてイオン注入を行う必要があった。
【００３０】
この方法を用いると、レジスト塗布・光露光・レジスト現像（レジストパターン形成）、イオン注入、レジストアッシング、硫酸・過酸化水素水処理などの湿式処理という一連の工程が必要となる。そのため、ＤＲＡＭなどのイオン注入の打ち分けの工程が多いＬＳＩを製造する場合には、製造時間が長くなったり、コストが高くなるという問題があった。
【００３１】
また、従来の半導体基板の製造方法では、ｐ型不純物とｎ型不純物をイオン注入する場合には、別のイオン注入装置を用いるか、イオン源となるソースガス、固体ソースを交換して行うのが通常であったが、何れの場合でも、半導体装置の製造コストの削減が困難であるという問題があった。
【００３２】
また、従来のイオン注入装置では、Ｉｎのように融点が低い金属、Ｓｂのように不安定な材料のイオン注入を安定して行うことは非常に困難であるという問題があった。
【００３３】
本発明は、上記事情を考慮してなされたもので、その目的とするところは、イオン注入の打ち分けの工程を簡略化できるイオン注入装置および半導体装置の製造方法を提供することにある。
【００３５】
【課題を解決するための手段】
［構成］
上記目的を達成するために、本発明に係るイオン注入装置は、被処理基体から離間して配置され、パターンが互いに異なる複数の開口部を有する導電性マスクと、この導電性マスクを介して前記被処理基体にイオンを注入するイオン注入手段とを備え、前記複数の開口部のパターンを重ねることによって、前記イオンを注入しない領域の周囲を取り囲むように形成されたパターンが得られるように前記複数の開口部のパターンが選ばれていることを特徴とする。
【００３６】
なお、本発明において、導電性マスクの導電性とは、金属のような良好な導電性だけではなく、半導体のような金属と絶縁体との中間的な導電性も意味している。
【００４２】
また、本発明に係る半導体装置の製造方法は、被処理基体に対してイオン種、注入加速エネルギーおよび注入量の少なくとも一つが異なるイオン注入を行うに際し、各イオン注入において、イオンを注入する領域上に開口部を有し、パターンが互いに異なる複数の開口部を有する導電性マスクを被処理基体から離間して配置し、前記複数の開口部のパターンを重ねることによって、前記イオンを注入しない領域の周囲を取り囲むように形成されたパターンが得られるように前記導電性マスクを介して前記被処理基体に複数回イオンを注入することを特徴とする。
【００４５】
［作用］
本発明（請求項１〜１０）によれば、開口部を有する導電性マスクを介して被処理基体にイオンを注入することによって、被処理基体の所望の領域にイオンを選択的に注入することができるようになる。そのため、イオン注入の打ち分けの際に、各イオン注入毎に別の導電性マスクを用いることにより、レジストパターンを用いずに済むようになる。
【００４６】
したがって、本発明によれば、レジスト塗布・光露光・レジスト現像、イオン注入、レジストアッシング、硫酸・過酸化水素水処理などの湿式処理という一連の工程が不要となり、これによりイオン注入の打ち分けの工程を簡略化できるようになる。また、その結果として、ＬＳＩの製造に要する時間の短縮化、コストの削減化を図れるようになる。さらに、レジストを除去するためのアッシング処理を行うことなく、イオン注入層中の結晶欠陥を回復させるための熱処理を行えるようになる。これにより、より欠陥密度の低いイオン注入層を形成できるようになるので、ＬＳＩの素子の性能および信頼性を著しく向上させることができる。
【００４９】
【発明の実施の形態】
以下、図面を参照しながら本発明の実施の形態（以下、実施形態という）を説明する。
【００５０】
（第１の実施形態）
図１は、本発明の第１の実施形態に係るイオン注入層の形成方法を示す断面図である。
【００５１】
図中、１はイオン注入装置の試料室内の半導体基板（被処理基体）を示しており、この半導体基板１の上方には２つの開口部を有する導電性マスク２が配置されている。本実施形態で使用するイオン注入装置は、導電性マスク２を備えている点が従来のイオン注入装置とは異なっている。したがって、導電性マスク２をを介して半導体基板１にイオンを注入するための機構は従来と同じであるので、その説明は省略する。なお、イオン注入装置の全体の構成は後で説明する。
【００５２】
半導体基板１と導電性マスク２との間の距離ｄは、一般には、１μｍ〜１００ｍｍの範囲で設定されるが、距離ｄは後述する値に設定することが好ましい。
【００５３】
また、導電性マスク２の反りを防止するためには、導電性マスク２の厚さｔは１μｍ以上であることが好ましい。また、導電性マスク２の材料は、半導体基板１の汚染を避けるために、半導体基板１と同一の元素、または同元素を主成分とする材料から構成されていることが好ましい。
【００５４】
半導体基板１がシリコン基板の場合には、導電性マスク２を介して、Ｐ+ 、Ｂ+ 、ＢＦ2 + 、Ａｓ+ 、Ｓｂ+ 、Ｉｎ+ 、Ｇａ+ などのイオン３を基板表面に注入する。イオン３は、例えばＢＦ3 等の気体をイオン源に導入し、プラズマ放電によりＦ2 +等のイオンを発生させ、このイオンを加速管内で加速させて生成したビーム状のイオンである。
【００５５】
このようにして基板表面にイオン３を注入することにより、導電性マスク２の開口部下の基板表面にイオン注入層４が形成される。このとき、導電性マスク２は導電性を有しているので、イオン注入時における導電性マスク２のチャージアップを防止できる。
【００５６】
また、導電性マスク２のイオン照射による温度上昇が５０℃以上に及ぶと、例えば幅１０ｍｍの導電性マスク２は１．５μｍ膨張するため、導電性マスク２の温度上昇は５℃以下に抑制することが望ましい。
【００５７】
また、アライメント精度（イオン注入層４の形成領域と導電性マスク２の開口部との合わせずれ）を０．１５μｍ以下に抑制する必要がある場合には、導電性マスク２を冷媒によって冷却し、膨張を十分に小さくすることが必要である。
【００５８】
なお、導電性マスク２の位置合わせは、例えば半導体基板１に予め合わせマークを形成しておき、この合わせマークを赤外線レーザで検出するという光学的な方法で行うと良い。
【００５９】
また、半導体基板１と導電性マスク２との間の距離ｄは１５μｍ以下に設定することが好ましい。さらに好ましくは３μｍ以下に設定する。３μｍ以下に設定することにより、半導体基板１から導電性マスク２に電荷が非常に逃げやすくなるため、半導体基板１のチャージアップを効果的に防止できるようになる。
【００６０】
そして、上述したようにイオン注入層４を形成した後、イオン注入層４中のイオン３をアニールにより活性化することにより、不純物拡散層を形成することができる。
【００６１】
本実施形態によれば、開口部を有する導電性マスク２を介して半導体基板１の表面にイオンを注入することによって、半導体基板１の所望の領域にイオン層４を選択的に形成できるようになる。
【００６２】
そのため、イオン注入の打ち分けの際に、各イオン注入毎にそれ専用の導電性マスク２を用いて必要なイオン注入層４を形成することにより、レジストパターンを用いずに必要なイオン注入層４を形成できるようになる。
【００６３】
したがって、本実施形態によれば、レジスト塗布・光露光・レジスト現像、イオン注入、レジストアッシング、硫酸・過酸化水素水処理などの湿式処理という一連の工程が不要となり、これによりイオン注入の打ち分けの工程を簡略化できるようになる。
【００６４】
また、その結果として、ＬＳＩの製造に要する時間の短縮化、コストの削減化を図れるようになる。さらに、レジストを除去するためのアッシング処理を行うことなく、イオン注入層中の結晶欠陥を回復するための熱処理を行えるようになる。これにより、より欠陥密度の低いイオン注入層を形成できるようになるので、ＬＳＩの素子の性能および信頼性を著しく向上させることができる。
【００６５】
具体的には、リソグラフィ工程が３０％削減でき、例えばＤＲＡＭの場合であればリソグラフィ工程を３０回から２１回まで低減できる。これにより製造開始からＬＳＩ完成までの時間（ＴＡＴ：Turn Around Time）を３０％以上短縮でき、また大幅なコストの削減化が可能となる。
【００６６】
また、レジストパターンを用いないことからメタルが混入したレジストパターンのアッシング工程が不要になり、これによりメタル汚染量を低減できる。
【００６７】
また、イオン注入層４中のイオンを活性化するためのアニールはイオン注入層４の形成後に引き続いて行っても良いし、あるいは他のイオン注入層が存在する場合には、これらのイオン注入層中のイオンを共通のアニールで活性化しても良い。
【００６８】
（第２の実施形態）
図２は、本発明の第２の実施形態に係るイオン注入層の形成方法を示す断面図である。なお、図１と対応する部分には図１と同一符号を付してあり、詳細な説明は省略する（他の実施形態についても同様）。
【００６９】
本実施形態では、半導体基板１上にｄ＝１０〜３０μｍ程度離間して４個の開口部を有する導電性マスク２ａを配置し、さらにこの導電性マスク２ａ上には導電性材料からなるシャッター５を配置する。導電性マスク２ａの寸法（図中の左右方向の寸法）は１ｍｍ以上程度と比較大きい。本実施形態で使用するイオン注入装置は、導電性マスク２ａおよびシャッター５を備えている点が従来のイオン注入装置とは異なっている。
【００７０】
なお、シャッター５を構成する導電性材料は、半導体基板１の汚染を防止するために、導電性マスク２ａの場合と同様に、半導体基板１と同一の元素、または同元素を主成分とする材料であることが好ましい。
【００７１】
本実施形態では、例えば図２に示すように、外側の２つの開口部をシャッター５で覆った状態で、イオン注入を行うことにより例えばｎ型拡散層の形成領域にイオン注入層４ａを形成する。この後、内側の２つの開口部をシャッター５で覆った状態で、イオン注入を行うことにより例えばｐ型拡散層の形成領域にイオン注入層４ｂを形成する。
【００７２】
本実施形態でも第１の実施形態と同様な効果が得られる。また、本実施形態によれば、１枚の導電性マスク２ａで導電型の異なるイオン注入層４ａ，４ｂを形成するので、イオン注入層４ａ，４ｂの合わせずれの問題は起こらない。なお、本実施形態では、導電性マスク２ａの開口部の個数を４個としたが、３個以下または５個以上でも良い。
【００７３】
（第３の実施形態）
図３は、本発明の第３の実施形態に係るイオン注入層の形成方法を示す断面図である。
【００７４】
本実施形態が第１の実施形態と異なる点は、半導体基板１よりも外側の領域に開口部を有する導電性マスク２ｂを用い、さらにこの開口部を通過するイオンビームを検出するための、Ｆａｒａｄａｙ Ｃｕｐなどからなるイオンビーム検出器６（検出手段）が設けられていることにある。
【００７５】
なお、上記開口部は、半導体基板１と同一条件でイオンビームが照射される領域に設けることが好ましい。また、距離ｄは例えば２〜３μｍ程度である。
【００７６】
本実施形態でも第１の実施形態と同様な効果が得られる。さらに、本実施形態によれば、半導体基板１に照射されるイオンビームをイオンビーム検出器６により検出できるので、その検出結果（イオンビーム電流）をモニタ信号に利用することができる。したがって、このモニタ信号をフィードバックすることによってイオン注入量を制御することができる。
【００７７】
（第４の実施形態）
図４は、本発明の第４の実施形態に係るイオン注入層の形成方法を示す断面図である。
【００７８】
本実施形態が第１の実施形態と異なる点は、半導体基板１の表面に垂直な直線（法線）ｌに対してθ（＜９０度）傾いた方向からイオン３を照射することにある。
【００７９】
本実施形態でも第１の実施形態と同様な効果が得られる。さらに、本実施形態によれば、注入加速電圧が高い場合でも、半導体基板１の表面に浅いイオン注入層を形成することが可能となる。
【００８０】
図５に、入射角θ（１．５度、７度、１５度）と距離ｄとイオン３の横方向のはみ出し距離ΔＹとの関係を示す。はみ出し距離ΔＹは図４に示すように導電性マスク２の開口部端から測った距離である。
【００８１】
図から、距離ｄが２μｍ程度なら、イオン３が入射角θ＝７度でもって入射しても、はみ出し距離ΔＹは０．２５μｍ未満になることが分かる。したがって、チャージアップの心配が無い場合において、距離ｄを５μｍ以上に設定するときには、入射角θを５度以下にすることが必要となる。
【００８２】
（第５の実施形態）
図６は、本発明の第５の実施形態に係るイオン注入層の形成方法を示す工程断面図である。
【００８３】
第４の実施形態のように傾斜イオン注入を行うときには、図６（ａ）に示すように、導電性マスク２の開口部の片側に非注入領域が生じ、導電性マスク２の開口部とは異なるパターンのイオン注入層４が形成される。
【００８４】
そのため、非注入領域が問題となる場合には、図６（ｂ）に示すように、半導体基板１を１８０度回転させて、傾斜イオン注入を再度行ってイオン注入層４’を形成して非注入領域を無くす。半導体基板１を回転させる代わりに、図６（ｃ）に示すように、イオン３の照射方向を変えても良い。
【００８５】
さらに望ましい方法としては、図７に示すように、イオン３に対して半導体基板１を５０〜１００ｃｍ／ｓｅｃの速度でもって往復運動（Ａ方向、Ｂ方向に交互に運動）させるとともに、行きと帰りでイオン３の半導体基板１に対する照射方向を逆方向に変える。このような方法によれば、非注入領域の無い傾斜イオン注入をより短時間で完了することができる。また、上記往復運動方向と直交するＣ方向、Ｄ方向に往復運動させても良い。
【００８６】
（第６の実施形態）
図８は、本発明の第６の実施形態に係るＣＭＯＳ製造工程におけるｐ型ウェルおよびｎ型ウェルの形成方法を示す工程断面図である。
【００８７】
まず、図８（ａ）に示すように、シリコン基板１１に素子分離絶縁膜１２を形成する。
【００８８】
次に同図８Ａに示すように、ｐチャネルトランジスタ形成領域（第１の領域）上にのみに開口部を有する導電性マスク２ｐをシリコン基板１１の上方に配置した後、１００〜２００ＫｅＶ、２×１０13ｃｍ-2の条件でもってＰ+ （リンイオン）のイオン注入を行ってｎ型イオン注入層４ｎを選択的に形成する。
【００８９】
次に図８（ｂ）に示すように、ｎチャネルトランジスタ形成領域（第２の領域）上にのみに開口部を有する導電性マスク２ｎをシリコン基板１１の上方に配置した後、１００〜３００ＫｅＶ、２×１０13ｃｍ-2の条件でもってＢ+ （ボロンイオン）のイオン注入を行ってｐ型イオン注入層４ｐを選択的に形成する。
【００９０】
最後に、ｐ型イオン注入層４ｐおよびｎ型イオン注入層４ｎ中のイオンをアニールにより活性化して、ｐ型ウェルおよびｎ型ウェルが完成する。
【００９１】
比較のために、図９に、従来のＣＭＯＳ製造工程におけるｎ型ウェルおよびｐ型ウェルの形成方法の工程断面図を示す。
【００９２】
従来法では、まず、図９（ａ）に示すように、シリコン基板１１に素子分離絶縁膜１２を形成する。ここまでは、本実施形態と同じである。
【００９３】
次に全面にレジストを塗布し、光露光し、レジストを現像して、同図９Ａに示すように、ｐチャネルトランジスタ形成領域上にのみに開口部を有するレジストパターン１３ｐを形成した後、１００〜６００ＫｅＶ、２×１０13ｃｍ-2の条件でもってＰ+ のイオン注入を行ってｎ型イオン注入層４ｎを選択的に形成する。
【００９４】
次にレジストパターン１２ｐをアッシングして剥離した後、全面にレジストを再度塗布し、光露光し、レジストを現像して、図９（ｂ）に示すように、ｎチャネルトランジスタ形成領域上にのみに開口部を有するレジストパターン１３ｎを形成した後、１００〜３００ＫｅＶ、２×１０13ｃｍ-2の条件でもってＢ+ のイオン注入を行ってｐ型イオン注入層４ｐを選択的に形成する。
【００９５】
次にレジストパターン１３ｎをアッシングして剥離した後、ｎ型イオン注入層４ｎおよびｐ型イオン注入層４ｐ中のイオンをアニールにより活性化して、ｎ型ウェルおよびｐ型ウェルが完成する。
【００９６】
このように従来方法では、レジスト塗布、光露光、レジスト現像、レジスト除去という工程を２回繰り返す必要があり、そのため本実施形態に比べて工程数が多くなり、またコストも高くなる。
【００９７】
（第７の実施形態）
図１０は、本発明の第７の実施形態に係るＣＭＯＳ製造工程におけるｐ型チャネルドーピング層およびｎ型チャネルドーピング層の形成方法を示す工程断面図である。
【００９８】
まず、第６の実施形態に従って図１０（ａ）に示すように、シリコン基板１１に素子分離絶縁膜１２、ｐ型ウェル４ｐｗおよびｎ型ウェル４ｎｗを形成する。
【００９９】
次に同図１０Ａに示すように、ｐチャネルトランジスタ形成領域上にのみに開口部を有する導電性マスク２ｐをシリコン基板１１の上方に配置した後、８０〜１３０ＫｅＶ、２×１０13ｃｍ-2の条件でもってＰ+ （リンイオン）のイオン注入を行って、ｎ型ウェル４ｎｗの表面にｎ型イオン注入層１３ｎを選択的に形成する。
【０１００】
次に図１０（ｂ）に示すように、ｎチャネルトランジスタ形成領域上にのみに開口部を有する導電性マスク２ｎをシリコン基板１１の上方に配置した後、３０〜８０ＫｅＶ、１×１０13ｃｍ-2の条件でもってＢ+ （ボロンイオン）のイオン注入を行って、ｐ型ウェル４ｐｗの表面にｐ型イオン注入層１３ｐを選択的に形成する。
【０１０１】
最後に、ｐ型イオン注入層１４ｐおよびｎ型イオン注入層１４ｎ中のイオンをアニールにより活性化して、ｐ型チャネルドーピング層およびｎ型チャネルドーピング層が完成する。
【０１０２】
（第８の実施形態）
図１１は、本発明の第８の実施形態に係る不純物拡散層を形成するための半導体製造システムを示す模式図である。
【０１０３】
この半導体製造システムは、大きく分けて、イオン注入装置２０と熱処理装置３０とから構成されている。図中、２１はイオン注入装置２０のビームラインチャンバーを示しており、このビームラインチャンバー２１は第１ゲートバルブ２２1 を介してエンドステーションチャンバー２３に接続されている。
【０１０４】
このエンドステーションチャンバー２３内には基板ホルダ２４が設けられている。この基板ホルダ２４は、ＳｉＣ、ＶＣ、ＢＮ、ＴｉＣなどの比熱の高い材料で形成された、熱容量の大きなものである。また、基板ホルダ２４の表面は図示しないＡｌＮなどの熱伝導率の高い膜で被覆され、その上に半導体基板１が設置され、保持されている。
【０１０５】
また、基板ホルダ２４は図示しない冷却機構により必要に応じて予め０℃以下に冷却できるようになっている。冷却温度は−１３０℃以下であることが好ましい。このような低温であれば、イオン注入中における欠陥を容易に制御でき、欠陥のクラスター化を効果的に抑制できる。
【０１０６】
また、エンドステーションチャンバー２３内には導電性マスク２が設けられている。この導電性マスク２は半導体基板１の上方に配置されている。ビームラインチャンバー２１、第１ゲートバルブ２２1 を通過したイオンビーム２５は、この導電性マスク２の開口部を通って半導体基板１の表面を照射する。その結果、半導体基板１の表面にイオン注入層が形成される。
【０１０７】
エンドステーションチャンバー２４は、第２ゲートバルブ２２2 を介して熱処理装置３０の熱処理室３１に接続されている。また、エンドステーションチャンバー２４は図示しない排気機構により真空排気できるようになっている。また、エンドステーションチャンバー２４内の半導体基板１は図示しない搬送機構により熱処理室３１内に搬送できるようになっている。これにより、エンドステーションチャンバー２４内でイオン注入層が形成された半導体基板１を真空を破らずに熱処理室３１内に移すことができる。
【０１０８】
熱処理室３１内には赤外線ランプ、紫外線ランプ、またはこれらの両方からなる加熱機構３２が設けられている。熱処理室３１内に移動されたイオン注入層が形成された半導体基板１は、加熱機構３２により１００℃／秒以上のレートによって高速昇温され、６００〜１１００℃程度の温度でもって１〜３０秒間加熱（アニール）される。この結果、イオン注入層中のイオンが活性化され、不純物拡散層が形成される。
【０１０９】
なお、本実施形態のイオン注入装置は、第１の実施形態のイオン注入層の形成方法を実施するものであるが、他の実施形態のイオン注入層の形成を実施するように変更しても良い。
【０１１０】
（第９の実施形態）
図１２は、本発明の第９の実施形態に係る不純物拡散層を形成するための半導体製造システムを示す模式図である。
【０１１１】
本実施形態が第８の実施形態と異なる点は、エンドステーションチャンバー２４が搬送室４０を介して熱処理室３１に接続していることにある。なお、図中、２２3 は第３ゲートバルブを示している。
【０１１２】
本実施形態によれば、イオン注入装置２０で第１の半導体基板１にイオン注入層を形成している間に、熱処理装置３０で既にイオン注入層が形成された第２の半導体基板１をアニールして不純物拡散層を形成できるので、第８の実施形態に比べて、半導体基板（ウェハ）の処理速度が向上し、短時間でより多くの不純物拡散層を形成できるようになる。
【０１１３】
また、レジストパターンを用いずにイオン注入を行うため、イオン注入層の形成時間が短縮され、つまりイオン注入層の形成時間とアニールによる不純物拡散層の形成時間との差が十分に小さくなり、不純物拡散層の形成後にすぐに別の半導体基板をアニールできるようになり、これによりイオン注入層の形成と不純物拡散の形成とを連続的に行うことが可能となる。
【０１１４】
（第１０の実施形態）
まず、図１３を参照して、イオン照射（注入）装置の全体構成の概要およびイオン発生方法、照射方法を説明する。なお、本発明は、後述するようにイオン発生装置となるイオン源チャンバー５１（アークチャンバー）にその大きな特徴があり、図１３に示したその他の構成は従来のイオン照射装置の構成と同様である。
【０１１５】
図１３に示したイオン照射装置では、まずイオン源チャンバー５１でイオンが生成される（その詳細については後述する）。次に、このイオンはイオン源チャンバー５１に隣接した引き出し電極５２によって引き出され、分離電磁石５３に導入され、そこで、電荷と質量に応じてイオン種毎に質量分離される。分離電磁石５３を通過したイオンは、続いてスリット５４に導入され、そこで所望のイオン種のみが完全に分離される。分離された所望のイオン種を、加速器５５によって所望の最終エネルギーまで加速または減速する。そして、所望のエネルギーを持ったイオンビームが四極レンズ５６によって試料６２（例えば半導体基板）の表面に集束点を持つように集束される。続いて、走査電極５７，５８により試料面全体で注入量が一様になるよに走査される。そして残留ガスとの衝突で生じる中性粒子を除去するために、偏向電極５９によりイオンビームが曲げられ、マスク６０を通して試料６２表面にイオンビームが照射される。６１はアースである。
【０１１６】
以下、図１３に示したイオン源チャンバー５１（イオン発生装置）およびそれを用いたイオン発生方法、イオン照射（注入）方法等の詳細について、図面を参照して説明する。
【０１１７】
図１４は、本発明の第１０の実施形態に係るバーナス型のイオン源チャンバーに材料板７９を載置した時の断面構造を示したものであり、同図Ａはチャンバーの上面に平行な断面を、同図Ｂはチャンバーの横方向の側面に平行な断面を、同図Ｃはチャンバーの縦方向の側面に平行な断面をそれぞれ示したものである。
【０１１８】
基本的な構成は図１９に示した従来のバーナス型イオン源チャンバーの構成と同様である。すなわち、タングステンを主成分として構成されたアークチャンバー７１の一方の端面には絶縁支持部７５およびリフレクター７６（スペーサー）を介してタングステンフィラメント７７が設けてあり、アークチャンバー７１の他方の端面には絶縁支持部７５を介して対向電極７４が設けてある。そして、ガス導入口７２からはＡｒガスが供給され、フロントプレート７８に設けたイオン引き出し口７３から所望のイオンが取り出される。
【０１１９】
なお、イオン源チャンバー（アークチャンバー）７１は通常、イオン引き出し口７３を上面とし、ガス導入口７２が下面に位置するように載置されている。
【０１２０】
本実施形態におけるイオン発生装置では、アークチャンバー７１の内壁に沿ってスリット８１が設けられており、このスリット８１に所望のイオンを取り出すための材料板７９が着脱自在となっている。したがって、取り出したいイオンに応じて材料板を簡単に取り替えることができる。そして、フィラメント７７から熱電子を放出させてプラズマを発生させ、Ａｒガスのスパッタ作用により材料板７９から所望のイオンを取り出すことが可能となっている。
【０１２１】
材料板７９は、アークチャンバー７１の内壁面上の少なくとも一部に設置されていれば良いが、好ましくはフィラメント７７および対向電極７４が取り付けられている一対の対向面以外の四つの内壁面の内、少なくとも一つ以上の面上に設置されていることが望ましい。また、材料板７９は、設置面の少なくとも一部に設置されていれば良いが、その面全体に設置した方が、スパッタリングの効率が良い。
【０１２２】
次に本実施形態に係るイオン発生方法、イオン照射方法についてインジウム（Ｉｎ）イオンの発生方法、照射方法を例にとって詳細に説明する。
【０１２３】
本実施形態では、イオン源となる材料板としてＩｎＳｂ単結晶基板を用いた。ＩｎＳｂ基板は単体のインジウム金属（融点１５６℃）と異なり、融点は高い。また、工業的に入手可能であり、常温で安定である。更に、単結晶であるため組成は極めて安定している。
【０１２４】
本実施形態では、このＩｎＳｂを板状に加工し、タングステン製アークチャンバー２１内壁面のうち一対の側壁面および底面の３面に設置した。次に所定の立上げ作業を行った後、ガス導入口７２より、Ａｒガスを供給すると共に、フィラメント７７から熱電子を放出させると、Ａｒガスがプラズマ化されそのプラズマ粒子によるスパッタリング効果により、材料板（ＩｎＳｂ）７９からＳｂおよびＩｎが導出され、放電によりイオン化された。発生したＳｂイオン、ＩｎイオンおよびＡｒイオンは、引き出し口７３を通して引き出されたが、このうち分離電磁石によりＩｎイオンのみが取り出され、試料へのイオン注入された。
【０１２５】
この場合、加速電圧１８０ＫｅＶで約４ｍＡのビーム電流が約５０時間（従来の１０倍）安定して得られた。
【０１２６】
上記従来例に示したように、従来型のイオン源チャンバーにＩｎＣｌ３を３３０℃に加熱して得られた蒸気を導入してイオン化を行った場合には、約５時間で異常放電が多発し、イオン打ち込みができなくなってしまっていた。
【０１２７】
本発明の構成を取ることにより極めて安定的に長時間イオン化を行うことが可能となった。
【０１２８】
本実施形態では、イオン化される金属としてＩｎやＳｂを用いて説明したが、その他のイオンチャンバー内で溶融する恐れがあり、安定な化合物を形成し得る多くの金属元素のイオン注入に適用可能である。例えば、アルミニウム（Ａｌ：融点６６０℃）、ガリウム（Ｇａ：融点３０℃）、タリウム（Ｔｌ：融点３０３℃）、スズ（Ｓｎ：融点２３２℃）、鉛（Ｐｂ：融点３２８℃）、亜鉛（Ｚｎ：４２０℃）、カドミウム（Ｃｄ：融点３２１℃）などのイオン発生に用いることができる。特にIII族元素金属は▲５▼族元素と安定に化合物を形成するため利用が容易であり、ＩｎＡｓ、ＧａＡｓ、等各種のIII▲５▼族化合物が利用可能である。特にＩｎＳｂ，ＧａＡｓ等は化合物半導体結晶として利用可能であり、安定してイオンを生成可能である。同様に、Ｚｎ，Ｃｄも▲２▼▲６▼族化合物として、ＺｎＳｅ、ＣｄＴｅ等を用いることにより安定してイオンを生成可能である。Ｓｎ，Ｐｂは▲４▼族元素であるが、Ｓｎ酸化物、Ｐｂ酸化物として純粋なＳｎ，Ｐｂよりも融点の高い化合物を形成することが可能でありイオン発生材料として利用可能である。
【０１２９】
また、板材料に用いる材料は１種類である必要はなく、各内壁面上に互いに異なる材料（ＧａＡｓとＩｎＳｂ等）を用いた材料板を設置するようにしても良い。この場合、多種の元素を同時にイオン化することが可能であり、電離磁石によって質量分離することで、イオンの選択をすることが可能である。
【０１３０】
（第１１の実施形態）
上述した実施形態によりＩｎのイオン発生を従来と比較して約１０倍の長時間にわたって安定して継続実施することが可能となった。
【０１３１】
しかしながら上記方法を用いても５０時間を越えて更にイオンの発生を継続して行った場合、異常放電が発生するなどの問題が起こった。
【０１３２】
上記問題に対して本発明者らが検討を重ねた結果、異常放電が起こった場合に、アークチャンバー内壁に単体Ｉｎを用いていないにもかかわらずＩｎ金属の残留が見られることがわかった。また、フィラメントや電極の周囲にＩｎ金属が見られる場合に特に異常放電が大きいように思われた。
【０１３３】
上記現象は、ＩｎＳｂを材料として放電を継続した結果、蒸気圧の高いＳｂが僅かずつ先に蒸発することによってＩｎが過剰となり、更にはＩｎ金属が単体で形成され、アークチャンバー内で溶融して移動したものと考えられた。特にＩｎが移動してフィラメントや電極の周囲に来た場合に局部的に放電パスが形成され異常放電が頻繁に発生したものと推定された。本発明者らが解析した結果，上記条件（１８０Ｖ、４ｍＡ）では、チャンバーの寸法が２２０ｍｌ（チャンバー材であるタングステンの総容積１００ｍｌ）のとき、チャンバー内は５００℃乃至８００℃まで昇温すると推定され、Ｉｎだけでなく，上記低融点金属は殆ど溶融することが予想された。
【０１３４】
上記問題を解決するため、イオン発生時にアークチャンバー内にＡｒガスに加えて窒素ガスを導入した。窒素ガスの導入により、蒸気圧差によりＩｎＳｂ表面に過剰に残留したＩｎは窒化されてＩｎＮを形成して固体となり、表面から移動することが無くなった。
【０１３５】
また,このような方法を用いても窒化されたＩｎＳｂ表面は常にスパッタリングにより更新されているため、各元素のスパッタレートに変動は無かった。
【０１３６】
上記ようにＡｒに加えて窒素をアークチャンバーに導入することで、更に安定したイオン発生、イオン照射が可能となった。
【０１３７】
なお、本実施の形態は上記に限ることはなく、例えばアークチャンバー内壁に始めからＩｎＮを用いて、不活性ガスまたは不活性ガスと窒素ガスの混合ガスを用いて放電を行ってもよい。このような形態でも上記効果を享受可能である。
【０１３８】
（第１２の実施形態）
次に上記問題に対し、本発明の第１２の実施形態としてアークチャンバーの構造を改良することで対応を試みた例を図面を用いて説明する。
【０１３９】
図１５に示した図は何れも図１４（ｂ）に示したアークチャンバーの横方向の側面に平行な断面に相当する図である。なお、以下の説明で図１５（ｃ）と同一の部分に付いては同一の符号を付し説明を省略する。
【０１４０】
図１５（ａ）に示した装置では、材料板７９はアークチャンバー内壁の対向する両面に載置されている。また、底面には材料板は載置されていない。本実施形態では、材料板はスリット８１に挿入固定されているが、上述の各実施形態と異なり、スリット８１は深く形成されており、また、スリット８１上部には上方に広がった上部傾斜８１Ａが形成されている。更にスリット８１下部には上部傾斜８１Ａと逆向きに下方に広がった下部傾斜３１Ｂが、何れも本図に示した断面に垂直方向に溝状に形成されている。また、材料板固定部８１Ｃには間歇的にスリット８１Ａとスリット８１Ｂとを接続するように貫通孔８１Ｄが形成されている。
【０１４１】
本実施形態に係るアークチャンバーを用いてイオンを発生させたところ、ＩｎＳｂ表面で形成された過剰なＩｎ金属はスリット８１Ａに沿って貫通孔８１Ｄを経て貫通孔８１Ｂに流れ込み、そこから移動することが無かった。これにより異常放電等の不都合を防止することができた。
【０１４２】
なお，本実施形態は傾斜８１Ａが形成されているだけでも有効である。また、傾斜８１Ａ部がなく、傾斜８１Ｂと、そこに液体（Ｉｎ金属）が流れ込み得る経路が確保されているだけでもよい。また、傾斜８１Ａ，８１Ｂの形状は上記に限定されるものではないことも言うまでも無い。
【０１４３】
図１５（ｂ）は、本実施形態の第１の変形例を示したものである。
【０１４４】
第１の変形例では、材料板７９と同等の板が底面にも載置されている。ただし、この板は、全面に微小孔７９Ｂが形成された有孔材料板７９Ａである。また、この有孔材料板７９Ａの下部のアークチャンバーが削られて窪み７１Ａが形成されている。このような構成により、材料板７９または有孔材料板７９Ａの表面で発生したＩｎ等の液体は微小孔７９Ｂを経て窪み７１Ａに流れ込むことにより、プラズマにさらされることがなくなり、異常放電等の不都合を防止できた。
【０１４５】
図１５（ｃ）は、本実施形態の第２の変形例を示したものである。本実施形態は上記第１の変形例とは異なり、材料板７９には孔を空けず、側面の材料板７９と底面の材料板７９の間に空隙８１Ｅを確保した上で、アークチャンバー底面の支柱７１Ｃを一部残して削り、Ｉｎ等の液だめとしたものである。
【０１４６】
以上述べたように、本実施形態、第１の変形例、および第２の変形例では、Ｉｎ等の液体を材料板下部に落とすことでプラズマへの露出を避けることが要件であり、実施の形態は上記に限るものではない。
【０１４７】
次に本実施形態の第３の変形例について説明する。本変形例では、Ｉｎ等の液体保持部を確保する代りに、材料板表面にタングステン、モリブデンなどの高融点金属でできたメッシュ状または金網状の覆いを設置することを特徴とする。このような覆いを設置することにより、Ｉｎ等の液体は表面張力が高いため、金網、メッシュを形成するタングステン等の周囲に凝縮し、周囲に飛散しない。本変形例は本実施形態、第１の変形例、および第２の変形例と異なり、アークチャンバーを加工する必要がなく、単にメッシュ状の覆いを設置することのみで実施可能である。また、このメッシュまたは金網は材料板から発生する液体よりも高融点の金属であれば良いが、アークチャンバーの昇温を考慮して、１０００℃以上の融点を有する金属が望ましい。
【０１４８】
（第１３の実施形態）
次に第１０ないし第１２の実施形態に係るイオン発生方法を用いて半導体基板に複数種のイオン注入を行う方法についてＩｎイオン、Ｓｂイオンを順次注入する場合を例にとって図１３、図１４を用いて説明する。
【０１４９】
まず、図１４に示したようにアークチャンバー７１内壁に材料板７９としてＩｎＳｂ板を保持した後、ガス導入口７２から例えばＡｒガスを供給するとともに、タングステンフィラメント７７から熱電子を放出させ、対向電極７４によって熱電子の運動方向をフィラメントから放出された方向と反対方向に偏向することにより、アークチャンバー７１内に導入されたＡｒガスと熱電子との衝突確率を高めてイオン化を行う。これによりフロントプレート７８に設けたイオン引き出し口２３からＩｎイオン、Ｓｂイオンを取り出すことができる。
【０１５０】
次に、図１３に示したように、このＩｎイオン、Ｓｂイオンはイオン源チャンバー１に隣接した引き出し電極５２によって引き出され、分離電磁石５３に導入され、そこで、Ｉｎイオンのみがスリット５４に導入されるように電荷と質量に応じて質量分離される。スリット５４を通過したＩｎイオンは、そこで完全に分離される。分離された所望のＩｎイオンを、加速器５５によって所望の最終エネルギーまで加速または減速する。そして、所望のエネルギーを持ったＩｎイオンビームが四極レンズ５６によって試料６２（例えば半導体基板）の表面に集束点を持つように集束される。続いて、走査電極５７，５８により試料面全体で注入量が一様になるよに走査される。そして残留ガスとの衝突で生じる中性粒子を除去するために、偏向電極５９によりイオンビームが曲げられ、マスク６０を通して試料６２表面上の半導体装置形成予定領域の所望の部分にＩｎイオンビームが照射される。６１はアースである。
【０１５１】
この際、試料６２はイオン注入すべき所望の部分のみ開口され他部分はマスクで覆われている。
【０１５２】
上記イオン注入の終了後、試料６２上のマスクを交換し、分離電磁石５３の印加電圧を変更することでスリット５４に入るイオンをＳｂイオンに替え，再度イオン注入を行う。これにより、試料６２上の半導体装置形成予定領域中の上述のＩｎイオン注入部と異なる所望の領域にＳｂをイオン注入することができるる。
【０１５３】
この方法を用いることによりアークチャンバ内部の材料を変更することなく，連続して半導体のｎ型不純物領域，ｐ型不純物領域の形成を行うことができる。
【０１５４】
なお、上記各実施形態ではＩｎのイオン発生について述べたが、同一の材料板の構成元素である、Ｓｂについてもシリコン基板中の不純物として作用するに足りる程度の不純物量は十分に確保できた。勿論Ｉｎについても同程度の不純物量が得られた。
【０１５５】
更に、ＧａＡｓ、ＩｎＡｓ、ＧａＳｂ等を用いても、III族元素，▲５▼族元素ともに，同様に所望の不純物量を得ることができた。
【０１５６】
以上説明した第１０〜第１３の各実施形態は、例えば半導体基板の製造（イオン注入）に適用することが可能である。
【０１５７】
例えば、半導体基板にＩｎイオンを導入するすることにより、ＭＯＳトランジスタの不純物拡散層を形成することができる。特に、Ｉｎの二価イオンを半導体基板に導入しようとした場合、ＩｎＣｌ3 や、有機系ガスでのイオン化では、上述の問題点に加えてオーブンや、ガス配管からＦｅ（鉄）が混入してしまい、このＦｅもイオン化してしまうという問題がある。このＦｅは、Ｉｎの二価イオンの曲率半径と一致してしまうため、分離電磁石によ質量分解は極めて困難である。この鉄が半導体基板に導入されると、ｐｎ接合の特性を劣化させてしまうなどの問題を引き起こす。
【０１５８】
しかし、本発明によるスパッタリングイオン注入を行うことにより、コンタミネーションの問題を引き起こすことなく、極めて容易かつ安定に不純物を基板に導入することが可能となる。
【０１５９】
また、以上説明した第１０〜第１３の各実施形態では、スパッタリングを行うためのサポートガスとしてＡｒを用いた例を説明したが、その他のサポートガスを用いることも可能である。また、フィラメントやチャンバーには、グラファイトなど、タングステン以外の材料を用いることも可能であることは勿論である。
【０１６０】
さらに、以上説明した第１０〜第１３の各実施形態では、バーナス型イオン源を用いる方式について説明したが、その他の方式に対して適用することも可能であることは言うまでも無い。
【０１６１】
（第１４の実施形態）
図２０は、本発明の第１４の実施形態に係る導電性マスクを示す平面図である。図中、２００は導電性マスクを示しており、この導電性マスク２００は４つのマスク領域２０１〜２０４を有している。マスク領域２０１とマスク領域２０３の開口パターン、マスク領域２０２とマスク領域２０４の開口パターンはそれぞれ同じである。マスク領域２０１とマスク領域２０２の開口パターンは互いに異なっている。各マスク領域２０１〜２０４の寸法は、集積回路のチップサイズのそれと同じである。
【０１６２】
すなわち、同一の導電性マスク内に集積回路のチップサイズと同じサイズのマスク領域がｎ個（ｎは自然数）存在し、かつ各マスク領域の横にはそれとは異なる開口パターンを有するマスク領域が隣接している。その他は、第１の実施形態等で述べた導電性マスクと同じである。
【０１６３】
半導体基板（ウェハ）がＳｉ基板（Ｓｉウェハ）ならば、導電性マスク２００を介して、Ｂ、Ｇａ、Ｉｎ、Ａｓ、Ｓｂなどの不純物のイオンを基板表面（ウェハ表面）に注入する。ドーズ量は、１×１０10ｃｍ-2以上、１×１０14ｃｍ-2以下に設定する。
【０１６４】
このとき、図２１に示すように、導電性マスク２００を半分ずつ重複するように、半導体基板（ウェハ）を載置したステージ（不図示）を移動させながらイオン注入を行う。すなわち、不純物イオンは、マスク領域２０１，２０３またはマスク領域２０２，２０４を介して、Ｓｉ基板（Ｓｉウェハ）の表面に注入されることになる。
【０１６５】
このようにして、不純物イオンが注入された領域の最終的なパターンは、図２１に示すように、マスク領域２０１，２０３の開口パターンに、マスク領域２０２，２０４の開口パターンを重ねてできたパターンとなる。なお、図には、ステージを横方向にだけ移動した場合のパターンが示されているが、実際には、ステージは縦方向にも移動する。
【０１６６】
このような方法であれば、マスク領域２０１，２０３を介して注入する第１の不純物イオンと、マスク領域２０２，２０４を介して注入する第２の不純物イオンとで、ドーズ量を変えれば、局所的にしきい値電圧が異なるトランジスタを同一チップ内にリソグラフィーエ程なしに作製することが可能になる。
【０１６７】
第１の不純物イオンと第２の不純物イオンとは同種でも異種でも良い。異種の場合には、III族元素とＶ族元素の化合物（例えばＩｎＳｂ）からなるターゲットを用い、このターゲット中のIII族元素とＶ族元素をガス化し、イオン源内でこれらのガスを同時にイオン化することによって、例えばＩｎなどのIII族元素とＳｂなどのＶ族元素を交互に注入することができる。ターゲット中のIII族元素とＶ族元素をガス化は、スパッタリングによる加熱や、熱電子による加熱などの蒸発手段を用いる。
【０１６８】
以上述べた方法では、イオン注入の開始時と終了時におけるチップ、すなわち一番端のチップでは、マスク領域２０１，２０３またはマスク領域２０２，２０４を用いたイオン注入しか行われない。
【０１６９】
そのため、一番端のチップについては、ステージを移動させることによって、導電性マスク２００の半分（マスク領域２０１，２０３またはマスク領域２０２，２０４）を、チップを取得する領域より外側の領域上に配置させ、マスク領域２０１，２０３およびマスク領域２０２，２０４を用いたイオン注入を行う。このようにして、素子を形成するチップすべてに２回のイオン注入を行う。
【０１７０】
なお、ステージ移動の時間を最短にするためには、イオン注入は図２２に示すように折り返すように行うことが好ましい。
【０１７１】
（第１５の実施形態）
図２３は、本発明の第１５の実施形態に係る導電性マスクを示す平面図である。図中、２１０は導電性マスクを示しており、この導電性マスク２１０は４つのマスク領域２１１〜２１４を有している。マスク領域２１１とマスク領域２１４の開口パターン、マスク領域２１２とマスク領域２１３の開口パターンはそれぞれ同じである。マスク領域２１１とマスク領域２１２の開口パターンは互いに異なっている。各マスク領域２１１〜２１４の寸法は、集積回路のチップサイズのそれと同じである。
【０１７２】
すなわち、同一の導電性マスク内に集積回路のチップサイズと同じサイズのマスク領域がｎ個（ｎは自然数）存在し、かつ各マスク領域の横にはそれとは異なる開口パターンを有するマスク領域が隣接し、かつ横方向に隣り合う２つのマスク領域の開口パターンの重ね合わせると、内周と外周の形状が長方形となるように、帯の両端を結んだパターンの開口部が形成される。その他は、第１の実施形態等で述べた導電性マスクと同じである。
【０１７３】
半導体基板（ウェハ）がＳｉ基板（Ｓｉウェハ）ならば、導電性マスク２１０を介して、Ｂ、Ｇａ、Ｉｎ、Ａｓ、Ｓｂなどの不純物のイオンを基板表面（ウェハ表面）に注入する。ドーズ量は、１×１０10ｃｍ-2以上、１×１０14ｃｍ-2以下に設定する。
【０１７４】
このとき、図２４に示すように、導電性マスク２１０を半分ずつ重複するように、半導体基板（ウェハ）を載置したステージ（不図示）を移動させながらイオンを行う。すなわち、不純物イオンは、マスク領域２１１，２１３またはマスク領域２１２，２１４を介して、Ｓｉ基板（Ｓｉウェハ）の表面に注入されることになる。
【０１７５】
このようにして、不純物イオンが注入された領域の最終的なパターンは、図２４に示すように、マスク領域２１１，２１３の開口パターンに、マスク領域２１２，２１４の開口パターンを重ねてできたパターンとなる。
【０１７６】
このようなイオン注入法を用いることによって、ｎチャネルＭＯＳトランジスタの周辺をｐチャネルＭＯＳトランジスタが配置するような回路、あるいはｐチャネルＭＯＳトランジスタの周辺をｎチャネルＭＯＳトランジスタが配置するような回路が実現可能になる。
【０１７７】
この場合も、イオン注入の開始時と終了時におけるチップでは、マスク領域２１１，２１３またはマスク領域２１２，２１４を用いたイオン注入しか行われないので、第１４の実施形態で説明した方法によって、チップすべてに２回のイオン注入を行う。同様に、ステージ移動の時間を最短にするために、イオン注入は図２２に示すように折り返すように行う。
【０１７８】
本実施形態および先の第１４の実施形態では、不純物イオンが注入された領域の最終的なパターンは、２つのマスク領域の開口部のパターンを重ね合てできたパターンであるが、３つの以上のマスク領域の開口部のパターンを重ね合てできたパターンであっても良い。この場合、３つ以上のマスク領域の開口部のパターンは互いに異なったものである。また、これらのマスク領域は横方向に配置する。また、各マスク領域でイオン注入の条件（例えば、ドーズ量、不純物の導電型）は互いに異なったものとなる。
【０１７９】
（第１６の実施形態）
図２５は、本発明の第１６の実施形態に係るイオン注入層の形成方法を示す断面図である。図において、３０１は導電性マスク、３０２は開口部、３０３はイオン、３０４は静電チャック、３０５は支持部、３０６は静電チャック、３０７は半導体基板（ウェハ）をそれぞれ示している。
【０１８０】
導電性マスク３０１の温度上昇が５℃になり、かつ導電性マスク３０１のうち、静電チャック３０４で保持されていない、開口部３０２が存在する領域の寸法が２０〜３０ｍｍであると、電導性マスク３０１は０．３〜０．４５μｍ程度膨張する。この場合、０．３μｍ未満の高精度でマスク合わせを行うことが困難になる。したがって、高精度のマスク合わせを行うためには、導電性マスク３０１を水または有機液体などの冷媒を用いて冷却する必要がある。
【０１８１】
本実施形態では、冷却効率を高めるために、導電性マスク３０１はＡＩＮなどの熱伝導率の高い材料を表面に有し、かつ表面凹凸が２〜３μｍ以下の平滑な静電チャック３０４でチャックされている。
【０１８２】
静電チャック３０４は、熱膨張率が１０ｐｐｍ／Ｋ以下で熱伝導性の高いＭ０、Ｗ、Ｎｂ、Ｔａ、Ｔｉ、ＺｒまたはＨｆなどの金属でできた支持部３０５に支えられている。この支持部３０５中には図示しない通路が存在し、この通路を冷媒が通ることによって、静電チャック３０４の表面にチャックされた導電牲マスク３０１を冷却するようになっている。
【０１８３】
イオン３０３は、導電性マスク３０１を介して半導体基板３０７の所望の領域３０８に注入される。半導体基板３０７は冷却された静電チャック３０６にチャックている。静電チャック３０６はＳｉＣ、ＢＮ、ＶＣまたはＴｉＣなどで形成されている。さらに静電チャック３０６は面凹凸が２〜３μｍ以下の平滑なＡＩＮ膜で表面を覆われている。静電チャック３０６の冷却温度は導電性マスク３０１の冷却温度よりも低いことが望ましい。
【０１８４】
半導体基板３０７の冷却温度は０℃以下、望ましくは−１３０℃以下、さらに望ましくは−１８０℃以下に設定すると、イオン３０３の注入で半導体基板３０７中に生じた欠陥の回復に必要な加熱温度を８００℃以下にすることが可能になる。
【０１８５】
（第１７の実施形態）
本実施形態では、ウエハ移動に用いるステージ駆動系について説明する。本実施形態によれば、以下に説明するようにステージ駆動系の脱ガスを少なくでき、かつステージ駆動系の耐久性を高めることができる。
【０１８６】
ステージ移動に必要なポールネジのような部品には、通常グリースが塗られている。何故なら、この種の部品には、少ない摩擦でもって回転させることが要求されるからである。
【０１８７】
しかしながら、グリースを用いると、真空中でグリース中の炭素水素系や炭素フッ素系の高分子が蒸発し、これらの蒸発した高分子（脱ガス）が半導体基板に付着し、この付着した高分子がイオン注入の際に半導体基板中にノックオンされ、不純物として半導体基板中に混入するという間題が生じる。
【０１８８】
このような脱ガスの問題は、グリースを用いずに、テフロン膜のような固体潤滑剤を用いることが考えられる。しかし、べアリングとテフロン膜とが接触する場合には、１分間に１０5程度の回転数で摩擦が大きくなりすぎ、回転不良が生じ、ステージ移動ができなくなるという問題が生じる。
【０１８９】
この問題を克服するために、本実施形態では、図２６に示すように、表面に凹凸を有するステンレス部材３１１上にスプレー法などでテフロン膜等のフッ素樹膜３１２を０．３から０．５μｍの厚みでコーティングした後、３０ｋｅＶから６０ｋｅ▲５▼の加速エネルギーで炭素イオンを１０15ｃｍ−２から１０16ｃｍ−２程度のドーズ量でステンレス部材３１１に注入した。なお、図中、３１３は炭素イオンとフッ素樹脂との混合層を示している。
【０１９０】
イオン注入後に１００℃から１５０℃の熱処理を行った後、同様なベアリングテストで１分間に１０7 回転以上の回転数でもステージの異常不良は起こらないことが確認された。なお、フッ素イオンでも加速エネルギーを４５ｋｅＶから７５ｋｅＶに設定すると、炭素イオンよりは半分程度効果は少なくなるが、同様な長寿命化が実現できた。
【０１９１】
（第１８の実施形態）
図２７〜図２９は、本発明の第１８の本実施形態に係るＣＭＯＳトランジスタの製造方法を示す断面図である。ここでは、ゲート電極の材料として金属を用いた製造方法について説明する。
【０１９２】
まず、図２７に示すように、シリコン基板４０１の表面に形成した浅い溝を素子分離絶縁膜４０２で埋め込むことによって、素子分離を行う（ＳＴＩ：Shallow Trench Isolation）。
【０１９３】
次にＢ、Ｇａ、Ｉｎ等のIII族元素が不純物としてドーピングされたｐ型拡散層（ソース／ドレイン領域）４０３、Ｐ、Ａｓ、Ｓｂ等のＶ族元素が不純物としてドーピングされたｎ型拡散層（ソース／ドレイン領域）４０４を形成する。
【０１９４】
ｐ型拡散層４０３、ｎ型拡散層４０４はＬＤＤ構造を有している。ｐ型拡散層４０３、ｎ型拡散層４０４はそれぞれ２回のイオン注入によって形成される。最初のイオン注入は図示しないシリコン膜からなるダミーゲートをマスクに用いたものであり、次のイオン注入はダミーゲートおよびその側壁に形成したシリコン窒化膜からなるスペーサをマスクに用いたものである。最初のイオン注入の方がドーズ量は少ない。また、イオン注入した不純物を活性化するためのアニールは各イオン注入の後に行っても良いし、２回目のイオン注入後にまとめて行っても良い。
【０１９５】
次に図示しないダミーゲートを覆うように、シリコン酸化膜４０５を全面に形成し、次に機械研磨法またはＣＭＰ（Chemical Mechanical Polishing）法により図示しないダミーゲートの表面が露出するまでシリコン酸化膜４０５の表面を研磨し、次にダミーゲートを選択的に除去する。
【０１９６】
次にしきい値電圧を調整するために、チャネルとなる部分に不純物イオンをイオン注入法によって導入する。次にイオン注入で生じた欠陥を熱処理で回復させるとともに、注入した不純物イオンを活性化させる。
【０１９７】
次にＴａ2 Ｏ5 やＴｉＯ2 、ＺｒＯ2 などの高誘電率の材料からなるゲート絶縁膜４０６を全面に形成した後、ＴｉＮまたはＴａＮからなる厚さ１０ｎｍ以下の第１ゲート電極４０７をゲート絶縁膜４０６上に形成する。
【０１９８】
ここで、界面準位密度を１０11ｃｍ-2以下に設定する場合には、シリコン基板４０１とゲート絶縁膜４０６との間に、厚さ１ｎｍ以下のシリコン酸化膜またはシリコン窒化酸化膜を介在させることが望ましい。
【０１９９】
次にＳｉまたはＳｉＣからなる厚さ３〜１０μｍの電性マスク４０８をシリコン基板４０１の表面から２０μｍ以下の距離に設置し、ｎチャネルＭＯＳトランジスタ領域に炭素イオン４０９を選択的に注入した後、熱処理を行う。
【０２００】
ここで、加速エネルギーは０．２ｋｅＶ以上１ｋｅＶ以下、ドーズ量は１０15ｃｍ-2以上１０16ｃｍ-2以下に設定する。また、熱処理の時間は熱処理温度が４５０℃以下の場合で１０分から６０分、熱処理温度が５００℃〜６００℃の場合で１分以内に設定する。このような熱処理を行うと、ＴｉＮの仕事関数は４．６ｅＶから４．２ｅＶ程度に低下し、ＴａＮの仕事関数は４．５ｅＶから４．１ｅＶ程度に低下する。
【０２０１】
このようにして第１ゲート電極（ＴｉＮ薄膜またはＴａＮ薄膜）４０７は、ｎチャネルＭＯＳトランジスタ領域では仕事関数が小さくなり、ｐチャネルＭＯＳトランジスタ領域では仕事関数はもとのままとなる。すなわち、第１ゲート電極４０７の仕事関数を各ＭＯＳトランジスタ毎に適切な値に設定することができる。
【０２０２】
次に図２８に示すように、ＡｌまたはＣｕを主成分とする厚さ０．１〜０．３μｍの第２ゲート電極となる金属膜４１１を全面に堆積する。
【０２０３】
次に図２９に示すように、シリコン酸化膜４０５の表面が露出するまで金属膜４１１を機械研磨法またはＣＭＰ法によって研磨することによって、第２ゲ一卜電極４１１を形成する。この後、層間絶縁膜４１２を全面に形成する。層間絶縁膜としては、シリコン酸化膜、ＳｉＣｘ０ｙ膜またはＣｘＦｙ膜を用いる。
【０２０４】
この後は、周知の方法に従ってコンタクトホールを開口し、ゲート引出し配線、ソース引出し配線、ドレイン引出し配線を形成して、ＣＭＯＳトランジスタが完成する。
【０２０５】
以上述べたように、本実施形態によれば、導電性マスク４０９を用いたイオン注入によって、２種類の仕事関数を有するメタルゲート電極（第１ゲート電極４０７、第２ゲート電極４１１）を容易に実現できるようになる。
【０２０６】
なお、ｐチャネルＭＯＳトランジスタのゲート電極の仕事関数として４．５〜４．６ｅＶでなく、５ｅ▲５▼程度が必要な場合には、第１ゲート電極４０７としてＷ膜、ＷＮｘ膜、ＷＳｉｘＮｙ膜またはＣｏ膜を用いる。そして、ｎチャネルＭＯＳトランジスタ領域の上記膜に、電気陰性度がＰａｕｌｉｎ ｇＳｃａｌｅで３より小さい炭素イオンまたは硼索イオンを注入することによって、ｎチャネルＭＯＳトランジスタのゲート電極の仕事関数を小さくする。
【０２０７】
また、ｎチャネルＭＯＳトランジスタのゲート電極の仕事関数として４．５〜４．６ｅＶでなく、４ｅ▲５▼程度が必要な場合には、第１ゲート電極４０７としてＨｆＮ膜またはＺｒＮ膜を用いる。そして、ｐチャネルＭＯＳトランジスタ領域の上記膜に、電気陰性度がＰａｕｌｉｎｇＳｃａｌｃで３以上の酸素イオンまたはフッ素イオンを注入することによって、ｐチャネルＭＯＳトランジスタのゲート電極の仕事関数を大きくする。ただし、上記イオンの濃度は、比抵抗がｌｍΩ・ｃｍ程度以下になる範囲に設定する必要がある。何故なら、この比抵抗を越えるとトランジスタのスイッチング特性が劣化するからである。
【０２０８】
ここでは、ゲート電極としての金属膜に対してのイオン注入の打ち分けの場合について説明したが、本発明は半導体膜に対してのイオン注入の打ち分けにも適用できる。
【０２０９】
具体的には、例えばデュアルゲートＭＯＳトランジスタのプロセスにおけるポリシリコンゲート電極に対してのイオン注入の打ち分けがあげられる。
【０２１０】
デュアルゲートＭＯＳトランジスタの場合、ｎチャネルＭＯＳトランジスタのポリシリコンゲート電極にはｎ型不純物イオンを選択的に注入する必要があり、ｐチャネルＭＯＳトランジスタのそれにはｐ型不純物イオンを選択的に注入する必要がある。
【０２１１】
従来は、レジストをマスクにして各イオン注入を行っていたので、半導体基板に対するイオン注入の打ち分けの場合と同様に、工程数やコストの増加の問題があった。しかし、本発明のイオン注入を用いれば、レジストを用いずにポリシリコンゲート電極にイオンを注入できるので、工程数やコストの増加の問題を解決できる。
【０２１２】
なお、本発明は、上記実施形態に限定されるものではない。例えば、上記実施形態では、主として、注入するイオンの導電型や注入量が異なる場合のイオン注入について説明したが、本発明は、加速エネルギー等の他のパラメータが異なる場合でも適用できる。要はイオン種、注入加速エネルギーおよび注入量の少なくとも一つが異なっていれば、本発明の適用が可能である。
【０２１３】
また、上記実施形態を適宜組み合わせても良い。このような組合せの例としては、例えば、第１０の実施形態等で説明したイオン発生装置で発生したイオンを、第１の実施形態等で説明した導電性マスクを介して、被処理基板に注入するイオン注入装置（方法）があげられる。
【０２１４】
その他、本発明の要旨を逸脱しない範囲で、種々変形して実施できる。
【０２１５】
【発明の効果】
以上詳説したように本発明（請求項１〜１０）によれば、開口部を有する導電性マスクを介して被処理基体にイオンを注入することによって、レジスト塗布・光露光・レジスト現像、イオン注入、レジストアッシング、硫酸・過酸化水素水処理などの湿式処理という一連の工程が不要となり、これによりイオン注入の打ち分けの工程を簡略化できるようになる。
【図面の簡単な説明】
【図１】本発明の第１の実施形態に係るイオン注入層の形成方法を示す断面図
【図２】本発明の第２の実施形態に係るイオン注入層の形成方法を示す断面図
【図３】本発明の第３の実施形態に係るイオン注入層の形成方法を示す断面図
【図４】本発明の第４の実施形態に係るイオン注入層の形成方法を示す断面図
【図５】入射角θと距離ｄとイオン３の横方向のはみ出し距離ΔＹとの関係を示す図
【図６】本発明の第５の実施形態に係るイオン注入層の形成方法を示す工程断面図
【図７】第５の実施形態の変形例を示す図
【図８】本発明の第６の実施形態に係るＣＭＯＳ製造工程におけるｐ型ウェルおよびｎ型ウェルの形成方法を示す工程断面図
【図９】従来のＣＭＯＳ製造工程におけるｐ型ウェルおよびｎ型ウェルの形成方法を示す工程断面図
【図１０】本発明の第７の実施形態に係るＣＭＯＳ製造工程におけるｐ型チャネルドーピング層およびｎ型チャネルドーピング層の形成方法を示す工程断面図
【図１１】本発明の第８の実施形態に係る不純物拡散層を形成するための半導体製造システムを示す模式図
【図１２】本発明の第９の実施形態に係る不純物拡散層を形成するための半導体製造システムを示す模式図
【図１３】イオン照射（注入）の全体構成を示す図
【図１４】本発明の第１０の実施形態に係るバーナス型イオン源チャンバーに材料板を載置したときの断面構造を示す図
【図１５】本発明の第１２の実施形態に係るアークチャンバーの断面構造を示す図
【図１６】従来のバーナス型チャンバーの断面構造を示す図
【図１７】従来のフリーマン型イオン源チャンバーの断面構造を示す図
【図１８】従来のマイクロ波型イオン源チャンバーの断面構造を示す図
【図１９】改良型のバーナス型チャンバーの断面構造を示す図
【図２０】本発明の第１４の実施形態に係る導電性マスクを示す平面図
【図２１】同導電性マスクを用いたイオン注入方法を説明するための図
【図２２】ステージ移動の時間を最短にする方法を示す図
【図２３】本発明の第１５の実施形態に係る導電性マスクを示す平面図
【図２４】同導電性マスクを用いたイオン注入方法を説明するための図
【図２５】本発明の第１６の実施形態に係るイオン注入層の形成方法を示す断面図
【図２６】本発明の第１７の実施形態に係るステージ駆動系を説明するための断面図
【図２７】本発明の第１８の本実施形態に係るＣＭＯＳトランジスタの製造方法を示す断面図
【図２８】本発明の第１８の本実施形態に係るＣＭＯＳトランジスタの製造方法を示す断面図
【図２９】本発明の第１８の本実施形態に係るＣＭＯＳトランジスタの製造方法を示す断面図
【符号の説明】
１…半導体基板
２，２ａ，２ｂ，２ｎ，２ｐ…導電性マスク
３…イオン
４，４ａ，４ｂ，４’…イオン注入層
４ｎ…ｎ型イオン注入層
４ｐ…ｐ型イオン注入層
４ｎｗ…ｎ型ウェル
４ｐｗ…ｐ型ウェル
５…シャッター
６…イオンビーム検出器
１１…シリコン基板
１２…素子分離絶縁膜
１３ｎ，１３ｐ…レジストパターン
１３ｎ…ｎ型イオン注入層
１３ｐ…ｐ型イオン注入層
２０…イオン注入装置
２１…ビームラインチャンバー
２２1 〜２２3 …第１ゲートバルブ〜第３ゲートバルブ
２３…エンドステーションチャンバー
２４…基板ホルダ
２５…イオンビーム
３０…熱処理装置
３１…熱処理室
３２…加熱機構
４０…搬送室
５１…イオン源チャンバー
５２…引き出し電極
５３…分離電磁石
５４…スリット
５５…加速器
５６…四極レンズ
５７，５８…走査電極
５９…偏向電極
６０…マスク
６１…アース
６２…試料
７１…アークチャンバー
７２…ガス導入口
７３…イオン引き出し口
７４…対向電極
７５…絶縁支持部
７６…リフレクター
７７…タングステンフィラメント
７８…フロントプレート
７９…材料板
８１…スリット
２００，２１０…導電性マスク
２０１〜２０４，２１１〜２１４…マスク領域
３０１…導電性マスク
３０２…開口部
３０３…イオン
３０４，３０６…静電チャック
３０５…支持部
３０７…半導体基板（ウェハ）
３１１…ステンレス部材
３１２…フッ素樹膜
３１３…混合層
４０１…シリコン基板
４０２…素子分離絶縁膜
４０３…ｐ型拡散層（ソース／ドレイン領域）
４０４…ｎ型拡散層（ソース／ドレイン領域）
４０５…シリコン酸化膜
４０７…第１ゲート電極
４０６…ゲート絶縁膜
４０８…導電性マスク
４０９…炭素イオン
４１１…第２ゲート電極（金属膜）
４１２…層間絶縁膜
Claims (10)
- 被処理基体から離間して配置され、パターンが互いに異なる複数の開口部を有する導電性マスクと、
この導電性マスクを介して前記被処理基体にイオンを注入するイオン注入手段と
を備え、
前記複数の開口部のパターンを重ねることによって、前記イオンを注入しない領域の周囲を取り囲むように形成されたパターンが得られるように前記複数の開口部のパターンが選ばれていることを特徴とするイオン注入装置。 - 前記導電性マスクと前記被処理基体との間の距離が１５μｍ以下に設定されていることを特徴とする請求項１に記載のイオン注入装置。
- 前記導電性マスクは前記複数の開口部とは別の開口部を有し、かつこの別の開口部を通過するイオンを検出する検出手段を有することを特徴とする請求項１に記載のイオン注入装置。
- 前記複数の開口部のうちの一部を選択的に覆うシャッターを有することを特徴とする請求項１に記載のイオン注入装置。
- 前記被処理基体は、半導体基板および半導体基板上に形成された半導体膜の一方であることを特徴とする請求項１に記載のイオン注入装置。
- 前記導電性マスクは、前記被処理基体と同一の元素および前記元素を主成分とする材料の一方で構成されていることを特徴とする請求項１に記載のイオン注入装置。
- 前記被処理基板を保持するための第１の静電チャックと、前記導電性マスクを保持するための第２の静電チャックとをさらに備えていることを特徴とする請求項１に記載のイオン注入装置。
- 被処理基体に対してイオン種、注入加速エネルギーおよび注入量の少なくとも一つが異なるイオン注入を行うに際し、各イオン注入において、イオンを注入する領域上に開口部を有し、パターンが互いに異なる複数の開口部を有する導電性マスクを被処理基体から離間して配置し、前記複数の開口部のパターンを重ねることによって、前記イオンを注入しない領域の周囲を取り囲むように形成されたパターンが得られるように前記導電性マスクを介して前記被処理基体に複数回イオンを注入することを特徴とする半導体装置の製造方法。
- 前記イオン注入を真空中で行った後、真空を保ったまま前記被処理基体を熱処理装置内に搬送し、前記熱処理装置により前記被処理基体に熱処理を施す工程をさらに含むことを特徴とする請求項８に記載の半導体装置の製造方法。
- 前記導電性マスクは、前記被処理基体と同一の元素および前記元素を主成分とする材料の一方で構成されていることを特徴とする請求項８に記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10552899A JP4363694B2 (ja) | 1998-04-17 | 1999-04-13 | イオン注入装置および半導体装置の製造方法 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10-107693 | 1998-04-17 | ||
| JP10769398 | 1998-04-17 | ||
| JP10552899A JP4363694B2 (ja) | 1998-04-17 | 1999-04-13 | イオン注入装置および半導体装置の製造方法 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2000003881A JP2000003881A (ja) | 2000-01-07 |
| JP2000003881A5 JP2000003881A5 (ja) | 2005-08-04 |
| JP4363694B2 true JP4363694B2 (ja) | 2009-11-11 |
Family
ID=26445801
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10552899A Expired - Fee Related JP4363694B2 (ja) | 1998-04-17 | 1999-04-13 | イオン注入装置および半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4363694B2 (ja) |
Families Citing this family (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5142114B2 (ja) * | 2000-12-05 | 2013-02-13 | 株式会社アルバック | イオン注入方法およびイオン注入装置 |
| JP4754684B2 (ja) * | 2000-12-05 | 2011-08-24 | 株式会社アルバック | イオン注入装置 |
| JP5013235B2 (ja) * | 2000-12-06 | 2012-08-29 | 株式会社アルバック | イオン注入装置およびイオン注入方法 |
| JP2004207385A (ja) * | 2002-12-24 | 2004-07-22 | Rohm Co Ltd | マスク、その製造方法およびこれを用いた半導体装置の製造方法 |
| JP4112472B2 (ja) | 2003-10-21 | 2008-07-02 | 株式会社東芝 | 半導体装置の製造方法及び半導体装置の製造装置 |
| JP2005310634A (ja) * | 2004-04-23 | 2005-11-04 | Toshiba Corp | イオン注入装置およびイオン注入方法 |
| US7514310B2 (en) * | 2004-12-01 | 2009-04-07 | Samsung Electronics Co., Ltd. | Dual work function metal gate structure and related method of manufacture |
| KR100620225B1 (ko) | 2004-12-22 | 2006-09-08 | 동부일렉트로닉스 주식회사 | 반도체 소자 제조 방법 |
| JP2006302528A (ja) * | 2005-04-15 | 2006-11-02 | Ulvac Japan Ltd | イオン注入装置及びイオン注入方法 |
| US20110027463A1 (en) * | 2009-06-16 | 2011-02-03 | Varian Semiconductor Equipment Associates, Inc. | Workpiece handling system |
| US8164068B2 (en) * | 2009-07-30 | 2012-04-24 | Varian Semiconductor Equipment Associates, Inc. | Mask health monitor using a faraday probe |
| KR101076778B1 (ko) * | 2009-07-30 | 2011-10-26 | 주식회사 하이닉스반도체 | 이온 주입용 배리어 웨이퍼 및 이를 이용한 이온 주입 방법 |
| US8008176B2 (en) * | 2009-08-11 | 2011-08-30 | Varian Semiconductor Equipment Associates, Inc. | Masked ion implant with fast-slow scan |
| US8173527B2 (en) * | 2009-10-19 | 2012-05-08 | Varian Semiconductor Equipment Associates, Inc. | Stepped masking for patterned implantation |
| US9396902B2 (en) * | 2012-05-22 | 2016-07-19 | Varian Semiconductor Equipment Associates, Inc. | Gallium ION source and materials therefore |
| JP6257455B2 (ja) * | 2014-06-17 | 2018-01-10 | 住友重機械イオンテクノロジー株式会社 | イオン注入装置及びイオン注入装置の制御方法 |
| KR20180118609A (ko) * | 2016-02-25 | 2018-10-31 | 데이진 가부시키가이샤 | 이온 주입 마스크 형성용 분산체, 이온 주입 마스크의 형성 방법 및 반도체 디바이스 제조 방법 |
| US11532454B2 (en) * | 2018-11-12 | 2022-12-20 | Hitachi High-Tech Corporation | Imaging method and imaging system |
| CN113984788B (zh) * | 2021-12-24 | 2022-03-15 | 北京凯世通半导体有限公司 | 一种通过光学检测仪器对超低温离子注入设备监测的方法 |
-
1999
- 1999-04-13 JP JP10552899A patent/JP4363694B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000003881A (ja) | 2000-01-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6335534B1 (en) | Ion implantation apparatus, ion generating apparatus and semiconductor manufacturing method with ion implantation processes | |
| JP4363694B2 (ja) | イオン注入装置および半導体装置の製造方法 | |
| US5719068A (en) | Method for anisotropic etching conductive film | |
| KR100703121B1 (ko) | 이온 주입 방법 | |
| US5640020A (en) | Ion generation device, ion irradiation device, and method of manufacturing a semiconductor device | |
| US8618514B2 (en) | Ion implantation device and a method of semiconductor manufacturing by the implantation of boron hydride cluster ions | |
| TWI424477B (zh) | 藉由植入碳團簇之半導體裝置之製造系統及方法 | |
| KR100351489B1 (ko) | 반도체기판내에회로및매립절연층을형성하는방법 | |
| JP2008547229A (ja) | 置換ゲート電界効果トランジスタ、及びその製造方法 | |
| US20070284608A1 (en) | Reduction of dopant loss in a gate structure | |
| JPH03269940A (ja) | イオン注入装置及びそれを用いた半導体集積回路装置の製造方法 | |
| US7879701B2 (en) | Manufacturing method of semiconductor device | |
| KR20010098738A (ko) | 반도체장치의 제조방법 | |
| TWI334196B (en) | Method of manufacturing cmos devices by the implantation of n- and p- cluster ions and negative ions | |
| US6191012B1 (en) | Method for forming a shallow junction in a semiconductor device using antimony dimer | |
| JP2006221941A (ja) | イオン注入装置およびイオン注入方法 | |
| JP4053736B2 (ja) | イオン発生装置、イオン照射装置およびイオン発生方法 | |
| JPH0337949A (ja) | イオン注入装置およびそれを用いた半導体集積回路装置の製造方法 | |
| JPH10270375A (ja) | イオン注入方法およびこれを用いたｍｏｓ型トランジスタの形成方法 | |
| JPS61163635A (ja) | 半導体不純物添加装置 | |
| JP2008085355A (ja) | イオン注入方法 | |
| JPH0770750A (ja) | イオン注入方法及びイオン注入装置 | |
| JPH04150040A (ja) | 半導体装置の製造方法 | |
| JP2001189281A (ja) | イオン打ち込み装置およびこれを用いた半導体集積回路装置の製造方法 | |
| JPH10163484A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050104 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050104 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080930 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081201 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090728 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090818 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120828 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120828 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130828 Year of fee payment: 4 |
|
| LAPS | Cancellation because of no payment of annual fees |