KR20100009625A - 규소 화합물 형성 방법 및 이의 시스템 - Google Patents

규소 화합물 형성 방법 및 이의 시스템 Download PDF

Info

Publication number
KR20100009625A
KR20100009625A KR1020097010070A KR20097010070A KR20100009625A KR 20100009625 A KR20100009625 A KR 20100009625A KR 1020097010070 A KR1020097010070 A KR 1020097010070A KR 20097010070 A KR20097010070 A KR 20097010070A KR 20100009625 A KR20100009625 A KR 20100009625A
Authority
KR
South Korea
Prior art keywords
chamber
substrate
plasma
gas
metal
Prior art date
Application number
KR1020097010070A
Other languages
English (en)
Inventor
타쿠야 세이노
마나부 이케모토
키미코 마시모
Original Assignee
캐논 아네르바 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 캐논 아네르바 가부시키가이샤 filed Critical 캐논 아네르바 가부시키가이샤
Publication of KR20100009625A publication Critical patent/KR20100009625A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/665—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using self aligned silicidation, i.e. salicide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/32091—Radio frequency generated discharge the radio frequency energy being capacitively coupled to the plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/3244—Gas supply means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02043—Cleaning before device manufacture, i.e. Begin-Of-Line process
    • H01L21/02046—Dry cleaning only
    • H01L21/02049—Dry cleaning only with gaseous HF
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/24—Alloying of impurity materials, e.g. doping materials, electrode materials, with a semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28518—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising silicides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

플라즈마 발생 챔버에 있는 라디칼은 주입구를 통해 공정 챔버에 공급되고, HF 기체는 라디칼 주입구 근처로부터 공정 기체로 공급된다. 불순물 도핑된 IV족 반도체의 기판 표면의 자연 산화막은 제거되고, 습식 세정과 동일한 우수한 표면 거칠기를 가진다. 표면 처리 후 기판은 금속 물질로 증착되고 열 처리에 의한 금속 규소 화합물 형성이 수행되며, 이 공정 동안, 기판은 대기에 노출되지 않으며 습식 공정과 동일하거나 더 좋은 우수한 접촉 저항을 얻는다.
플라즈마, 라디칼, 규소 화합물

Description

규소 화합물 형성 방법 및 이의 시스템{Silicide forming method and system thereof}
본 발명은 규소 화합물 형성 공정에서 IV족 반도체 표면 또는 불순물로 도핑된 IV족 반도체 표면에 대한 표면 처리를 수행하기 위한 장치 및 이의 제조 방법에 관한 것이며, 특히, 금속 규소 화합물 층을 형성하는 방법에 관한 것이다.
반도체 소자의 고밀도화 및 고집적화와 함께, 다층 배선 구조가 발전하였고, 반도체 소자를 낮은 저항의 전극과 전기적으로 연결하는 형성 기술이 중요하게 되었다. 통상적으로 사용된 전극의 형성 기술로서, Al 및 W와 같은 금속 물질의 스퍼터링 또는 화학기상증착이 사용된다. 그러나, 금속과 반도체 접합부 사이의 접촉 저항은 무시할 수 없게 되었고 접촉 저항을 낮은 저항으로 만들기 위해서, 전극부에 금속 규소 화합물 층을 형성하는 기술이 필수적이 되었다.
또한, B, P 및 As와 같은 불순물로 도핑된 IV족 반도체 표면에서, 표면 세정 후 표면의 재산화 및 거칠어짐이 결합 에너지 차이에 따른 불순물 농도에 따라 악화되는 문제가 발생한다. 도 1a에 도시된 방법에서, 금속 규소 화합물 막은 실리콘 웨이퍼 상의 자연 산화막은 습식 세정으로 제거되고, 그 후, 금속 물질이 성장하고 금속 규화를 위한 열처리(어닐링)가 수행되는 방식으로 형성된다. IV족 반도체의 표면의 자연 산화막은 기판의 이동과 여러 공정 동안 형성되기 때문에, 자연 산화막이 생기는 것을 완전히 막는 것은 어렵다.
자연 산화막의 잔류물은 금속 규소 화합물의 형성을 방해할 뿐만 아니라, 접촉부의 전기 특성들을 악화시킨다. 한편, 각 공정 이전에, 이 자연 산화막을 제거하는 것이 필수적이다. 그러나, 반도체 소자의 미세화와 함께, 원소들의 크기가 작아지고, 이것이 건조 시간에 물 자국이 완전히 제거되고 약품들이 미세 구멍의 바닥에 형성된 산화막에 도달하지 못하지 때문에 자연 산화막이 제거될 수 없는 문제를 일으킨다. 또한, 실리콘 웨이퍼의 습식 세정 후, 다음 공정으로 이동할 때, 비록 대기에 노출되는 것이 불필요하지만, 이때, 표면은 자연 산화막으로 다시 형성되고 탄소 원자들에 의해 빠르게 부딪친다. 한편, 다음 공정인 증착 이전에, 750℃ 이상의 UHF 진공 가열 또는 H2 분위기에서 800℃ 이상의 가열이 수행되어 표면의 산화막은 제거된다. 그러나, 소자의 미세화가 발전하고 금속 전극과 금속 규소 화합물이 사용될 때, 증착 이전에 고온 공정이 증착 온도를 올려 금속 물질의 특유한 변화를 일으키는 문제가 발생한다. 예를 들어, 금속 물질이 대략 300℃의 기판 온도로 증착될 때, 막 품질은 증착이 대략 실온의 낮은 온도에서 일어나는 경우와 비교했을 때 크게 변하고, 그 후, 규소 화합물 형성이 어닐링에 의해 수행될 때, 원하는 특성의 막 품질은 얻을 수 없다. 이런 방식에서, 금속 물질은 훨씬 낮은 온도에서 수행되는 것이 필수적이기 때문에, 고온 가공이 증착 이전에 수행될 때, 기판 온도가 충분히 내려간 후 금속 물질의 다음 증착을 수행하는 것이 필수적이다. 이 런 이유 때문에, 냉각을 위한 독특한 냉각 장치와 시간이 필요하며, 이것이 가공 시간이 길어지고 소자 생산 비용이 증가하는 문제를 일으킨다.
결과적으로, 습식 세정은 제한되며, 도 1b에 도시된 것과 같이, 진공에서 반도체 기판의 증착 전처리를 수행하는 건식 세정이 필요하다. 도 1a과 비교했을 때, 이것이 대기 전달을 제거하고 진공 전달을 만들고 한 장치에 의해 종래의 3개 공정을 수행함으로써, 불순물 흡착을 억제하고 공정 시간을 단축할 수 있다. 금속 규화 화합물 층을 형성할 때 IV족 반도체 표면의 자연 산화막을 제거하는 전처리로서, 일본특허출원 특개평 2001-274111은 반응 기체를 사용하는 화학적 플라즈마 세정을 제안한다. 그러나, 기체가 플라즈마로 변하는 경우, 플라즈마는 라디칼화된 불소 기체뿐만 아니라 이온화된 불소 기체를 함유하기 때문에, 기판 표면의 자연 산화막이 제거될 때, 에칭이 기판 표면까지 진행하여, 울퉁불퉁함이 표면상에 발생하는 문제를 일으킨다.
또한, 일본특허출원 특개평 2006-294861은 고유 산화물이 (NH4)2SiF6로 화학적으로 변형되고, 변형 막이 제거되고, 남은 변형 막이 Ar 리버스 스퍼터링에 의해 물리적 에칭이 일어나도록 기판 온도가 상승한다. 그러나, Ar 리버스 스퍼터링은 물리적으로 에칭을 수행하기 때문에, 기판 표면의 Si-Si 결합은 분리되는 것으로 생각된다. 이런 경우, Si의 결함들은 산화막으로 즉시 형성되고 Si의 결합되지 않은 쪽은 오염 물질들로 쉽게 흡수된다. 한편, 소자에 대한 손상의 문제가 발생한다. 또한, 2개 모듈이 사용되기 때문에, 규소 화합물이 형성되기 이전에 긴 시간이 필요하다.
전극부에 금속 규소 화합물 층을 형성하는 종래기술에서, 기판 표면상에 금속 물질을 증착하는 전처리에서 다음 문제들이 발견되었다. 습식 세정 후, 대기 전달은 금속 물질의 증착 공정까지 동반되기 때문에, 대기 성분이 기판 표면에 흡수되고 자연 산화막과 탄소 원자들과 같은 불순물들이 계면 상에 존재한다. 이것이 금속 규소 화합물의 형성을 억제할 뿐만 아니라 접촉 저항을 증가시킨다. 한편, 세정 후 전달 시간을 엄격하게 유지하는 것이 필수적이다. 반면에, 화학적 플라즈마 및 물리적 플라즈마 세정에서, 에칭은 자연 산화막뿐만 아니라 기판 표면에까지 진행하기 때문에, 기판상에 울퉁불퉁함을 일으키는 접촉 저항이 현저하게 감소하지 않는 문제가 있다. 접촉 저항을 현저하게 감소시키기 위해서, 표면 거칠기는 대략 0.5nm 이하가 바람직하다. 또한, B, P 및 As와 같은 불순물들이 IV족 반도체 상에 도핑되는 표면에서, 표면 세정 후 표면의 재산화 및 거칠어짐은 불순물 농도에 대한 의존성 때문에 악화되는 문제가 있다. 또한, 금속 규소 화합물 막의 형성 공정이 온도에 쉽게 영향을 받기 때문에, 기판 가열이 전-증착 이전에 자연 산화막의 제거를 위해 사용될 때, 금속 물질의 증착 온도는 증가하고, 이것이 금속 물질의 확산과 조성물 변화를 일으키고 원하는 특성을 가진 금속 규소 화합물 막을 얻지 못하는 문제를 일으킨다. 또한, 기판 가열이 증착 이전에 자연 산화막의 제거를 위해 사용될 때, 원하는 특성을 가진 금속 규소 화합물 막을 얻기 위해서 금속 물질의 증착 온도를 감소시키기 위한 노력이 이루진 경우, 냉각 장치 또는 냉각 시간과 같은 복수의 공정들이 필요하고 공정 시간이 길어지고 소자 생산 비용이 증가하는 문제가 발생한다. 본 발명은 상기한 문제들을 해결하기 위해 완성되었다.
본 발명자들에 의해 수행된 연구 결과에 따라, 플라즈마에 의해 발생된 라디칼들은 플라즈마 발생 챔버와 공정 챔버를 분리시키는 격벽에 제공된 복수의 구멍으로부터 공정 챔버 속에 주입되고, 라디칼들과 공정 챔버에 개별적으로 주입된 공정 기체를 혼합함으로써, 라디칼들의 여기 에너지는 약해지고 따라서 Si 또는 B 또는 P와 같은 불순물로 도핑된 IV족 반도체 물질과 높은 선택성을 가진 기판의 표면 처리가 수행될 수 있어, 기판 표면의 거칠기는 습식 세정이 얻는 것과 동일하거나 더 좋으며 자연 산화막과 유기 물질을 제거하는 표면 처리가 수행될 수 있다는 것을 발견하였다. 또한, IV족 반도체가 B, P 및 As와 같은 불순물로 도핑될 때, 습식 세정의 경우에 불가능한 진공 전달을 사용함으로써, 표면상의 재산화가 억제될 수 있다. 본 발명은 기판 세정 방법을 사용하며, 공정 챔버 내부에 기판을 설치하는 단계; 플라즈마 발생 기체를 플라즈마로 변화시키는 단계; 플라즈마 속의 라디칼을 플라즈마 분리를 위한 플라즈마 가둠 전극판의 라디칼 주입구를 통해 공정 챔버에 주입하는 단계; 공정 기체를 공정 챔버 속에 주입하고 공정 챔버 내부에서 라디칼과 혼합하는 단계; 및 라디칼과 공정 기체와 혼합된 대기에 의해 기판 표면을 세정하는 단계를 포함한다.
또한, 이것이 기판 세정 방법이며, 여기서 기판의 표면은 IV족 반도체 물질이고 플라즈마 발생 기체와 공정 기체는 HF를 함유한다. 또한, 이것이 기판 세정 방법이며 여기서 플라즈마 분리를 위한 플라즈마 가둠 전극판은 플라즈마 속의 라디칼들을 공정 챔버 속에 주입하기 위한 복수의 라디칼 주입구 및 공정 기체를 공정 챔버 속에 주입하기 위한 복수의 공정 기체 주입구를 가지며, 라디칼과 공정 기체는 각각의 주입구로부터 공정 챔버의 내부에서 기판 표면으로 배출된다. 또한, IV족 반도체 기판 표면은 상기 기판 세정 방법에 의해 세정 챔버에서 세정되고 세정된 기판을 세정 챔버로부터의 대기에 노출하지 않고, 전달 챔버를 통해 금속 막 스퍼터링 챔버로 전달되며, 금속 막은 금속 막 스퍼터링 챔버 내부의 기판 표면상에서 스퍼터-성장된다. 이것은 상기 기판 세정 방법에 의해 제조된 금속 스퍼터링 막을 가진 기판을 대기에 노출하지 않으며 전달 챔버를 통해 금속 막 스퍼터링 챔버로부터 어닐링 챔버로 전달하는 단계, 및 어닐링 챔버에 있는 금속 막을 변형시키는 단계를 포함하는 방법이다.
본 발명에 따른 방법은 B 또는 P 또는 As와 같은 불순물로 도핑된 IV 반도체 물질로 제조된 기판 표면상에 금속 규소 화합물 층을 형성하는 방법이며 HF를 함유하는 플라즈마 발생 기체를 플라즈마 발생 챔버 내부에서 플라즈마로 변화시키는 단계; 플라즈마 속의 라디칼을 플라즈마 발생 챔버로부터 세정 챔버 속으로 선택적으로 주입하고 동시에 0.6 이상의 기체 비율로 여기되지 않은 HF를 함유하는 반응 기체를 세정 챔버 속에 주입하여 라디칼과 세정 기체의 혼합된 대기 속에서 기판을 세정하는 단계; 세정된 기판을 대기에 노출하지 않고 세정 챔버로부터 스퍼터링 챔버로 전달하고, 스퍼터링 챔버 내부의 세정 기판 표면상에 금속 물질로 제조된 금속 스퍼터링 층을 성장시키는 단계; 및 금속 스퍼터링 층을 가진 기판을 대기에 노출하지 않고 스퍼터링 챔버로부터 어닐링 챔버로 전달하고, 어닐링 챔버 내부 위를 가열함으로써 기판 표면의 금속 스퍼터링 층을 규소 화합물로 변형시키는 단계를 포함한다.
세정 후 기판 표면의 거칠기는 습식 세정과 동일하거나 더 좋은 0.5nm 이하이다. 금속 스퍼터링 층은 귀금속, 반-귀금속 또는 Ti, Pt, Pd, Ni, Co, Ta, Mo 및 W를 함유하는 고-용융점 금속이고, 특히 Ni, Co, Pt 또는 이런 그룹으로부터 선택된 금속 또는 이의 합금이다. 세정 챔버로부터 스퍼터링 챔버로 및 스퍼터링 챔버로부터 어닐링 챔버로의 기판의 전달은 진공 전달 챔버를 통해 수행될 수 있기 때문에, 기판은 대기에 노출되지 않을 것이고 기판 표면의 재산화는 일어나지 않으며 기판 표면의 거칠기는 습식 세정과 동일하거나 더 좋게 한다.
또한, 상기 기판 세정 방법에서, 플라즈마 기체를 플라즈마로 변화시킬 때, 플라즈마 기체는 고주파수 전력을 플라즈마 기체에 인가함으로써 플라즈마로 변하고 고주파수 전력 밀도는 0.001-0.25W/cm2, 바람직하게는 0.001-0.125W/cm2 및 더욱 바람직하게는 0.001-0.025W/cm2이다.
본 발명에 의해, 기판 공정이 수행될 수 있고, 자연 산화막과 반도체 기판 표면의 유기 불순물을 종래의 습식 세정보다 더 환원시킬 수 있다. 또한, 자연 산화막과 유기 물질은 IV족 반도체 표면 또는 B, P 및 As와 같은 불순물로 도핑된 기판 표면의 거칠기를 손상시키지 않으면서 제거될 수 있다. 자연 산화막과 불순물 도핑된 IV족 반도체 물질로 제조된 기판 표면의 유기 불순물 오염을 제거하기 위해서, 플라즈마 발생 기체와 HF 또는 공정 기체로서 적어도 HF 기체를 함유하는 혼합 기체가 사용되고 라디칼은 플라즈마 발생 챔버로부터 공정 챔버 속으로 주입되고, 동시에, 구성 원소로 선택한 HF를 가진 기체 분자들을 공정 챔버 속에 주입함으로써, 반도체 기판 표면은 라디칼의 여기 에너지가 약해진 대기에 노출되고 자연 산화막과 유기 물질은 기판 표면의 거칠기를 손상시키지 않고 제거될 수 있다. 반도체 기판의 금속 오염과 플라즈마 손상의 발생이 일어나지 않는다. 또한, 일련의 처리가 진공하에서 수행될 수 있기 때문에, 불순물로 도핑된 IV족 반도체 물질로 제조된 기판 표면의 재산화가 예방될 수 있다. 또한, 종래의 습식 공정과 동일하거나 더 낮은 접촉 저항을 얻을 수 있다. 또한, 종래의 습식 세정에서, 증착 이전에 가열 공정이 함께 사용되고 복수의 공정을 필요로 하는 기판 처리는 한 공정에 의해 이루어질 수 있고 소정의 효과를 효과적으로 얻을 수 있어서, 비용이 감소되며 생산량은 현저하게 향상된다.
또한, 플라즈마 발생 기체에 샤워 플레이트(shower plate)가 제공되어, 발생 기체가 균일하게 제공되게 하며 전극부를 통과하는 구멍이 제공되어, 낮은 전력에서도 방전이 일어나게 하며, 발생된 플라즈마 속의 라디칼은 복수의 라디칼 주입구를 가진 플라즈마 분리를 위한 플라즈마 가둠 전극판을 제공함으로써 공정 챔버 속에 균일하게 제공될 수 있다. 원자층 상태에서 더 적은 표면 거칠기를 가진 표면 처리를 구현함으로써, 금속 규소 화합물 막은 짧은 시간에 형성될 수 있고 접촉 저항은 감소될 수 있다. 또한, 제 1 공정에 의한 기판 표면 처리를 수행하고 대기에 노출되지 않으며 제 2 공정에 의해 진공하에서 금속 물질 막을 전달함으로써, 계면의 불순물은 대기 전달의 경우보다 적게 생성되며, 기판 가열이 사용되지 않기 때문에, 금속 물질 증착 후, 금속 규소 화합물은 어닐링 공정만을 수행함으로써 간단히 형성될 수 있고 접촉 저항이 감소될 수 있다. 즉, 습식 세정과 진공 전달과 동일하거나 더 좋은 표면 거칠기의 건식 세정을 채택함으로써, 우수한 금속 규소 화합물이 B 또는 P 또는 As 도핑된 IV족 반도체 기판상에 형성될 수 있다.
도 1a는 습식 세정을 포함하는 규소 화합물 형성 공정을 설명하기 위한 도면이다;
도 1b는 건식 세정을 포함하는 규소 화합물 형성 공정을 설명하기 위한 도면이다;
도 2는 본 발명에서 사용된 증착 장치의 구조적 예를 나타내는 개략적 설명이다;
도 3은 본 발명에서 사용된 시스템에 설치된 컨트롤러의 개략적 설명이다;
도 4는 본 발명에서 사용된 표면 처리 장치의 구조적 예를 나타내는 단면도이다;
도 5a는 본 발명의 표면 처리 장치에서 플라즈마 가둠 전극판의 확대 단면도이다;
도 5b는 본 발명의 표면 처리 장치에서 공정 챔버쪽에서 본 플라즈마 가둠 전극판의 확대도이다;
도 5c는 공정 챔버쪽에서 본 본 발명에서 사용된 표면 처리 장치의 플라즈마 가둠 전극판 부분의 구조적 예를 나타내는 개략적 설명이다;
도 6a는 본 발명에 사용된 표면 처리 장치의 고주파수 인가 전극부의 구조적 예를 나타내는 개략적 설명이다;
도 6b는 본 발명에 사용된 표면 처리 장치의 고주파수 인가 전극부의 구조적 예를 나타내는 조감도이다;
도 7은 본 발명의 실시예에 의해 얻은 고주파수 전력 밀도가 변하는 경우 자연 산화막/Si를 나타내는 그래프이다;
도 8은 UV, X-레이 및 본 발명에 사용된 마이크로웨이브 여기 라디칼 표면 처리 장치의 구조적 예를 나타내는 개략적 설명이다;
도 9는 본 발명에서 사용된 촉매 화학적 여기 라디칼 표면 처리 장치의 구조적 예를 나타내는 개략적 설명이다;
도 10a는 종래기술에서 사용된 표면 처리 방법을 나타내는 개략적 설명이다;
도 10b는 본 발명에서 사용된 표면 처리 방법을 나타내는 개략적 설명이다;
도 11은 본 발명에서 사용된 전달 컨트롤러 프로그램의 흐름도이다;
도 12는 본 발명에서 사용된 증착 컨트롤러 프로그램의 흐름도이다;
도 13은 본 발명의 실시예에 의해 얻은 기판 처리 후 표면 거칠기(Ra)를 나타내는 표면의 그래프 및 SEM 이미지이다;
도 14는 본 발명의 실시예에 의해 얻은 플라즈마 발생 기체 비율이 변하는 경우 공정 챔버 기체 비율에 대한 표면 거칠기(Ra)를 나타내는 그래프이다;
도 15는 본 발명의 실시예에 의해 얻은 산소 및 탄소의 원자 밀도를 나타내는 그래프이다;
도 16a 및 도 16b는 통상적인 습식 세정과 비교해서, 본 발명의 실시예에 의해 얻은 접촉 저항 비율과 증착 시간 비율을 각각 나타내는 그래프이다;
도 17은 본 발명의 실시에에 의해 얻은 표면 거칠기(Ra)의 불순물 농도 의존성을 나타내는 그래프이다;
도 18은 본 발명의 공정에 의해 제조된 MOS-FET의 예의 단면도이다;
도 19는 본 발명의 플라즈마 발생 기체의 플라즈마 챔버에 대한 기체 발생 샤워 플레이트의 효과를 나타내는 실리콘 산화막 에칭율의 기판 표면 사이의 분포의 도면이다;
도 20은 기판상에 금속 막을 형성하는 스퍼터링 증착 챔버를 나타내는 단면도이다;
도 21은 규화를 위한 어닐링 챔버를 나타내는 단면도이다.
본 발명의 한 실시예는 이하에서 설명될 것이다.
이하에서, 본 발명의 실시예는 첨부된 도면을 참조하여 기술될 것이다.
본 발명의 실시예에서, 도 2에 도시된 증착 장치(1)에서, 제 1 공정은 도 4에 도시된 표면 처리 장치(100)를 사용하여 수행되고 Si 기판상에 형성된 자연 산화막과 유기 물질의 제거를 위해 본 발명에 사용된 예는 기술될 것이다.
예로서 사용된 기판(5)은 세정 공기에 노출되고 자연 산화막으로 형성된 지름 300mm의 Si 단결정 기판이다. 기판(5)은 로드 락 챔버(40)로 전달되고 도시되지 않은 전달 장치에 의해 그곳에 고정된다. 다음으로, 로드 락 챔버(40)는 도시되지 않은 배기 시스템에 의해 감압된다. 소정의 압력, 구체적으로 1 Pa 이하로 감압된 후, 로드 락 챔버(40)와 전달 챔버(50) 사이에 도시되지 않은 게이트 밸브를 열고, 전달 챔버(50)의 도시되지 않은 전달 장치에 의해, 기판(5)은 전달 챔버(50)를 통해 표면 처리 장치로 전달되고 기판 홀더(114)에 놓인다.
도 4는 본 발명의 표면 처리 장치(100)를 설명하는 도면이다. 표면 처리 장치(100)는 기판(5)을 놓을 수 있는 기판 홀더(114)가 장착된 공정 챔버(113) 및 플라즈마 발생 챔버(108)로 구성된다. 공정 챔버(113) 및 플라즈마 발생 챔버(108)는 복수의 라디칼 주입구(111)가 제공된 플라즈마 분리를 위한 플라즈마 가둠 전극판(110)에 의해 분리된다. 플라즈마 발생 기체는 플라즈마 발생 기체 공급 시스템(101) 및 플라즈마 발생 기체 공급 파이프(102)에 의해 운반되고 플라즈마 발생 기체 주입 샤워 플레이트(107)의 플라즈마 발생 기체 주입구(106)로부터 플라즈마 발생 챔버(108)의 플라즈마 발생 공간(109)으로 주입된다. 따라서, 플라즈마 발생 기체는 플라즈마 발생 챔버(108)의 플라즈마 발생 공간(109)으로 균일하게 주입될 수 있다.
도 19는 본 실시예에서 플라즈마 발생 기체 주입 샤워 플레이트(107)의 효과를 설명하는 도면이다. 플라즈마 발생 기체로서, HF 기체가 100sccm 사용되고, 0.01W/cm2의 고주파수 전력 밀도 및 50Pa의 공정 챔버 압력의 조건하에서, 공정 챔버에 놓인 기판의 실리콘 산화막 에칭율을 측정한다. 도 19에서, 수평축은 기판에서 측정 위치를 나타내고, 수직축은 중심의 에칭율에 의해 정상화된 실리콘 산화막 의 에칭율을 나타낸다. 도 19에 도시된 대로, 플라즈마 발생 기체 주입 샤워 플레이트를 사용하는 경우(901)와 종래기술의 주입 방법인 샤워 플레이트를 사용하지 않는 측면 방향으로부터 주입을 수행하는 경우(902)를 비교하면, 샤워 플레이트에 의해 주입을 수행하는 경우(901)가 에칭율 표면 사이 균일성에서 더 우수하다. 이것은 플라즈마 발생 공간(109)에 대한 균일 기체 주입은 균일 활성 종들의 농도의 분포가 플라즈마 발생 공간(109)에서 얻게 한다는 사실 때문에 추측이며 이것이 발생한다. 결과적으로, 이것은, 이하에서 기술될 고주파수 인가 전극(104)의 스루홀(105)을 통한 균일 플라즈마 발생에 의해 증가된 효과에 의해, 공정 챔버에 주입되는 라디칼은 더욱 균일하게 된다는 것을 증명한다.
고주파수 인가 전극(104)은 플라즈마 발생 챔버(108)를 상부 및 하부 두 영역으로 나누기 위해 플라즈마 발생 기체 주입 샤워 플레이트(107)를 따라 연장되고 플라즈마 분리를 위해 하부 플라즈마 가둠 전극판(110)을 따라 연장된다. 플라즈마 발생 기체 주입 샤워 플레이트(107)은 땅에 연결된다(접지). 비록 샤워 플레이트가 도전성이지만, 절연 물질에 의해 형성될 수 있고, 이 경우에, 접지 전극은 플라즈마 발생 공간(109)으로부터 본 샤워 플레이트의 뒤쪽에 위치한 장소에 놓일 수 있다. 또한, 고주파수 인가 전극(104)은 스루홀(105)이 제공된다. 고주파수 전력은 고주파수 전원(103)에 의해 고주파수 인가 전극(104)에 인가되어 플라즈마를 발생시킨다.
플라즈마 분리를 위한 플라즈마 가둠 전극판(110)은 플라즈마 발생 챔버(108)와 공정 챔버(113)를 나누는 플라즈마 분리를 위한 플라즈마 가둠 전극 판(110)의 기능을 가진다. 이 플라즈마 가둠 전극판(110)에 플라즈마 챔버 내부의 플라즈마에서 이온들을 봉쇄하고 라디칼들이 공정 챔버(113)를 통과하게 하는 라디칼 주입구(111)가 제공된다.
플라즈마 분리를 위한 플라즈마 가둠 전극판(110)은 속이 빈 구조로 형성되고, 공정 챔버(113) 쪽에 개방된 복수의 공정 기체 주입구(112)가 제공된다. 플라즈마 분리를 위한 플라즈마 가둠 전극판(110)은 도전성 물질로 제조되고, 땅에 연결된다(접지). 이 속이 빈 구조에 공정 기체를 공급함으로써 복수의 공정 기체 주입구(112)로부터 공정 챔버(113)로 공정 기체를 균일하게 공급할 수 있는 구조가 제공된다. 공정 기체 주입구(112)는 라디칼 주입구(111) 근처에서 개방된다. 공정 기체는 공정 기체 공급 파이프(115)를 통해 공정 기체 공급 시스템(116)으로부터 운반되고 공정 챔버(113) 쪽에 개방된 복수의 공정 기체 주입구(112)로부터 공정 챔버(113)로 주입된다. 라디칼 주입구(111)로부터 주입된 플라즈마 발생 기체로부터 발생한 라디칼과 공정 기체 주입구(112)로부터 주입된 공정 기체의 분자는 공정 챔버(113) 내부에서 처음으로 혼합되고 기판(5)의 표면으로 공급된다.
상기한 대로, 플라즈마 발생 기체로부터 발생된 라디칼들은 공정 챔버(113)와 플라즈마 발생 챔버(108)를 분리하는 플라즈마 가둠 전극판(110)에 제공된 라디칼 주입구(111)로부터 공정 챔버(113)로 주입된다. 플라즈마 발생 챔버(108)로부터 플라즈마 가둠 전극판(110)의 라디칼 주입구(111)를 통과함으로써 공정 챔버(113) 속에 주입된 것들은 라디칼과 같은 전기적으로 중성 분자 또는 원자이고 플라즈마 속의 이온들은 공정 챔버(113)로 거의 주입되지 않는다. 플라즈마 발생 챔버(108) 에서, 이온 밀도가 대략 1 x 1010 pcs/cm3인 경우, 공정 챔버(113)의 이온 밀도는 대략 5 x 102 pcs/cm3이고, 이온 밀도는 많아야 1억 분의 1로 실제로 감소하고 공정 챔버(113) 속에 주입된 이온들은 실제로 거의 사용할 수 없다고 말할 수 있다. 이와 반대로, 비록 수명에 의존하지만, 플라즈마 발생 챔버에 발생된 것들로부터 대략 몇몇 내지 몇십 퍼센트의 라디칼이 공정 챔버(113)로 운반된다. 도 5a 및 5b는 플라즈마 가둠 전극판(110)의 단면도와 확대 평면도이고, 공정 기체는 전극판(110)의 가로 방향으로 공정 기체를 보내는 통로(120)로부터 각 공정 기체 주입구(112)에 대해 제공된 공정 기체 배출 챔버(119)로 배출된다. 공정 기체는 배출 챔버(119)로부터 주입구(112)를 통해 공정 챔버에 공급된다. 도 5c는 플라즈마 가둠 전극판(110) 전체의 평면도이다.
고주파수 인가 전극(104)의 스루홀(105)은 도 6a 및 6b에 도시된 것과 같은 모양을 가진 것을 사용한다. 이 전극 스루홀(105)에 의해, 전극은 0.25W/cm2 이하의 낮은 전력에서도 더욱 균일하게 배출할 수 있어서, 라디칼이 공정 챔버(113) 속에 균일하게 주입될 수 있다. 전극 스루홀(105)을 포함하는 고주파수 인가 전극(104)의 전체 부피(V1) 대 전극 스루홀(105)의 부피 V2의 부피비는 V2/V1 = 0.01 내지 0.8이 바람직하고 V2/V1 < 0.01인 경우, 라디칼 분포의 나빠짐이 확인된다. 또한, V2/V1 > 0.8의 경우, 방전이 일어날 수 없다.
다음으로, 본 발명의 도 1의 증착 장치를 사용하여 반도체 소자를 제조하는 방법이 개시될 것이다.
먼저, 기판 처리 공정과 제 1 공정의 조건이 개시될 것이다. 제 1 공정에 사용된 장치는 도 4에 도시된 표면 처리 장치(100)이다.
플라즈마 발생 기체로서, HF는 플라즈마 발생 챔버(108)에 100 sccm 공급되고 플라즈마는 플라즈마 발생부에서 발생하고 발생된 플라즈마 속의 라디칼들은 복수의 라디칼 주입구(111)가 제공된 플라즈마 분리를 위한 플라즈마 가둠 전극판(110)에 형성된 라디칼 주입구(111)를 통해 공정 챔버(113)에 공급된다. 라디칼의 여기 에너지를 약하게 하기 위해서, HF가 공정 기체로서 공정 기체 주입구(112)로부터 공정 챔버(113)로 100 sccm 공급된다. 플라즈마 발생을 위한 고주파수 전력 밀도는 0.01W/cm2, 압력은 50Pa, 가공 시간은 5분, 기판(5)의 온도는 25℃로 정한다.
도 13은 본 발명의 제 1 공정 후 표면 거칠기를 확인하고, 종래의 건식 공정과 습식 공정의 결과와 비교되는 것을 나타낸다. 도 13에 도시된 대로, 본 발명의 제 1 공정을 사용하여 얻은 표면 거칠기(Ra)는 0.18nm과 대략 동일하고, 많아야 0.5nm인 표면 거칠기(Ra), 및 습식 처리(습식 세정)이 묽은 플루오르화산 용액에 의해 수행될 때 0.17nm의 표면 거칠기(Ra)를 포함하여, 서로 동일한 좋은 표면 거칠기를 얻는다. 또한, HF 기체가 공정 기체에 공급되지 않는 경우, 표면 거칠기(Ra)는 0.5nm보다 크고 2.00nm로 거칠어진다. 또한, 공정 시간이 10분으로 증가하는 경우, 표면 거칠기(Ra)는 0.19nm로 거칠어지지 않는다. 표면 거칠기가 향상되는 이유는 표면 자연 산화막과 유기 물질이 Si를 위해 선택적으로 제거되기 때문이 다. 플라즈마에 의해 발생된 높은 여기 에너지를 가진 HF를 공정 기체로서 개별적으로 주입된 여기되지 않은 HF와 충돌시킴으로써, 여기 에너지가 약해진 HF가 발생된다. 이것이 표면의 Si 원자들을 에칭하지 않고 표면 자연 산화막을 선택적으로 제거한다고 생각된다. 이런 결과들로부터, 본 발명을 사용함으로써, 습식 세정과 동일한 표면 거칠기가 고온 전-처리를 필요로 하는 건식 세정에서 구현될 수 있다는 것을 확인하였다.
본 발명에서 표면 거칠기는 여기 에너지가 약해진 HF가 플라즈마에 의해 발생된 높은 여기 에너지를 가진 HF가 공정 기체로서 개별적으로 주입된 여기 에너지가 약해진 HF와 충돌하게 함으로써 발생하는 경우 더 좋아진다. 결과적으로, 이 표면 거칠기가 구현가능한 상태인 경우, 본 실시예의 구성은 제한되지 않는다.
즉, 본 실시예에서, 플라즈마에 의해 발생된 라디칼들은 플라즈마 가둠 전극판(110)에 위치된 복수의 스루홀인 라디칼 주입구(111)를 통해 기판에 공급되는 반면, 공정 기체는 전극판 상에 제공된 복수의 공정 기체 공급구로부터 동시에 공급된다. 그러나, 부드러운 표면 거칠기를 얻기 위해서, 이런 구조가 항상 필요하지 않으며 이것은 HF 기체를 함유하는 기체를 플라즈마로 변하게 하고, 대부분의 이온들을 봉쇄할 수 있는 장치에 의해서만 여기되는 활성 종들을 공정 챔버(113)에 주입하고 중성 활성 종들만 전달하고 공정 챔버(113)의 임의의 곳으로부터 여기되지 않은 HF 기체를 더 주입함으로써 구현될 수 있다.
그러나, 균일성의 면에서, 상기한 모든 것은 큰 지름의 기판에 대해 균일 공정을 수행하는 것이 필요한 경우, 라디칼 및 여기되지 않은 공정 기체는 기판에 균 일하게 공급되어야 한다. 한편, 본 실시예와 유사한 구조가 바람직하며 라디칼들은 기판과 반대 위치인 전극판으로부터 다량 공급되고, 동시에 공정 기체도 다량 공급될 수 있다.
본 실시예에서 라디칼 발생은 고 주파수를 인가함으로써 플라즈마 발생에 의해 수행되는 반면, 마이크로파 및 다른 방법에 의한 플라즈마 발생에 의해 수행될 수 있고, 구체적으로, 도 8에 도시된 UV, X-레이 및 마이크로파 여기 및 도 9에 도시된 촉매 화학적 여기에 의해 수행될 수 있다. 도 8에서, UV, X-레이 및 마이크로파는 플라즈마 기체를 플라즈마로 변화시키기 위해 주입 챔버(203)로부터 플라즈마 기체에 조사되며, 참조 번호(5)는 기판을 나타내고, 번호(201)는 플라즈마 발생 기체 공급 시스템을 나타내고, 번호(202)는 플라즈마 기체 발생 공급 파이프를 나타내고, 번호(204)는 복수의 주입구가 제공된 플라즈마 분리를 위한 플라즈마 가둠 전극판을 나타내고, 번호(205)는 라디칼 주입구를 나타내고, 번호(207)는 공정 챔버를 나타내고, 번호(208)는 기판 홀더를 나타내고, 번호(209)는 공정 기체 공급 파이프를 나타내고, 번호(210)는 공정 기체 공급 시스템을 나타내고, 번호(211)는 배출 시스템을 나타낸다. 공정 기체 시스템은 도 4의 구조와 동일한 구조를 가진다. 도 9는 가열된 촉매 물체(303)에 의해 기체를 플라즈마로 변화시키는 구조의 도면이고, 참조 번호(5)는 기판을 나타내고, 번호(301)는 플라즈마 발생 기체 공급 시스템을 나타내고, 번호(302)는 플라즈마 기체 발생 공급 파이프를 나타내고, 번호(304)는 복수의 주입구가 제공된 플라즈마 분리를 위한 플라즈마 가둠 전극판을 나타내고, 번호(305)는 라디칼 주입구를 나타내고, 번호(306)는 공정 기체 주입구 를 나타내고, 번호(307)는 공정 챔버를 나타내고, 번호(308)는 기판 홀더를 나타내고, 번호(309)는 공정 기체 공급 파이프를 나타내고, 번호(310)는 공정 기체 공급 시스템을 나타내고, 번호(311)는 배출 시스템을 나타낸다. 공정 기체 시스템은 도 4의 구조와 동일한 구조를 가진다.
플라즈마 발생 챔버 속에 주입된 플라즈마 발생 기체는 본 실시예에서 HF만을 사용한다. 그러나, 플라즈마 발생 기체는 적어도 HF를 함유할 수 있고, 구체적으로, Ar에 의해 희석된 HF 기체가 사용될 수 있다. 플라즈마가 발생하고 플라즈마 가둠 전극판(110)을 통과하게 되어, 라디칼이 공정 챔버(113)에 주입된다. 또한, 공정 챔버(113) 속에 주입된 공정 기체는 본 실시예에서 HF만을 사용한다. 그러나, 공정 기체는 적어도 HF를 함유할 수 있고, 구체적으로, Ar에 의해 희석된 HF 기체가 사용될 수 있다. 플라즈마 가둠 전극판(110)의 라디칼 주입구(111)로부터 공정 챔버(113) 속에 주입된 라디칼과 공정 기체 주입구(112)로부터 주입된 공정 기체가 혼합되어, 라디칼의 여기 에너지가 약해진 대기가 생성되며, 기판 표면의 자연 산화막과 유기 물질은 기판으로 작용하는 Si에 대해 선택적으로 제거되어, 기판 표면 처리를 수행하면서 표면 거칠기를 약하게 할 수 있다.
HF 대 전체 기체 유속의 비율은 표면 처리 후 표면 거칠기 면에서 0.2 대 1.0이 바람직하다. 이 점을 확인시키는 실험 결과를 다음에 개시할 것이다.
도 14는 HF와 Ar의 혼합 기체가 플라즈마 발생 기체와 공정 기체로 사용되는 경우 표면 거칠기의 HF 혼합비 의존도를 나타낸다. 도 14에 도시된 대로, 공정 기체의 HF와 Ar의 혼합비를 변화시킴으로써, 자연 산화막의 제거 후 표면 거칠기가 변화된다. HF 기체의 유속을 증가시킴으로써, 표면 거칠기가 감소할 것이다. HF 기체가 플라즈마 발생 챔버(108)에 공급되는 플라즈마 발생 기체로 사용되고 라디칼들이 복수의 라디칼 주입구(111)가 제공된 플라즈마 분리를 위한 플라즈마 가둠 전극판(110)에 형성된 라디칼 주입구(111)를 통해 공급될 때도, 공정 기체가 단지 Ar인 경우, 기판 표면상의 자연 산화막은 제거될 수 없고, 표면 처리의 목적은 성취되지 않는다. 또한, HF 기체가 플라즈마 발생 기체로 사용되고 기체가 공정 기체로서 흐르지 않는 경우에 대해 확인할 때, 표면 거칠기(Ra)는 2.5nm가 되고, HF가 흐르는 경우와 비교해서 악화된다. 또한, 도 14에 도시된 대로, 플라즈마 발생 기체의 HF 비율 HF/(HF+Ar)이 0인 경우, 즉, 플라즈마 발생 기체가 단지 Ar인 경우, 거칠기는 플라즈마 발생 기체가 HF를 포함하는 경우와 비교해서 좋아지지 않는다. 접촉 저항이 충분히 작아지는 경우인 원하는 표면 거칠기에서, 표면 거칠기를 습식 세정의 대략 0.5nm 이하와 동일하게 만들기 위해서, 공정 챔버 기체 비율 HF/(HF+Ar)은 0.6 이상이 되는 것이 필요하다. 또한, 본 발명에서, Si 기판이 사용되지만, 본 발명의 기판 표면 처리는 Si 기판의 표면 처리에 제한되지 않는다. 구체적으로, 기판의 표면은 Si 및 SiGe와 같은 IV족 반도체로 형성될 수 있고 더욱 구체적으로, 유리 기판상에 고정되거나 박층 Si층과 같은 IV족 반도체의표면의 자연 산화막과 유기 오염물의 제거와 같은 기판 표면 처리에 사용될 수 있는 것일 수 있다. 고 주파수 인가 전극(104)에 인가된 고 주파수 전력 밀도는 0.001-0.25W/cm2이 바람직하다.
도 7은 HF가 플라즈마 발생 기체로 사용되고 공정 기체로 사용되는 경우에 자연 산화막의 에칭율인 자연 산화막/Si의 고 주파수 전력 밀도 의존성을 나타내는 그래프이다. 고 주파수 전력 밀도를 감소시킴으로써, Si의 에칭은 억제되어 단지 자연 산화막이 선택적으로 에칭된다. 한편, Si의 에칭에 의한 자연 산화막의 에칭율을 나누는 값은 자연 산화막/Si로 선택한다. 고 주파수 전력 밀도가 최소화되는 경우, Si의 에칭 속도는 상대적으로 감소되어, 자연 산화막/Si가 증가한다. 반면에, 고 주파수 전력 밀도가 증가하는 경우, Si의 에칭이 주로 일어나서 자연 산화막/Si가 감소한다. 여기서, 고 주파수 전력 밀도가 증가하는 경우, Si의 에칭이 일어나서, 표면이 거칠어진다. 표면의 거칠기를 줄이기 위해서, 자연 산화막/Si가 증가하고 고 주파수 전력 밀도가 최소화되는 것이 필요하다. 이런 이유로, 고 주파수 전력 밀도는 0.001-0.25W/cm2, 바람직하게는 0.001-0.125W/cm2 및 더욱 바람직하게는 0.001-0.025W/cm2의 범위 내로 선택된다.
다음으로, 금속 재료 스퍼터링 물질과 제 2 공정의 조건이 개시될 것이다.
공정은 도 2에 도시된 증착 장치를 사용하여 개시될 것이고, 도 4에 도시된 표면 처리 장치(100)를 사용하는 제 1 공정이 수행되어, Si 기판상에 형성된 자연 산화막을 제거하고, 그 후, 기판은 금속 스퍼터링 장치로 전달되어 진공 전달 챔버(50)를 통해 제 2 공정이 수행되고 금속 물질은 표면 처리 공정 후 표면상에 스퍼터-증착된다. 여기서, 금속 물질은 귀금속, 반-귀금속, 또는 Ti, Pt, Pd, Ni, Co, Ta, Mo 및 W를 함유하는 고-용융점 금속이 바람직하다. 가장 바람직한 금속은 Ni, Co, Pt 또는 이런 원소들을 혼합한 금속이다.
표면 처리는 제 1 공정에 의해 수행되고, 제 2 공정을 수행하는 금속 스퍼터링 장치(20) 내부의 반도체 소자 제조 장치에 의해, Ar는 DC 전력 1.5kW를 가지며 25℃ 기판 온도에서 100sccm 공급되고 압력은 1Pa로 고정되고 Ni 표적은 10초 동안 가공된다. 그 결과, 도 15에 도시된 대로, 습식 세정을 수행한 후 Ni 스퍼터링 증착이 수행되는 경우와 비교해서, Si 기판과 Ni 스퍼터링 막 사이의 계면에서 산소와 탄소의 원자 밀도는 본 실시예에서 더 낮다. 구체적으로, 계면에서 산소와 탄소의 원자 밀도는 2 x 1020 atoms/cm3 이하이다. 이것은, 기판 세정 후 표면을 대기에 노출시키지 않고 진공 전달을 수행함으로써, 산소와 탄소의 불순물들의 표면에 대한 흡수가 억제되기 때문이다. 금속 스퍼터링 장치(20)에서 금속 물질을 스퍼터링하는 방법에서, 표적은 다른 물질, 바람직하게는 귀금속, 반-귀금속, 또는 Ti, Pt, Pd, Ni, Co, Ta, Mo 및 W를 함유하는 고-용융점 금속이 바람직하다. 가장 바람직한 금속은 Ni, Co, Pt 또는 이런 원소들을 혼합한 금속이다. 제 2 공정에서 금속 물질 증착은 CVD 이외에 스퍼터링에 의해 수행될 수 있다.
제 3 공정의 금속 규소 화합물 공정이 개시될 것이다.
제 2 공정 이후, 기판을 전달 챔버(50)를 통해 어닐링 장치(30) 내부의 반도체 소자 제조 장치에 의해 10분 동안 기판 온도 250℃로 유지하여, 금속 규소 화합물 형성을 수행한다. 그 결과, Ni2Si 층이 형성된다. 장치(10 내지 50)는 각각의 전달 또는 공정 제어기(70 내지 73)에 의해 제어된다. 도 16a 및 도 16b는 금속 규 소 화합물 대 기판의 접촉 저항과 본 발명 및 종래 기술에 의해 제조된 금속 규소 화합물 층의 형성까지의 공정 시간 사이의 각 비교를 나타낸다(습식 세정이 제 1 공정 대신에 수행되는 경우). 종래 기술과 비교해서, 접촉 저항은 20% 감소하며 규소 화합물 형성 시간은 50% 짧아진다. 접촉 저항의 감소는 제 1 공정의 기판 세정 후 제 2 공정에 의해 증착된 Si 표면상의 산소 및 탄소의 표면 불순물이 거의 없기 때문이다. 즉, 이것은 건식 세정 이후 일련의 진공 공정의 효과 때문이다. 또한, 규소 화합물 형성 시간의 짧아짐은 세정, 금속 물질 스퍼터링 및 어닐링은 모두 단지 한 장치에 의해 수행되기 때문에 각 공정 사이에 대기 전달을 포함하지 않는 일련의 진공 공정의 효과 때문이다. 또한, 종래 기술과 비교해서 제조 공정에서 각 공정 사이에 전달 시간을 제어할 필요가 없는 이유는 각 공정 사이에 대기 전달을 포함하지 않는 일련의 진공 공정의 효과 때문이다. 또한, 복수의 공정을 필요로 하는 표면 처리는 한 공정에서 수행될 수 있고 소정의 효과는 효과적으로 얻을 수 있어, 비용이 감소될 수 있고 생산량은 크게 향상될 수 있다.
도 17은 각각의 농도로 Si 상에 B 또는 P 또는 As 도핑된 기판 표면을 위한 본 발명의 표면 처리를 수행한 결과를 나타낸다. 도 17에서 본 발명의 표면 처리의 조건들은 단지 HF(HF/(HF+Ar) = 1.0)만 플라즈마 발생 기체로 사용되고 단지 HF((HF/(HF+Ar) = 1.0)만 공정 기체로 사용되는 경우에 적용될 수 있다. 또한, 도 17의 종래 기술은 건식 세정을 나타내고, HF가 플라즈마 발생 기체로 사용되지 않고 단지 Ar이 사용되고(HF/(HF+Ar) = 0), 단지 HF((HF/(HF+Ar) = 1.0)가 공정 기체로 사용되는 경우에 적용될 수 있다. 종래 기술에서, B 또는 P 또는 As가 도핑되는 경우, 표면 거칠기는 0.5nm보다 크고 P인 경우, 농도 의존성이 나타나며, 본 발명의 표면 처리가 수행될 때, 표면 거칠기는 0.5nm 이하이고 불순물 농도에 의존하지 않으며, 거칠기는 종래 기술보다 더 향상된다. 이것은 본 발명의 표면 처리가 자연 산화막과 표면 물질로 선택성이 높다는 것을 나타낸다. 도 18은 본 발명을 사용함으로써 제조된 금속 규소 화합물 막(90)을 함유하는 MOS-FET의 구조의 예를 나타낸다. 금속 규소 화합물 막(90)의 전극부는 P 또는 As 도핑된 n+ 실리콘 영역 상에 형성된다. B가 도핑된 경우, 금속 규소 화합물 막(90)의 전극부는 p+ 실리콘 영역 상에 형성된다.
도 2의 증착 장치(1)는 각 공정 장치와 전달 장치를 위한 일련의 진공 공정에 의해 일련의 공정을 수행하기 위한 컨트롤러가 제공된다. 즉, 전달 컨트롤러(70)는 입력부에 있는 장치로부터 입력 신호를 수신할 수 있고 프로세서에 의해 흐름도에 따라 작동하도록 프로그램된 전달 프로그램을 작동하고 진공 전달을 통해 각 공정 장치에 대한 기판의 전달을 위한 작업 지시를 출력할 수 있다. 또한, 공정 컨트롤 A 내지 C(71 내지 73)는 공정 장치로부터 입력 신호를 수신하고, 흐름도에 따라 공정을 작동하도록 프로그램된 프로그램을 작동하고 장치에 작동 지시를 출력할 수 있다. 컨트롤러(70)와 공정 컨트롤러(71 내지 73)의 구조는 도 3에 도시된 컴퓨터(81)의 구성을 기본적으로 가지며 입력부(92), 프로그램과 데이터를 가진 메모리 매체(83), 프로세서(84) 및 출력부(85)로 구성되고 상응하는 장치를 제어한다. 입력부(82)는 장치로부터 데이터 입력 기능 이외에 외부로부터 입력 명령을 입 력할 수 있다.
도 11은 전달 컨트롤러(70)와 공정 컨트롤러 A 내지 C(71 내지 73)에 의해 수행된 제어를 나타낸다. 단계(610)에서, 자연 산화막으로 코팅된 Si 기판이 제조된다. 전달 컨트롤러(70)는 로드 락 장치(40)의 진공도가 1Pa와 동일하거나 미만으로 설정하라는 취지에 대한 지시를 주고(단계 611), 표면 처리 장치(100)의 진공도가 1E-4Pa와 동일하거나 미만으로 설정하라는 취지에 대한 지시를 주며, 기판(S)을 전달 챔버(50)를 통해 표면 처리 장치(100) 속으로 이동시키고 기판 홀더 상에 기판(S)을 장착한다. 공정 컨트롤러(A71)는 기판(5)에 대한 제 1 공정의 표면 처리를 수행하는 순서를 제어한다(단계 613).
전달 컨트롤러(70)는 금속 스퍼터링 장치(20)의 진공도를 1E-4Pa로 동일하거나 미만으로 설정하기 위해 진공 배기의 제어를 수행하며 전달 챔버(50)를 통해 금속 스퍼터링 장치(20) 속의 표면 처리 장치(100) 내부에 기판(5)을 설치한다. 공정 컨트롤러(B72)는 금속 스퍼터링 장치(20) 내부에 제 2 공정의 금속 물질의 스퍼터링 증착 공정을 수행하는 제어를 수행한다(단계 615). 그 후 즉시, 제 3 공정을 수행하기 위해서, 금속 물질은 전달 챔버(50)를 통해 어닐링 장치(30) 속으로 이동한다(단계 616). 공정 컨트롤러(C73)는 어닐링 장치(30) 내부의 제 3 공정의 금속 물질을 규화하기 위해 열 처리의 제어를 수행한다(단계 617). 그 후, 전달 컨트롤러(70)는 로드 락 장치(40)를 대기에 개방한다(단계 618).
도 2에 도시된 대로, 본 발명의 증착 장치는 표면 처리 장치(100), 금속 스퍼터링 장치(20), 어닐링 공정 장치(30), 로드 락 챔버(40) 및 전달 챔버(50)의 각 하나로 구성된 구조를 사용하는 반면, 각 장치는 단지 각 하나로 구성될 필요가 없고 복수의 장치들이 생산량과 막의 구조에 사용되는 지는 중요하지 않다. 예를 들어, 로드 락은 생산량을 증가시키기 위해 로딩과 언로딩의 나뉜 기능을 가진 복수의 로드 락으로 대체될 수 있다. 또한, 예를 들어, 금속 스퍼터링 장치(20)는 금속 물질을 형성하기 위한 장치와 전극을 형성하기 위한 장치의 둘 이상의 스퍼터링 장치로 대체될 수 있다.
그러나, 건식 기판 표면 처리를 수행할 수 있는 기판 처리 방법을 효과적으로 사용하기 위해서, 본 발명의 평면을 유지하면서, 표면 처리 장치(100), 금속 스퍼터링 장치(20), 어닐링 공정 장치(30), 로드 락 챔버(40) 및 전달 챔버(50)의 적어도 하나 이상이 제공되는 것이 바람직하다. 이것은, 이런 방식으로 구성되면, 건식 기판 표면 처리는 로드 락 및 높은 생산량의 존재 때문에 안정한 대기의 압력 감소 상태 수행될 수 있고, 대기 속에서 수행되지 않고, 기판이 전달 챔버를 통해 금속 스퍼터링 증착 장치로 진공상태로 전달되기 때문이며, 증착은 금속 스퍼터링 증착된 기판 표면과 계면이 우수한 상태로 유지되어, 저항을 낮춤으로써 접촉 저항을 감소시킨다. 본 실시예에 사용된 스퍼터링 장치의 단면의 개략도는 도 20에 도시된다.
도 20의 스퍼터링 장치는 제 1 전극(410), 표적 부분(411), 제 2 전극(412), 및 기판 장착 테이블(404)로 형성된다. 표적 부분(411)은 제 1 전극(410)의 표면상에 제공된다. 자석(409)은 표적 부분(411)의 뒤쪽에 있고 제 1 전극(410)과 표적 부분(411) 사이에 제공된다. 또한, 스퍼터링 장치(20)는 스퍼터링 기체 공급 시스 템(401), 스퍼터링 기체 공급 파이프(402) 및 배출 시스템(415)을 포함한다. 스퍼터링 기체는 Ar, Kr, Xe, He 또는 이런 기체들을 혼합한 기체를 공급할 수 있다. 예를 들어, 제 1 전극(410)은 Al(알루미늄)과 같은 금속으로 제조되고, 예를 들어, 세라믹과 같은 유전 물질로 제조된 절연체(407b)에 놓인다. 또한, 스퍼터링 공정 챔버의 측면은 전기적으로 접지된다. 표적 부분(411)은 바람직하게는 귀금속, 반-귀금속, 또는 Ti, Pt, Pd, Ni, Co, Ta, Mo 및 W를 함유하는 고-용융점 금속이 바람직하다. 가장 바람직한 금속은 Ni, Co, Pt 또는 이런 원소들을 혼합한 금속인 금속으로 제조된다.
가장 바람직한 금속은 Ni, Co, Pt, 또는 이런 원소들을 혼합한 금속이다. 표적 부분은 스퍼터되고, 기판(5)의 표면상에 박층이 된다. 이 기판(5)은 기판 장착 테이블(404)에 제공된 제 2 전극(412) 상에 놓인다. 표적 부분(411)은, 예를 들어, 볼트, 확산 결합 등에 의해 제 1 전극(410)에 단단히 고정되고 전극으로부터 효과적으로 공급될 수 있다. 자석 홀더(408)는 제 1 전극(410)의 중심축 주위를 회전할 수 있다. 자석은 통합-형태일 수 있고 복수의 자석이 제공될 수 있다. 자석 홀더(408)를 회전시키기 위해서, 자석 홀더는 모터(416)에 연결된다. 제 1 전극(408)은 매칭 회로(406)를 통해 고 주파수 전원(405)에 연결된다. 제 2 전극(412)은 매칭 회로(413)을 통해 고 주파수 전원(414)에 연결된다. 스퍼터링 장치(30)의 표적을 설치하기 위한 스퍼터링 음극은 하나일 필요가 없다. 연속적이거나 연속적이지 않은 복수의 막을 증착하기 위해서, 복수의 표적을 설치하기 위한 복수의 스퍼터링 음극이 제공될 수 있다. 또한, 증착 분포의 균일성 면에서, 기판 홀더는 기판 홀더 상에 위치한 기판을 회전하기 위한 회전 장치가 제공되는 것이 바람직하다. 또한, 반응성 스퍼터링에 의해 증착을 수행할 수 있도록 하기 위해, 스퍼터링 장치(30)의 기체 주입 장치는 Ar과 같은 불활성 기체뿐만 아니라 N2 및 O2와 같은 반응성 기체 또는 이런 반응성 기체와 Ar 기체의 혼합 기체를 주입할 수 있다.
다음으로, 본 실시예에서 사용된 어닐링 장치의 단면의 개략도는 도 21에 도시된다. 도 21의 어닐링 장치(30)는 기판 장착 테이블(504)와 히터(507)로 형성된다. 또한, 어닐링 장치(30)는 어닐링 기체 공급 시스템(501), 어닐링 기체 공급 파이프(502) 및 배출 시스템(505 및 506)을 포함한다. 어닐링은 Ar, Kr, Xe, He, N2, H2 또는 이런 원소들을 혼합한 기체를 공급할 수 있다. 기판 장착 테이블(504)은 히터의 복사열에 의해 가열되고 기판(5)은 기판 장착 테이블(504)로부터의 복사열에 의해 가열된다. 기판의 온도는 가열이 수행되지 않을 때 대략 20℃인 반면, 가열을 수행함으로써 30℃ 내지 1000℃까지 가열될 수 있다.
본 발명의 내용 중에 포함되어 있음.

Claims (6)

  1. HF를 함유하는 플라즈마 발생 기체를 플라즈마 발생 챔버 내부에서 플라즈마로 변화시키고, 플라즈마 속의 라디칼을 플라즈마 발생 챔버로부터 세정 챔버 속으로 선택적으로 주입하고 0.6 이상의 기체 비율로 여기되지 않은 HF를 함유하는 반응 기체를 세정 챔버 속에 주입하여 라디칼과 세정 기체의 혼합된 대기 속에서 기판을 세정하는 단계;
    세정된 기판을 대기에 노출하지 않고 세정 챔버로부터 스퍼터링 챔버로 전달하고, 스퍼터링 챔버 내부의 세정된 기판 표면상에 금속 물질로 제조된 금속 스퍼터링 층을 성장시키는 단계; 및
    금속 스퍼터링 층을 가진 기판을 대기에 노출하지 않고 스퍼터링 챔버로부터 어닐링 챔버로 전달하고, 어닐링 챔버 내부 위를 가열함으로써 기판 표면의 금속 스퍼터링 층을 규소 화합물로 변형시키는 단계를 포함하여 B 또는 P 또는 As의 불순물로 도핑된 IV족 반도체 물질로 제조된 기판 표면상에 금속 규소 화합물을 형성하는 방법.
  2. 제 1 항에 있어서,
    세정 후 기판 표면의 거칠기는 0.5nm 이하인 방법.
  3. 제 1 항에 있어서,
    상기 금속 스퍼터링 층은 귀금속, 반-귀금속 또는 Ti, Pt, Pd, Ni, Co, Ta, Mo 및 W를 함유하는 고-용융점 금속이고, 특히 Ni, Co, Pt 또는 이런 그룹으로부터 선택된 금속 또는 이의 합금인 방법.
  4. 제 1 항에 있어서,
    플라즈마 기체를 플라즈마로 변화시킬 때, 플라즈마 기체는 고주파수 전력을 플라즈마 기체에 인가함으로써 플라즈마로 변하고 고주파수 전력 밀도는 0.001-0.25W/cm2, 바람직하게는 0.001-0.125W/cm2 및 더욱 바람직하게는 0.001-0.025W/cm2인 방법.
  5. 제 1 항에 있어서,
    세정 챔버로부터 스퍼터링 챔버로의 전달, 및 스퍼터링 챔버로부터 어닐링 챔버로의 전달은 게이트 밸브에 의해 세정 챔버, 스퍼터링 챔버 및 어닐링 챔버와 연결된 진공 전달 챔버를 통해 수행되는 방법.
  6. 컴퓨터가 규소 화합물 막의 형성을 제어하게 하는 지시를 내리는 프로그램을 저장하기 위한 컴퓨터 저장 매체를 포함하는 규소 화합물 막 형성 장치에 있어서, 규소 화합물의 형성 공정을 수행하기 위한 프로그램은 다음 공정 (a) 내지 (c):
    (1) B 또는 P 또는 As의 불순물로 도핑된 IV족 반도체 물질로 제조된 기판 표면을 세정하는 공정,
    (여기서 기판 표면의 세정은 HF를 함유하는 플라즈마 발생 기체를 플라즈마 발생 챔버 내부에서 플라즈마로 변화시키고, 플라즈마 속의 라디칼을 플라즈마 발생 챔버로부터 세정 챔버 속으로 선택적으로 주입하고 동시에 0.6 이상의 기체 비율로 여기되지 않은 HF를 함유하는 반응 기체를 세정 챔버 속에 주입하여 라디칼과 세정 기체의 혼합된 대기 속에서 기판을 세정하는 단계에 의해 수행된다)
    (2) 세정된 기판을 대기에 노출하지 않고 세정 챔버로부터 스퍼터링 챔버로 전달하고, 스퍼터링 챔버 내부의 세정된 기판 표면상에 금속 물질로 제조된 금속 스퍼터링 층을 성장시키는 공정; 및
    (3) 금속 스퍼터링 층을 가진 기판을 대기에 노출하지 않고 스퍼터링 챔버로부터 어닐링 챔버로 전달하고, 어닐링 챔버 내부 위를 가열함으로써 기판 표면의 금속 스퍼터링 층을 규소 화합물로 변형시키는 공정을 수행하기 위한 프로그램으로 구성되는 규소 화합물 막 형성 장치.
KR1020097010070A 2008-05-30 2008-05-30 규소 화합물 형성 방법 및 이의 시스템 KR20100009625A (ko)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2008/060000 WO2009144810A1 (ja) 2008-05-30 2008-05-30 シリサイド形成方法とその装置

Publications (1)

Publication Number Publication Date
KR20100009625A true KR20100009625A (ko) 2010-01-28

Family

ID=41376709

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020097010070A KR20100009625A (ko) 2008-05-30 2008-05-30 규소 화합물 형성 방법 및 이의 시스템

Country Status (6)

Country Link
US (1) US20090298288A1 (ko)
EP (1) EP2200073A4 (ko)
JP (1) JP4914902B2 (ko)
KR (1) KR20100009625A (ko)
CN (1) CN101689489A (ko)
WO (1) WO2009144810A1 (ko)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9013004B2 (en) * 2009-02-27 2015-04-21 Taiwan Semiconductor Manufacturing Company, Ltd. Quasi-vertical structure having a sidewall implantation for high voltage MOS device
SG173462A1 (en) * 2009-03-05 2011-09-29 Applied Materials Inc Methods for depositing layers having reduced interfacial contamination
JP4573913B1 (ja) * 2009-03-30 2010-11-04 キヤノンアネルバ株式会社 半導体装置の製造方法及びスパッタ装置
JP5247619B2 (ja) * 2009-07-28 2013-07-24 キヤノンアネルバ株式会社 誘電体膜、誘電体膜を用いた半導体装置の製造方法及び半導体製造装置
JP2011181631A (ja) * 2010-02-26 2011-09-15 Tokyo Electron Ltd 表面活性化方法、プログラム、コンピュータ記憶媒体及び表面活性化装置
KR101451244B1 (ko) * 2013-03-22 2014-10-15 참엔지니어링(주) 라이너 어셈블리 및 이를 구비하는 기판 처리 장치
KR101550526B1 (ko) * 2014-02-21 2015-09-04 에스티에스반도체통신 주식회사 클러스터형 반도체 제조장치 및 이를 이용한 반도체 소자 제조방법
CN104217938B (zh) * 2014-08-26 2016-09-28 上海华虹宏力半导体制造有限公司 半导体结构的形成方法
JP6556567B2 (ja) * 2015-09-09 2019-08-07 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
US11694911B2 (en) * 2016-12-20 2023-07-04 Lam Research Corporation Systems and methods for metastable activated radical selective strip and etch using dual plenum showerhead
KR20220097202A (ko) * 2020-12-31 2022-07-07 세메스 주식회사 기판 처리 방법 및 기판 처리 장치
CN117613003B (zh) * 2024-01-23 2024-04-16 合肥晶合集成电路股份有限公司 半导体器件的制作方法以及半导体器件

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4209349A (en) * 1978-11-03 1980-06-24 International Business Machines Corporation Method for forming a narrow dimensioned mask opening on a silicon body utilizing reactive ion etching
US5173439A (en) * 1989-10-25 1992-12-22 International Business Machines Corporation Forming wide dielectric-filled isolation trenches in semi-conductors
JPH06163484A (ja) * 1992-11-18 1994-06-10 Fujitsu Ltd 半導体製造装置
US5403434A (en) * 1994-01-06 1995-04-04 Texas Instruments Incorporated Low-temperature in-situ dry cleaning process for semiconductor wafer
JPH0864390A (ja) * 1994-08-22 1996-03-08 Ryoden Semiconductor Syst Eng Kk プラズマ処理装置
JP2950785B2 (ja) * 1996-12-09 1999-09-20 セントラル硝子株式会社 酸化膜のドライエッチング方法
US6200908B1 (en) * 1999-08-04 2001-03-13 Memc Electronic Materials, Inc. Process for reducing waviness in semiconductor wafers
US6365516B1 (en) * 2000-01-14 2002-04-02 Advanced Micro Devices, Inc. Advanced cobalt silicidation with in-situ hydrogen plasma clean
JP3929261B2 (ja) * 2000-09-25 2007-06-13 株式会社日立国際電気 基板処理装置および基板処理方法
US7111629B2 (en) * 2001-01-08 2006-09-26 Apl Co., Ltd. Method for cleaning substrate surface
US20020124867A1 (en) * 2001-01-08 2002-09-12 Apl Co., Ltd. Apparatus and method for surface cleaning using plasma
JP3989286B2 (ja) * 2002-04-26 2007-10-10 株式会社ルネサステクノロジ 半導体装置の製造方法
JP2004128281A (ja) * 2002-10-03 2004-04-22 Tokyo Electron Ltd 基板処理方法および基板処理装置
US20050230350A1 (en) * 2004-02-26 2005-10-20 Applied Materials, Inc. In-situ dry clean chamber for front end of line fabrication
JP4407384B2 (ja) * 2004-05-28 2010-02-03 株式会社Ｓｕｍｃｏ Ｓｏｉ基板の製造方法
JP2006114614A (ja) * 2004-10-13 2006-04-27 Canon Anelva Corp プラズマ処理装置および方法

Also Published As

Publication number Publication date
CN101689489A (zh) 2010-03-31
EP2200073A1 (en) 2010-06-23
JPWO2009144810A1 (ja) 2011-09-29
WO2009144810A1 (ja) 2009-12-03
US20090298288A1 (en) 2009-12-03
EP2200073A4 (en) 2012-12-05
JP4914902B2 (ja) 2012-04-11

Similar Documents

Publication Publication Date Title
KR20100009625A (ko) 규소 화합물 형성 방법 및 이의 시스템
US10837122B2 (en) Method and apparatus for precleaning a substrate surface prior to epitaxial growth
US10083830B2 (en) Substrate cleaning method for removing oxide film
KR102479806B1 (ko) 유동성 저-k 유전체 갭필 처리
KR102513108B1 (ko) 반도체 프로세싱을 위한 대기압 플라즈마 장치
KR102311575B1 (ko) 피처리체를 처리하는 방법
WO2017192249A1 (en) Plasma treatment process for in-situ chamber cleaning efficiency enhancement in plasma processing chamber
JP6366454B2 (ja) 被処理体を処理する方法
TW200915402A (en) Method and apparatus for cleaning a substrate surface
TW202117931A (zh) 間隙填充沉積製程
WO2005103323A1 (en) Method and apparatus for forming a metal layer
KR100870997B1 (ko) 저 유전율막의 데미지 수복 방법, 반도체 제조 장치, 및기억 매체
TW202125704A (zh) 用於形成互連結構之方法及設備
JP2010093290A (ja) 酸化膜除去のための基板洗浄処理方法
US20130330920A1 (en) Method and apparatus for substrate preclean with hydrogen containing high frequency rf plasma
CN109923660B (zh) 高压退火及降低湿蚀刻速率
WO2022138655A1 (ja) 基板処理方法及び基板処理装置
JP2010074065A (ja) 酸化膜除去のための基板洗浄処理方法
JP2008121054A (ja) 真空処理装置のクリーニング方法及び真空処理装置
US11404282B2 (en) Method of etching film and plasma processing apparatus
CN117352420A (zh) 基板处理设备和基板处理方法
JP2006032602A (ja) スパッタリング装置および方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application