KR100870997B1 - 저 유전율막의 데미지 수복 방법, 반도체 제조 장치, 및기억 매체 - Google Patents

저 유전율막의 데미지 수복 방법, 반도체 제조 장치, 및기억 매체 Download PDF

Info

Publication number
KR100870997B1
KR100870997B1 KR1020070029331A KR20070029331A KR100870997B1 KR 100870997 B1 KR100870997 B1 KR 100870997B1 KR 1020070029331 A KR1020070029331 A KR 1020070029331A KR 20070029331 A KR20070029331 A KR 20070029331A KR 100870997 B1 KR100870997 B1 KR 100870997B1
Authority
KR
South Korea
Prior art keywords
dielectric constant
low dielectric
gas
constant film
plasma
Prior art date
Application number
KR1020070029331A
Other languages
English (en)
Other versions
KR20070096956A (ko
Inventor
마사루 호리
가즈히로 구보타
Original Assignee
도쿄엘렉트론가부시키가이샤
고쿠리츠 다이가쿠 호우징 나고야 다이가쿠
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 도쿄엘렉트론가부시키가이샤, 고쿠리츠 다이가쿠 호우징 나고야 다이가쿠 filed Critical 도쿄엘렉트론가부시키가이샤
Publication of KR20070096956A publication Critical patent/KR20070096956A/ko
Application granted granted Critical
Publication of KR100870997B1 publication Critical patent/KR100870997B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing

Abstract

본 발명은 실리콘, 탄소, 산소 및 수소를 포함하는 저 유전율막으로 이루어진 절연막, 예컨대 SiOCH막이 적층된 기판에 있어서, 플라즈마에 의해 에칭 및 애싱을 행하여 C 원소가 탈리된 데미지층을 수복하는 것을 목적으로 한다. 상기 목적을 달성하기 위해, C8H18O2(구조식: (CH3)3COOC(CH3)3) 가스를 열분해하여 CH3 라디칼을 생성하여, 이 SiOCH막에 CH3 라디칼을 공급하여 C 원소가 탈리된 데미지층으로 CH3기를 결합시킨다.

Description

저 유전율막의 데미지 수복 방법, 반도체 제조 장치, 및 기억 매체{METHOD FOR RECOVERING DAMAGE OF INSULATING FILM WITH LOW DIELECTRIC CONSTANT, SEMICONDUCTOR MANUFACTURING APPARATUS, AND STORAGE MEDIUM}
도 1은 본 발명의 플라즈마 처리 장치의 일례를 나타내는 종단면도이다.
도 2는 본 발명의 플라즈마 처리 장치의 일례를 나타내는 횡단면도이다.
도 3은 본 발명에서의 CH3 라디칼을 생성하기 위한 장치의 일례를 나타낸 개략도이다.
도 4는 본 발명의 플라즈마 처리에 사용되는 웨이퍼(W)의 구성 및 각 플라즈마 처리를 나타내는 도면이다.
도 5는 본 발명의 수복 공정에서의 반응 기구의 일례로 생각되는 개념도이다.
도 6은 본 발명에서의 사용되는 반도체 제조 장치의 일례를 나타낸 개념도이다.
도 7은 본 발명에서의 라디칼 처리 장치의 일례를 나타낸 개념도이다.
도 8은 본 발명의 실험에 따른 웨이퍼(W)의 개념도이다.
도 9는 본 발명에서의 실험예 1의 결과를 나타내는 도면이다.
도 10은 본 발명에서의 실험예 2의 결과를 나타내는 도면이다.
도 11은 본 발명에서의 실험예 3의 결과를 나타내는 도면이다.
도 12는 본 발명에서의 실험예 4의 결과를 나타내는 도면이다.
도 13은 본 발명에서의 실험예 5의 결과를 나타내는 도면이다.
도 14는 종래의 플라즈마 처리에서의 웨이퍼(W)의 모식도이다.
도면의 주요부분에 대한 부호의 설명
2 플라즈마 처리 장치 21 처리실
3 탑재대 31 하부 전극
4 상부 전극 54 SiOCH막
57 오목부 60 데미지층
63 가스 가열부 80 플라즈마 처리 장치
81 라디칼 처리 장치
본 발명은, 실리콘, 탄소, 산소 및 수소를 포함하는 저 유전율막에 대하여, 플라즈마 등에 의해 탄소가 탈리된 데미지층을 수복하는 기술에 관한 것이다.
반도체 디바이스는 해마다 고 집적화되는 경향이 있어, 반도체 웨이퍼(이하, 웨이퍼라고 함) 등의 기판에 형성되는 패턴의 미세화에 대응하기 위해 레지스트 재료나 노광 기술의 개선이 진행되고, 레지스트 마스크의 개구 치수도 상당히 작아지고 있다.
한편, 고 집적화를 도모하기 위해 디바이스 구조가 다층화되고 있지만, 동작 속도를 향상시키기 위해서는 기생 용량을 작게 할 필요가 있기 때문에, 절연막, 예컨대 층간 절연막에 대해서도 저 유전율막 재료의 개발이 진행되고 있다. 이 저 유전율막의 하나로서, 예컨대 Si-C 결합을 갖는 다공질 MSQ(메틸-하이드로젠-실세스-퀴옥세인; Methyl-Hydrogen-Silses-Quioxane) 막 등으로 불리는 SiOCH막을 들 수 있다.
이 SiOCH막은, 예컨대 구리 배선이 매립되기 때문에, 레지스트 마스크 및 하드 마스크를 에칭을 위한 마스크로서 이용하고, 예컨대 CF4 가스를 플라즈마화한 플라즈마에 의해 에칭이 행해지고, 이어서 산소 가스를 플라즈마화한 플라즈마에 의해 레지스트 마스크의 애싱(재화 처리)이 행해진다. 도 14는 이 양태를 모식적으로 나타내고 있으며, 100은 SiOCH막, 101은 레지스트 마스크, 102는 하드 마스크이다.
그런데, SiOCH막(100)에 대하여 에칭이나 애싱 등의 플라즈마 처리를 행하는 경우, 플라즈마에 노출된 SiOCH막(100)의 노출면, 즉 오목부의 측벽 및 바닥면에 있어서, 플라즈마에 의해서 예컨대 Si-C 결합이 끊어져 C가 막으로부터 탈리된다. C의 탈리에 의해 불포화 결합 손이 생성된 Si는 그 상태에서는 불안정하기 때문에, 그 후 예컨대 대기 중의 수분 등과 결합하여 Si-OH가 된다.
이와 같이 플라즈마 처리에 의해, SiOCH막(100)의 노출면에는 데미지층(103)이 형성되어 버리지만, 이 데미지층(103)은 탄소의 함유량이 저하되어 있기 때문에 유전율이 저하되어 버린다. 배선 패턴의 선폭의 미세화 및 배선층이나 절연막 등의 박막화가 진행되기 때문에, 웨이퍼(W) 전체에 대하여 표면부가 주는 영향의 비율이 커져 있어, 표면부라 하더라도 그 유전율의 저하에 의해 반도체 장치의 특성이 설계치로부터 벗어나 버리는 요인 중 하나가 된다.
한편, 이러한 문제를 해결하는 방법으로서, 일본 특허공개 제2005-340288호 공보((0010), (0028))(특허문헌 1)에 기재된 기술이 알려져 있다. 이 기술은, Si-Si 결합 및 Si-CH3 결합으로 이루어진 실라잔계 화합물을 이용하여, 드라이 에칭에 의해 생성된 OH기로 이루어진 데미지층의 표면 개질을 행하는 것이다. 그러나, 이 기술은 OH기의 H와 상기 실라잔계 화합물을 치환하는 표면 개질이고, 플라즈마 처리를 하기 전의 상태로 되돌리는 것이 아니기 때문에, 유전율에는 설계치로부터의 어긋남이 생긴다. 또한, 상기 실라잔계 화합물의 분자가 크기 때문에, H와의 치환에 의해 막의 표면에 결합된 분자가 입체 장해가 되어, 분자가 막의 내부까지 침투할 수 없어, 막의 내부까지 개질될 수 없었다.
본 발명은 이러한 사정하에 이루어진 것으로, 그 목적은 실리콘, 탄소, 산소 및 수소를 포함하는 저 유전율막으로 이루어진 절연막이 적층된 기판에 있어서, 플라즈마 등에 의해 처리가 실시되고 C가 탈리된 데미지층을 수복하는 기술을 제공하는 것이다.
본 발명의 저 유전율막의 데미지 수복 방법은,
CH3 라디칼 생성용 가스에 에너지를 공급하여 CH3 라디칼을 생성하는 공정과,
실리콘, 탄소, 산소 및 수소를 포함하고, 탄소가 탈리된 데미지층을 갖는 저 유전율막에 CH3 라디칼을 공급하여, 상기 데미지층에 CH3을 결합시키는 수복 공정을 포함하는 것을 특징으로 한다.
CH3 라디칼을 생성하는 공정은, CH3 라디칼 생성용 가스를 열분해하는 공정인 것을 특징으로 한다.
저 유전율막이 데미지를 입어 데미지층이 형성되는 데미지층 혼입 공정은, 저 유전율막이 플라즈마에 노출되는 공정인 것을 특징으로 한다.
저 유전율막이 플라즈마에 노출되는 공정은, 저 유전율막에 오목부를 형성하기 위한 에칭 공정 및/또는 저 유전율막의 위쪽에 형성된 유기막으로 이루어진 레지스트막을 재화하기 위한 애싱 공정인 것을 특징으로 한다.
저 유전율막이 형성된 피처리체는, 저 유전율막이 데미지를 입어 데미지층이 형성되는 데미지층 혼입 공정으로부터 수복 공정에 이르기까지 진공 분위기에 놓이 는 것을 특징으로 한다.
데미지층 혼입 공정 및 수복 공정은 동일 처리 용기내에서 행해지는 것을 특징으로 한다.
CH3 라디칼 생성용 가스는, 다이-t-알킬퍼옥사이드((CH3)3COOC(CH3)3), 메테인(CH4), 아조메테인((CH3)2N2, (CH3)3N), 2,2'-아조비스아이소뷰틸나이트릴((CH3)2C(CN)N=N(CN)C(CH3)2), 다이메틸아민((CH3)2NH) 및 네오펜테인(C(CH3)4) 중에서 선택되는 가스인 것을 특징으로 한다.
본 발명의 반도체 제조 장치는,
처리 용기와,
이 처리 용기내에 설치되고, 피처리체를 탑재하기 위한 탑재대와,
상기 처리 용기내를 진공 배기하기 위한 수단과,
CH3 라디칼 생성용 가스에 에너지를 공급하여 CH3 라디칼을 생성하고, 이 CH3 라디칼을 상기 탑재대에 탑재된 피처리체에 공급하기 위한 수단을 구비하고,
상기 피처리체 상에 형성되고, 실리콘, 탄소, 산소 및 수소를 포함하는 저 유전율막의 탄소가 탈리된 데미지층이 CH3의 결합에 의해 수복되는 것을 특징으로 한다.
CH3 라디칼을 피처리체에 공급하기 위한 수단은, CH3 라디칼 생성용 가스를 열분해하기 위한 수단인 것을 특징으로 한다.
CH3 라디칼을 피처리체에 공급하기 위한 수단은, CH3 라디칼을 포함하는 가 스를 피처리체의 측 방향으로부터 피처리체에 공급하기 위한 공급구를 구비하고 있는 것을 특징으로 한다.
CH3 라디칼을 피처리체에 공급하기 위한 수단은, 탑재대에 대향하여 설치되고, CH3 라디칼 생성용 가스를 공급하는 공급부를 구비하고 있는 것을 특징으로 한다.
또한, 본 발명의 반도체 제조 장치는,
상기 처리 용기내에 플라즈마 처리용 가스를 공급하는 수단과,
상기 처리 용기내에서 플라즈마 처리용 가스를 플라즈마화하는 수단을 구비하고,
플라즈마에 의해 피처리체에 대하여 플라즈마 처리가 행해지고, 이어서 이 플라즈마 처리에 의해 데미지를 입은 저 유전율막의 데미지층의 수복이 행해지는 것을 특징으로 한다.
또한, 본 발명의 반도체 제조 장치는,
상기 처리 용기와는 다른 플라즈마 처리용의 처리 용기와,
이 플라즈마 처리용의 처리 용기내에 플라즈마 처리용의 가스를 공급하는 수단과, 상기 플라즈마 처리용의 처리 용기내에서 플라즈마 처리용의 가스를 플라즈마화하는 수단과,
데미지층의 수복을 행하기 위한 처리 용기와 플라즈마 처리용의 처리 용기가 접속되어 있는 진공 분위기로 이루어진 반송실과,
이 반송실내에 설치되고, 플라즈마 처리용의 처리 용기와 데미지층의 수복을 행하 기 위한 처리 용기 사이에서 피처리체를 반송하기 위한 반송 수단을 구비하고,
플라즈마에 의해 피처리체에 대하여 플라즈마 처리가 행해지고, 이어서 이 플라즈마 처리에 의해 데미지를 입은 저 유전율막의 데미지층의 수복이 행해지는 것을 특징으로 한다.
플라즈마 처리는, 저 유전율막에 오목부를 형성하기 위한 에칭 공정 및/또는 저 유전율막의 위쪽에 형성된 유기막으로 이루어진 레지스트막을 재화하기 위한 애싱 공정인 것을 특징으로 한다.
본 발명의 기억 매체는,
피처리체 상에 형성되고, 실리콘, 탄소, 산소 및 수소를 포함하는 저 유전율막의 탄소가 탈리된 데미지층을 수복하기 위한 장치에 이용되는 컴퓨터 프로그램을 격납한 기억 매체로서,
상기 프로그램은 상기 수복 방법을 실시하도록 스텝 군이 짜여 있는 것을 특징으로 한다.
다음으로, 도 1 및 도 2를 이용하여 본 발명에서의 수복 방법을 실시하는 장치의 일례에 대하여 설명한다. 이 장치는, 기판에 대하여 에칭 및 애싱을 행할 수 있는 플라즈마 처리 장치(2)에 SiOCH막의 수복을 행할 수 있는 기능을 부가한 구성으로 이루어져 있다. 도 1에 나타낸 플라즈마 처리 장치(2)는, 예컨대 내부가 밀폐 공간으로 되어 있는 진공 챔버로 이루어진 플라즈마 처리실을 형성하는 처리실(21)과, 이 처리실(21)내의 바닥면 중앙에 설치된 탑재대(3)와, 탑재대(3)의 위쪽에 상기 탑재대(3)와 대향하도록 설치된 상부 전극(4)을 구비하고 있다.
상기 처리실(21)은 전기적으로 접지되어 있고, 또한 처리실(21)의 바닥면의 배기구(22)에는 배기관(24)을 통해 진공 배기 수단인 배기 장치(23)가 접속되어 있다. 이 배기 장치(23)에는 도시하지 않은 압력 조정부가 접속되어 있고, 이 압력 조정부는 후술하는 제어부(2A)로부터의 신호에 의해 처리실(21)내를 진공 배기하여 원하는 진공도로 유지하도록 구성되어 있다. 처리실(21)의 벽면에는 웨이퍼(W)의 반송구(25)가 설치되어 있고, 이 반송구(25)는 게이트 밸브(26)에 의해 개폐 가능하게 되어 있다.
처리실(21)의 내벽에는 히터 블록이 부착되어 있어, 처리실(21)의 내벽을 고온, 예컨대 60℃ 이상으로 유지하여, 플루오로카본 등의 부착물이 퇴적하지 않도록 구성되어 있지만 여기서는 생략한다.
탑재대(3)는, 하부 전극(31)과 이 하부 전극(31)을 아래쪽에서 지지하는 지지체(32)로 이루어지고, 처리실(21)의 바닥면에 절연 부재(33)를 통해 설치되어 있다. 탑재대(3)의 상부에는 정전 척(34)이 설치되고, 이 정전 척(34)을 통해 탑재대(3) 상에 웨이퍼(W)가 탑재된다. 정전 척(34)은 절연 재료로 이루어지고, 이 정전 척(34)의 내부에는 고압 직류 전원(35)에 접속된 전극 박(36)이 설치되어 있다. 고압 직류 전원(35)으로부터 이 전극 박(36)에 전압이 인가됨으로써 정전 척(34) 표면에 정전기가 발생하여, 탑재대(3)에 탑재된 웨이퍼(W)는 정전 척(34)에 정전 흡착되도록 구성되어 있다. 정전 척(34)에는 후술하는 백사이드 가스를 이 정전 척(34)의 상부에 방출하기 위한 관통 구멍(34a)이 설치되어 있다.
탑재대(3)내에는 소정의 냉매(예컨대, 종래 공지된 불소계 유체, 물 등)가 지나는 냉매 유로(37)가 형성되어 있고, 냉매가 이 냉매 유로(37)를 흐름으로써 탑재대(3)가 냉각되고, 이 탑재대(3)를 통해 탑재대(3) 상에 탑재된 웨이퍼(W)가 원하는 온도로 냉각되도록 구성되어 있다. 또한, 하부 전극(31)에는 도시하지 않은 온도 센서가 장착되어 있고, 이 온도 센서에 의해 하부 전극(31) 상의 웨이퍼(W)의 온도가 항상 감시되고 있다.
또한, 탑재대(3)의 내부에는 He(헬륨) 가스 등의 열전도성 가스를 백사이드 가스로서 공급하는 가스 유로(38)가 형성되어 있고, 이 가스 유로(38)는 탑재대(3)의 상면의 복수 개소에서 개구하고 있다. 이들 개구부는 정전 척(34)에 설치된 상기 관통 구멍(34a)과 연통하고 있어, 가스 유로(38)에 백사이드 가스를 공급하면 이 백사이드 가스는 관통 구멍(34a)을 통해 정전 척(34)의 상부에 유출된다. 이 백사이드 가스가 정전 척(34)과 정전 척(34) 상에 탑재된 웨이퍼(W)와의 간극 전체에 균등하게 확산됨으로써 이 간극에서의 열전도성이 높아지도록 되어 있다.
상기 하부 전극(31)은 하이패스 필터(HPF)(3a)를 통해 접지되고, 또한 하부 전극(31)에는 제 2 고주파에 대응하는 고주파, 예컨대 2MHz의 고주파 전원(31a)이 정합기(31b)를 통해 접속되어 있다.
또한, 하부 전극(31)의 외주연에는 정전 척(34)을 둘러싸도록 포커스 링(39)이 배치되고, 플라즈마 발생시에 이 포커스 링(39)을 통해 플라즈마가 탑재대(3) 상의 웨이퍼(W)에 수렴하도록 구성되어 있다.
상부 전극(4)은 중공 형상으로 형성되고, 그 하면에는 처리실(21)내로 처리 가스를 분산 공급하기 위한 다수의 구멍(41)이 예컨대 균등하게 분산되어 형성되어 가스 샤워 헤드를 구성하고 있다. 또한 상부 전극(4)의 상면 중앙에는 가스 도입관(42)이 설치되고, 이 가스 도입관(42)은 절연 부재(27)를 통해 처리실(21)의 상면 중앙을 관통하고 있다. 그리고, 이 가스 도입관(42)은 상류측에서 4개로 분기되어 분기관(42A) 내지 (42D)를 형성하고, 밸브(43A) 내지 (43D)와 유량 제어부(44A) 내지 (44D)를 통해 가스 공급원(45A) 내지 (45D)에 접속되어 있다. 후술하는 가스 도입관(42E)에는 밸브(43E)와 유량 제어부(44E)를 통해 가스 공급원(45E)에 접속되어 있다. 이 밸브(43A) 내지 (43E), 유량 제어부(44A) 내지 (44E)는 가스 공급계(46)를 구성하여 후술하는 제어부(2A)에서의 제어 신호에 의해 각 가스 공급원(45A) 내지 (45E)의 가스 유량 및 공급 중단의 제어를 행할 수 있다. 또한, 분기관(42A) 내지 (42D), 가스 공급계(46) 및 각 가스 공급원(45A) 내지 (45D)는 플라즈마 처리용 가스를 공급하는 수단을 구성하고 있다.
상부 전극(4)은 로우 패스 필터(LPF)(47)를 통해 접지되어 있고, 또한 그의 상부 전극(4)에는 제 1 고주파로서, 제 2 고주파 전원(31a)보다도 주파수가 높은 고주파, 예컨대 60MHz의 고주파 전원(4a)이 정합기(4b)를 통해 접속되어 있다.
상부 전극(4)에 접속된 고주파 전원(4a)으로부터의 고주파는 제 1 고주파에 상당하는 것으로서, 처리 가스를 플라즈마화하기 위한 것이며, 하부 전극(31)에 접속된 고주파 전원(31a)으로부터의 고주파는 제 2 고주파에 상당하는 것으로서, 웨이퍼(W)에 바이어스 전력을 인가함으로써 플라즈마 중의 이온을 웨이퍼(W) 표면으로 끌어 넣기 위한 것이다. 이들 상부 전극(4) 및 하부 전극(31)은 플라즈마 처리용의 가스를 플라즈마화하는 수단을 구성하고 있다. 한편, 고주파 전원(4a) 및 (31a)는 제어부(2A)에 접속되어 있고, 제어 신호에 따라 상부 전극(4) 및 하부 전극(31)에 공급되는 전력이 제어된다.
또한, 처리실(21)의 측면에는 CH3 라디칼 생성용 가스를 웨이퍼(W)에 공급하기 위한 수단인 가스 가열부(63)가 설치되어 있고, 이 가스 가열부(63)는 예컨대 도 3에 나타낸 바와 같이 원통상의 하우징(64)으로 이루어지고, 가스가 도면 중 오른쪽으로부터 왼쪽으로 흐르도록 처리실(21) 및 가스 도입관(42E)에 접속되어 있다. 처리실(21)과 가스 가열부(63) 사이에는 CH3 라디칼을 포함하는 가스를 피처리체에 공급하기 위한 공급구(67)가 형성되어 있다. 가스 가열부(63)의 내부에는 가스를 예컨대 1000℃로 가열할 수 있는 열원(65), 예컨대 텅스텐 필라멘트가 가스의 유로를 따라 코일 형상으로 설치되어 있고, 열원(65)에는 하우징(64)을 통해서 전원(66)이 접속되어 있다. 전술한 가스 공급원(45E)으로부터 가스 도입관(42E)을 통해 가스 가열부(63)에 공급되는 가스는, 이 열원(65)에 의해 열분해되어 라디칼로 되고, 처리실(21)내에 공급되도록 구성되어 있다. 가스 가열부(63), 가스 도입관(42E), 가스 공급계(46) 및 가스 공급원(45E)은 CH3 라디칼을 피처리체에 공급하기 위한 수단을 구성하고 있다. 하우징(64)에는 예컨대 도시하지 않은 석영제의 창이 설치되어 있고, 열원(65)의 온도를 도시하지 않은 방사 온도계에 의해 외부에서 측정하여, 열원(65)의 온도 제어를 행하도록 구성하여도 좋다.
이 플라즈마 처리 장치(2)에는 예컨대 컴퓨터로 이루어진 제어부(2A)가 설치되어 있고, 이 제어부(2A)는 프로그램, 메모리, CPU로 이루어진 데이터 처리부 등 을 구비하고 있고, 상기 프로그램에는 제어부(2A)로부터 플라즈마 처리 장치(2)의 각 부에 제어 신호를 보내고, 후술하는 각 스텝을 진행시킴으로써 웨이퍼(W)에 대하여 플라즈마 처리를 실시하도록 명령이 짜맞추어져 있다. 또한, 예컨대 메모리에는 처리 압력, 처리 시간, 가스 유량, 전력치 등의 처리 파라미터의 값이 쓰여 있는 영역을 구비하고 있고, CPU가 프로그램의 각 명령을 실행할 때 이들 처리 파라미터가 읽혀지고, 그 파라미터 값에 따른 제어 신호가 이 플라즈마 처리 장치(2)의 각 부위에 보내지게 된다. 이 프로그램(처리 파라미터의 입력 조작이나 표시에 관한 프로그램도 포함한다)은 컴퓨터 기억 매체, 예컨대 플랙시블 디스크, 컴팩트 디스크, MO(광자기 디스크), 하드 디스크(HD) 등의 기억부(2B)에 격납되어 제어부(2A)에 인스톨된다.
다음으로, 상기 플라즈마 처리 장치(2)를 이용한 본 발명의 반도체 장치의 제조방법의 실시형태에 대하여 설명한다. 우선 게이트 밸브(26)를 열어 처리실(21)내로 도시하지 않은 반송 기구에 의해 300㎜(12인치) 웨이퍼(W)를 반입한다. 이 웨이퍼(W)를 탑재대(3) 상에 수평하게 탑재한 후, 웨이퍼(W)를 탑재대(3)에 정전 흡착한다. 그 후 반송 기구를 처리실(21)로부터 퇴거시켜 게이트 밸브(26)를 닫는다. 계속해서 가스 유로(38)로부터 백사이드 가스를 공급하여, 웨이퍼(W)를 소정의 온도로 조정한다. 그 후 이하의 스텝을 행한다.
여기서, 웨이퍼(W)의 표면부의 구조를 도 4(a)에 제시하여 둔다. 한편, 이 예에서는 구리 배선을 듀얼 다마신으로 형성하는 공정의 일부를 나타내고 있다. 56은 Cu 배선, 53은 에칭 정지제(stopper)인 SiC막, 54는 층간 절연막인 SiOCH막, 59는 하드 마스크인 SiO2막, 51은 레지스트 마스크, 55는 개구부이다.
(스텝 1: 에칭 공정)
배기 장치(23)에 의해 배기관(24)을 통해 처리실(21)내의 배기를 행하여 처리실(21)내를 소정의 진공도로 유지한 후, 가스 공급계(46)로부터 예컨대 C4F8 가스:N2 가스 및 Ar 가스를 공급한다. 계속해서 예컨대 주파수가 60MHz, 전력이 1200W인 제 1 고주파를 상부 전극(4)에 공급하여 상기 가스의 혼합 가스인 처리 가스를 플라즈마화하는 동시에, 예컨대 주파수가 2MHz, 전력이 1200W인 제 2 고주파를 하부 전극(31)에 공급한다.
이 플라즈마 중에는, 탄소와 불소의 화합물의 활성 종이 포함되어 있고, SiO2막(59) 및 SiOCH막(54)이 이들 활성 종 분위기에 노출되면, 이들 막 중의 원자와 반응한 화합물이 생성되고, 이것에 의해 도 3(b)에 나타낸 바와 같이 SiO2막(59), SiOCH막(54) 및 SiC막(53)이 에칭되어 오목부(57)가 형성된다.
이 때 플라즈마에 노출됨에 따라, SiOCH막(54)에 형성된 오목부(57)의 측벽에는 앞서 기술한 바와 같이 C가 탈리된 데미지층(60)이 형성된다.
(스텝 2: 애싱 공정)
이어서, 고주파 전원(4a, 31a)으로부터의 급전을 중지하여 처리실(21)내에서의 플라즈마의 발생을 정지한 후, 가스 공급계(46)로부터의 가스의 공급을 중지한다. 다음으로, 배기 장치(23)에 의해 처리실(21)내를 배기하여 잔존하고 있는 가 스를 제거하고 처리실(21)내를 소정의 진공도로 유지한다.
가스 공급계(46)로부터 예컨대 O2 가스를 공급하여, 예컨대 주파수가 60MHz이고, 전력이 300W인 제 1 고주파를 상부 전극(4)에 공급하여 상기 가스를 플라즈마화하는 동시에, 예컨대 주파수가 2MHz이고, 전력이 300W인 제 2 고주파를 하부 전극(31)에 공급한다.
이 플라즈마에 의해 도 3(c)에 나타낸 바와 같이 레지스트 마스크(51)가 애싱되어 제거된다.
이 때 플라즈마에 노출됨에 따라 전술한 에칭 공정에 있어서 형성되어 있었던 데미지층(60)이 더욱 두껍게 된다고 생각된다.
(스텝 3: 수복 공정)
고주파 전원(4a, 31a)으로부터의 급전을 중지하여 처리실(21)내에서의 플라즈마의 발생을 정지한 후, 가스 공급계(46)로부터의 가스의 공급을 중지한다. 다음으로, 배기 장치(23)에 의해 처리실(21)내를 배기하여 잔존하고 있는 가스를 제거하여 처리실(21)내를 소정의 진공도, 예컨대 1Pa(7.5mTorr)부터 10Pa(75mTorr)로 유지한다. 한편, 미리 가스 가열부(63)의 열원(65), 예컨대 텅스텐 필라멘트에 전원(66)으로부터 전력을 공급하여 1000℃로 유지해 둔다.
가스 공급원(45E)으로부터 CH3 라디칼 생성용 가스로서 예컨대 C8H18O2(다이-t-알킬퍼옥사이드(구조식: (CH3)3COOC(CH3)3) 가스를 가스 도입관(42E)을 통해서 가스 가열부(63)에 공급하여, 열원(65)의 열에 의해서 이 가스를 열분해한다. 열분 해에 의해 C8H18O2 가스는, 식 (1) 및 식 (2)에 나타내는 반응에 의해 CH3 라디칼로 되어, 처리실(21)내에 공급된다.
C8H18O2 → 2(CH3)3CO ……(1)
(CH3)3CO → (CH3)2CO ＋ CH3 ……(2)
이 상태를 소정의 시간, 예컨대 20분 유지함으로써, 도 4(d)에 나타낸 바와 같이 전술한 에칭 공정 및 애싱 공정에서의 플라즈마에 의해 SiOCH막(54)에 생성된 데미지층(60)은 수복된다. 이 반응을 식 (3) 및 식 (4)에 나타낸다.
SiO- ＋ ·CH3 → SiOCH3 ……(3)
SiO2 ＋ ·CH3 → SiOCH3 ＋ O- ……(4)
한편, ·CH3은 CH3 라디칼을 나타내고 있다. 또한, 이 반응 기구를 도 5에 나타낸다. 동 도 (a)에 나타낸 바와 같이, 에칭 공정 및 애싱 공정에서의 플라즈마에 의해, SiOCH막(54)의 표면의 Si는 C와의 결합을 끊고 있고, 댕글링 본드라고 불리는 불포화 결합 손을 생성하고 있다. SiOCH막(54)의 내부에도 이 댕글링 본드는 생성되어 있고, 그 깊이(데미지층(60)의 막 두께)는 SiOCH막(54)이 노출된 플라즈마의 양이 많을 수록 증가한다. 보통 이 댕글링 본드에는, 이후 예컨대 앞서 기술한 바와 같이 대기 중의 수분이 부착되어 Si-OH 결합을 생성하게 된다.
이 댕글링 본드에 대하여 CH3 라디칼을 공급하면, 동 도 (b)에 나타낸 바와 같이 Si-CH3 결합을 생성한다. 또한, SiOCH막(54)은 다공질체이며, 분자가 작은 CH3 라디칼은 SiOCH막(54)의 내부까지 침입할 수 있다. 이 때, 상술한 SiOCH막(54)의 표면에 결합된 CH3기는 작고, SiOCH막(54) 내부에 침입하고자 하는 CH3 라디칼에 대해서는 거의 입체 장해가 되지 않는다. 이 때문에, SiOCH막(54) 표면에 Si-CH3 결합이 형성된 후에도 CH3 라디칼은 SiOCH막(54) 내부에 침입하여 내부의 댕글링 본드와 결합하여 Si-CH3 결합을 생성하고, 데미지층(60)의 수복을 행할 수 있다.
한편, CH3 라디칼은 동일 평면 상에 각 원자가 배열하는 구조이며, SiOCH막(54) 상에 퇴적물의 퇴적은 거의 일어나지 않기 때문에, 선택적으로 댕글링 본드와 결합할 수 있다.
또한, CH3 라디칼은 다른 CH3 라디칼, C8H18O2의 분해에 의해서 생성된 다른 화합물 또는 한 번 수복된 댕글링 본드 등과 반응하지 않기 때문에, 웨이퍼(W)에 대하여 CH3 라디칼이 불균일하게 공급되었다고 해도, 후술하는 실험예로부터도 알 수 있는 바와 같이, 처리실(21)내에 장시간 체류하기 때문에, 웨이퍼(W)의 면내에서 균일성 높게 수복을 행할 수 있다.
한편, 이 예에서는 CH3 라디칼의 공급구를 처리실(21)의 측벽에 1개소에 설치하고 있지만, 처리실(21)의 주위 방향에 복수 설치하여도 좋으며, 이 경우에는 웨이퍼(W)의 면내에 있어서 보다 한층 높은 균일성을 가져 데미지층(60)의 수복을 행하는 것을 기대할 수 있다. 한편, 그와 같은 구성으로 한 경우, 라디칼의 공급량을 늘릴 수 있기 때문에, 데미지층(60)의 수복을 빠르게 할 수 있다. 또한, 배기구(22)에 대해서도, 웨이퍼(W)의 주위 방향에 복수 개소 설치하여, 웨이퍼(W)의 면내 균일성을 높이도록 하여도 좋다.
여기서, 식 (1) 및 식 (2)에 있어서 생성된 CH3 라디칼 이외의 화합물은, SiOCH막(54)과의 반응 확률이 낮기 때문에 SiOCH막(54)에 작용하지 않고, 배기구(22)로부터 배출되어 있다고 생각된다.
CH3 라디칼을 생성하기 위한 가스로서의 예로는 C8H18O2 가스를 이용하지만, 이에 한정되지 않으며, 예컨대 메테인(CH4), 아조메테인((CH3)2N2, (CH3)3N), 2,2'-아조비스아이소뷰틸나이트릴((CH3)2C(CN)N=N(CN)C(CH3)2), 다이메틸아민((CH3)2NH), 네오펜테인(C(CH3)4) 등의 CH3 라디칼을 선택적으로 생성하고, SiOCH막(54) 등에 대하여 부착 계수가 큰 CH, CH2 및 C의 생성량이 적은 가스를 사용하여도 상관없다. 또한, CH3 라디칼을 생성하기 위해, 그 예로서는 텅스텐 필라멘트 등의 열원(65)에 의해 열분해를 했지만, 그 이외 예컨대 촉매 CVD법에 의한 분해법이나 빛 등, CH, CH2 및 C의 생성량이 적고, CH3 라디칼을 선택적으로 생성하는 방법을 이용할 수도 있다.
한편, 이러한 SiOCH막(54)에 대한 수복 공정을 행한 후, 예컨대 오목부(57) 에 희생막이 되는 유기막을 매립하고, 이 유기막을 이용하여 오목부(57)를 가공하여 Cu를 매립하여 배선 구조를 형성한다.
상술한 실시형태에 의하면, SiOCH막(54)에 대하여 플라즈마 처리로서 에칭 및 애싱을 행한 후, 플라즈마에 의해 생성된 SiOCH막(54) 중의 데미지층(60)을 CH3 라디칼에 의해 수복하는 수복 공정을 행하고 있고, SiOCH막(54)의 원소의 조성비를 플라즈마 처리를 하기 이전의 조성비에 가깝게 할 수 있어, 이 때문에 SiOCH막(54)의 유전율의 저하가 억제되기 때문에, 예정하는 전기적 특성을 갖는 반도체 장치를 얻을 수 있다.
이 수복 공정은, 후술하는 실험예로부터도 분명한 바와 같이, 웨이퍼(W)의 표면에 형성된 홈 등의 오목부의 측벽에 대하여 행할 수 있고, 홈 등의 폭이 좁은 경우 예컨대 180㎚ 정도이어도 수복할 수 있다.
CH3 라디칼에 의한 수복 공정은, 다른 막, 반도체 장치의 특성이나 플라즈마 처리 장치(2)에 대하여 악영향을 미치게 하지 않기 때문에, 반도체 장치의 전기적 특성이 원하는 레벨이 될 때까지, SiOCH막(54)의 데미지층(60)의 수복을 계속할 수 있다.
또한, 본 발명의 플라즈마 처리 장치(2)는, 웨이퍼(W)를 처리실(21)내로부터 반입출하지 않고, SiOCH막(54)의 에칭 공정, 애싱 공정 및 수복 공정을 같은 처리실(21)내에 있어서, 사용 가스나 처리 압력 등의 프로세스 조건을 변경함으로써 행할 수 있다. 이 때문에, Si의 댕글링 본드에 대한 OH기의 부착을 억제함으로써, 플라즈마 처리 후의 OH기를 제거하는 공정을 행하지 않고서 수복 공정을 행할 수 있고, 또한 쓰루풋(throughput) 및 장치의 설치 스페이스에 있어서도 유리하다. 수복 공정은, SiOCH막(54)의 에칭 공정 및 애싱 공정을 끝낸 후에 행할 수 있지만, 에칭 공정 및 애싱 공정의 각각의 이후에 행하여도 상관없다.
본 발명에 있어서 플라즈마 처리를 하는 웨이퍼(W)는, SiOCH막(54) 등의 절연막 상에 직접 레지스트 마스크(51)가 형성되어 있어도 좋고, SiOCH막(54) 등의 절연막 상에 형성된 SiO2막(59) 등의 하드 마스크와 레지스트 마스크(51) 사이에 예컨대 노광시의 반사를 방지하기 위한 반사 방지막이 형성되어 있어도 상관없다.
본 발명에서의 데미지층(60)의 수복은, SiOCH막(54)에 한정되지 않고, Si, O, C 및 H로 이루어지고, 플라즈마 또는 방사선 등의 빛에 의해 C의 탈리를 일으키는 막, 예컨대 MSQ(메틸-하이드로젠-실세스-퀴옥세인)막 또는 HSQ(하이드로젠-실세스-퀴옥세인; Hydrogen-Silses-Quioxane)막 등에 대하여 행할 수 있다.
또한, 에칭에 의해 오목부가 형성되는 층간 절연막 등의 막의 위쪽에 형성되고, 애싱 공정에 의해 제거되는 유기막에 대하여 CH3 라디칼에 의한 처리를 행하여, 에칭 공정에서의 플라즈마에 대한 내성이 높은 유기막으로 개질할 수 있다.
한편, 본 발명은, 에칭이나 애싱이 실시된 SiOCH막(54)에 대하여 적용하는 것에 한정되지 않고, 예컨대 SiOCH막(54) 위에 적층된 적층물을 박리함으로써 SiOCH막(54)이 데미지를 입은 경우, 그 후처리로서 적용할 수도 있다.
본 발명에 이용한 CH3 라디칼을 얻기 위해서는, C8H18O2 가스에 제한되지 않 고, 앞서 기술한 바와 같은 CH3기를 갖는 가스의 열분해를 이용할 수도 있고, 열 분해에 한정되지 않고 광 에너지 등을 이용할 수도 있다.
본 발명에 이용하는 플라즈마 처리 장치(2)로서, 처리 가스를 플라즈마화하기 위한 제 1 고주파는 상부 전극(4) 대신에 하부 전극(31)에 공급하도록 하고, 이른 바 하부 2 주파의 구성의 장치를 채용할 수도 있다.
이 예에 있어서, 가스 가열부(63)는 처리실(21)의 외부에 설치되어 있지만, 이에 한정되지 않는다. 처리실(21)내에 CH3 라디칼 생성용 가스를 공급하고, 처리실(21)내에 열원(65)을 설치하여, 처리실(21)내에서 CH3 라디칼을 생성하도록 구성할 수도 있다.
여기서, 이 예에 있어서 플라즈마 처리 장치(2)는 가스 가열부(63)를 구비하고, 라디칼에 의한 처리와 플라즈마 처리를 같은 처리실(21)에 있어서 행하도록 구성되어 있지만, 각 처리를 다른 처리실내에 있어서 행하도록 하여도 상관없다. 이 구성의 일례를 도 6에 나타낸다. 도 6 중 70은 라디칼에 의한 처리와 플라즈마 처리를 행하기 위한 클러스터 툴 혹은 멀티 챔버 등으로 불리는 반도체 제조 장치를 나타내고 있고, 71, 72는 웨이퍼(W)의 반송 용기인 캐리어(C)가 게이트 도어(GT)를 통해 대기측으로부터 반입되는 캐리어실이고, 73은 제 1 반송실, 74, 75는 예비진공실, 76은 제 2 반송실이며, 이들은 기밀 구조로 되어 있어, 대기측과는 구획되고, 진공 분위기 또는 불활성 분위기로 할 수 있다. 77은 제 1 반송 수단, 78은 후술하는 플라즈마 처리용의 처리 용기와 데미지층의 수복을 행하기 위한 처리 용 기 사이에서 피처리체를 반송하도록 설치된 제 2 반송 수단이다. 또한, 제 2 반송실(76)에는, 플라즈마 처리 장치(80)와, 플라즈마에 의해 생성된 데미지층(60)을 라디칼을 이용하여 수복하기 위한 라디칼 처리 장치(81)가 기밀하게 접속되어 있다. 플라즈마 처리 장치(80)의 내부에는 도시하지 않은 플라즈마 처리용의 처리 용기가 설치되어 있고, 플라즈마 처리용의 가스를 공급하는 수단인 도시하지 않은 가스 공급관이 접속되어 있다. 또한, 이 처리 용기의 내부에는, 가스 공급관으로부터 공급된 처리 가스를 플라즈마화하기 위한 수단인 도시하지 않은 한 쌍의 고주파 전극이 설치되어 있다. 여기서, 82로서 추가로 플라즈마 처리 장치(80)나 라디칼 처리 장치(81) 등의 처리 장치를 설치할 수도 있다.
도 6의 반도체 제조 장치(70)에 있어서, 캐리어(C) 내의 웨이퍼(W)는, 예컨대 제 1 반송 수단(77)으로부터 예비진공실(74)(또는 75) 및 제 2 반송 수단(78)을 지나서 플라즈마 처리 장치(80)로 반송되어, 앞서 기술한 바와 같이 에칭 공정 및 애싱 공정 등의 플라즈마 처리가 행해진다. 그 후, 웨이퍼(W)는 제 2 반송 수단(78)을 통해 라디칼 처리 장치(81)로 반입되어, 앞서 기술한 수복 공정이 행해진다. 이 때 제 2 반송실(76)내는 진공 분위기가 되고, Si의 댕글링 본드에 대한 OH기 등의 부착을 억제할 수 있다. 이 제 2 반송실(76)의 분위기는 진공 분위기인 것이 바람직하지만, 그 외 예컨대 Ar이나 N2 등의 O를 포함하지 않는 불활성 분위기로 하여도 좋다.
여기서, 웨이퍼(W)의 수복 공정을 행하기 위한 라디칼 처리 장치(81)를 도 7 을 이용하여 간단히 설명한다. 도 7(a) 중 82는 진공 챔버로 이루어진 데미지층의 수복을 행하기 위한 처리 용기이며, 이 처리 용기(82)의 내부에는 웨이퍼(W)의 탑재대(83), 열원(84), CH3 라디칼 생성용 가스를 공급하는 가스 공급부(85)가 설치되어 있다. 처리 용기(82)의 측면에는 웨이퍼(W)를 탑재대(83)와 앞서 기술한 제 2 반송 수단(78) 사이에서 주고 받기 위한 개구부(82a)와 게이트 벨브(82b)가 설치되어 있다. 처리 용기(82)의 하부에는 개구부(82c)가 설치되고, 배기관(89)을 통해 진공 배기하는 배기 장치(90)에 의해서 처리 용기(82) 내부의 배기를 행할 수 있다. 또한, 탑재대(83)에는 도시하지 않은 온도 센서 및 웨이퍼(W)의 냉각 기구가 매설되어, 웨이퍼(W)의 온도를 제어하도록 구성되어 있다. 가스 공급부(85)에는 복수의 작은 구멍(86)이 개구하여 있고, 가스 공급관(87)을 통해 가스 공급원(88)으로부터 가스를 탑재대(83)로 향해 균등하게 공급하도록 구성되어 있다. 가스 공급부(85)와 탑재대(83) 사이에는 열원(84), 예컨대 텅스텐 필라멘트가 설치되어 있고, 도 7(b)에 나타낸 바와 같이, 처리 용기(82)의 외부에 설치된 도시하지 않은 전원에 접속되어, 가스 공급부(85)로부터 공급되는 가스를 열분해하여 웨이퍼(W)에 공급하기 위해, 가스와의 접촉 면적이 커지도록 예컨대 주름 상자 형상으로 구성되어 있다.
전술한 제 2 반송 수단(78)에 의해, 처리 용기(82)의 개구부(82a)를 통해 탑재대(83)에 탑재된 웨이퍼(W)는, 상술한 탑재대(83)에 설치된 정전 척에 의해서 탑재대(83)에 흡착된다. 이어서 배기관(89)을 통해 배기 장치(90)에 의해서 소정의 진공도가 되도록 처리 용기(82) 내부의 압력이 제어됨과 동시에, 가스 공급관(87)을 통해 가스 공급원(88)으로부터 라디칼을 발생시키기 위한 가스, 예컨대 C8H18O2 가스가 처리 용기(82) 내에 공급된다. 그리고, 가스는 미리 예컨대 1000℃로 가열된 열원(84)을 통해, 이 열에 의해 열분해되어 주로 CH3 라디칼을 생성하여, 웨이퍼(W)에 공급된다. 웨이퍼(W)에서는 앞서 기술한 바와 같이 데미지층(60)의 수복이 행해진다. 소정 시간의 수복이 행해진 후, 웨이퍼(W)는 반입된 순서와 역의 순서로 라디칼 처리 장치(81) 및 반도체 제조 장치(70)로부터 반출된다.
상술한 구성으로 함으로써, 웨이퍼(W)가 플라즈마 처리 장치(80)에 있어서 처리되는 시간이 단축되기 때문에, 생산성을 향상시킬 수 있다. 또한, 라디칼은 웨이퍼(W)의 위쪽으로부터 공급되고 있고, 웨이퍼(W)에 대하여 매우 균일하게 공급되기 때문에, 웨이퍼(W)의 면내에서의 수복을 균일하게 행할 수 있다.
이 예에서는 데미지층(60)의 수복이 행해지는 처리 용기(82)내에 있어서 CH3 라디칼을 생성하는 구성으로 했지만, 이것에 한정되지 않고, 처리 용기(82)의 외부에 별도의 가스 분해부를 설치하고, 이 내부에 열원(84)을 설치하여 CH3 라디칼 생성용 가스를 열분해하여, 처리 용기(82) 내부에 공급하도록 할 수도 있다.
실시예
다음으로, 본 발명의 효과를 확인하기 위해서 행한 실험에 대하여 설명한다. 각 실험에 있어서 웨이퍼(W)에 대하여 플라즈마 처리를 하는 장치로서 도 1에 나타 내는 플라즈마 처리 장치(2)를 이용했다. 한편, 처리실(21)의 측벽에 QMS(4중극 질량 분석계)의 검지기를 설치하고, 처리실(21)내에 통류하는 라디칼의 종류를 분석할 수 있도록 구성했다.
(실험예 1 : 수복 공정에서의 처리 시간과 수복량과의 상관 확인)
실험에는 도 8(a)에 나타낸 바와 같이, 직경 8인치(200㎜)의 베어 실리콘 웨이퍼 상에, SiOCH막(54)을 전면에 형성한 테스트용의 웨이퍼(W)를 이용하고, 플라즈마에 의한 데미지층(60)을 생성하기 위해 이하의 프로세스 조건에서의 플라즈마 처리를 행했다. 한편, 이 플라즈마 처리란, 앞서 기술한 스텝 1 및 스텝 2에서의 에칭 공정이나 애싱 공정 등을 상정하고 있다.
(플라즈마 처리)
상부 전극(4)의 주파수: 60MHz
상부 전극(4)의 전력: 300W
하부 전극(31)의 주파수: 2MHz
하부 전극(31)의 전력: 0W
처리 압력: 1.3Pa(9.75mTorr)
처리 가스: O2=300sccm
처리 시간: 10sec
다음으로, 상기의 플라즈마 처리를 실시한 웨이퍼(W)에 대하여, 이하의 프로세스 조건에 있어서 각각 수복 공정을 행했다.
(수복 공정)
처리 가스: C8H18O2=300sccm
처리 압력: 5.3Pa(39.75mTorr)
열원(65)의 온도: 1000℃
처리 시간은, 1분, 3분, 5분, 7분, 9분, 15분 및 25분으로 설정했다. 한편, 참고예로서, 상기 플라즈마 처리를 실시한 후, 수복 공정을 행하지 않은 샘플도 준비했다.
실험 결과
각 웨이퍼(W)에 대하여 상기의 처리를 행한 후, 웨이퍼(W)를 처리실(21)로부터 대기 중에 취출하여, 소정의 실험 장치내에서 다음의 측정을 행했다. 우선, 도 8(a)에 나타낸 바와 같이, 분광 엘립소메트리에 의해 데미지층(60)의 막 두께 D를 측정하여, 이 결과를 도 9(a)에 나타내었다. 또한, XPS(X선 광전자 분광 분석법)에 의해 SiOCH막(54)의 표면의 원소 분석을 행하고, Si 원소량에 대한 C 및 O의 원소량의 비를 계산하여 동 도 (b)에 나타내었다. 상기의 플라즈마 처리를 행하기 전의 웨이퍼(W)에 대해서도 이 원소 분석을 행하여 동 도 (b)의 왼쪽에 나타내었다.
한편, 이 실험에서는 SiOCH막(54)의 표면 뿐만 아니라 내부까지 데미지층(60)의 측정을 행하기 위해 데미지층(60)의 막 두께 이상의 측정 심도를 갖는 측정 장치를 이용했다. 즉, CH3 라디칼에 의한 수복은 SiOCH막(54)의 표면으로부터 시작되어 내부로 진행해 나가기 때문에, 데미지층(60)의 막 두께 전체를 비파괴로 측정가능한 장치로 했다. 단, 도 8(a)의 D는 SiOCH막(54)의 표면에서의 막 두께로서 간략화하여 나타내고 있다.
도 9(a)에 있어서, 수복 공정의 처리 시간을 증가시킴에 따라, 데미지층(60)의 막 두께 D가 감소해 나가는 것을 알 수 있다. 25분의 처리에서는 SiOCH막(54)의 표면으로부터 약 20㎚의 깊이까지 수복이 진행되어 있는 것을 알 수 있다. 실험 결과의 데이타에 따라 계산한 1차 근사 곡선으로부터, 이 데미지층(60)의 막 두께 D는 50분 정도에서 제로(0)가 되어, 플라즈마 처리를 실시하기 전의 상태로 되돌아간다고 예상할 수 있다.
도 9(b)에 있어서, 플라즈마 처리에 의해 C의 비율이 감소하고 있는 것으로부터(처리 시간 0분 참조), 앞서 기술한 바와 같은 데미지층(60)은 SiOCH막(54)으로부터의 C의 탈리에 의한 것이라고 생각된다. 또한, O의 비율이 증가하고 있는 것으로부터, 이에 대해서도 앞서 기술한 바와 같이 C가 탈리된 댕글링 본드와 대기 중의 OH기 등이 결합하고 있는 것을 나타낸다고 생각된다.
C와 O의 원소량은 수복 공정에 의해 플라즈마 처리 이전의 값에 가까이 가고 있다. 그러나, 25분 처리를 행한 경우, O의 비율은 플라즈마 처리 이전의 값에 꽤 가까이 가고 있지만, C의 비율은 플라즈마 처리 이전의 2/3 정도에 그치고 있다. 이는, 한번 OH기 등과 결합한 Si의 댕글링 본드에 있어서는, CH3 라디칼에 의한 OH기 등의 탈리와 그 후의 CH3기의 결합이라고 한 과정을 지나서, OH기 등의 탈리로부 터 CH3기의 결합까지의 시간 차를 발생시키기 때문이라고 생각된다.
또한, 동 도 (a), (b)의 수복의 정도를 나타내는 그래프의 경사로부터, CH3 라디칼은 수복 처리 15분 정도까지는 SiOCH막(54)의 표면의 수복을 행하고, 그 이후는 SiOCH막(54) 내부의 수복을 행하고 있다고 생각된다. 즉, 수복 처리 15분 정도까지는 그래프의 경사는 완만하고, 그 후 급준한 경사로 되어 있기 때문에, 처음은 웨이퍼(W)의 표면에 확산되고, 그 후 내부에 침투하고 있다고 생각된다.
(실험예 2: 웨이퍼(W)의 면내에서의 수복 정도의 균일성)
다음으로 이하의 프로세스 조건에 있어서 각 처리를 행했다.
실시예 2
이하의 프로세스 조건 이외는 실험예 1과 같은 조건으로 플라즈마 처리 및 수복 공정을 행했다.
(수복 공정)
처리 시간: 18분
참고예 2
실험예 1과 같은 조건으로 플라즈마 처리를 행하고 수복 공정은 행하지 않았다.
실험 결과
처리 후의 웨이퍼(W)에 대하여, 실험예 1과 같이 분광 엘립소메트리에 의해 데미지층(60)의 막 두께 D를 웨이퍼(W)의 X 방향 및 Y 방향에 있어서, 각 5점을 측 정했다. 여기서, CH3 라디칼의 공급구는 웨이퍼(W)의 중심부를 향하고 있고, 그 공급구와 웨이퍼(W)의 중심부를 잇는 라인의 신장 방향을 Y 방향, 이 Y 방향에 직교하는 방향을 X 방향으로 하고 있다.
그 측정 결과를 도 10(b)에 나타내었다. 한편, 참고예에 있어서, 데미지층(60)의 막 두께는 X 방향 및 Y 방향 모두 거의 같은 값이었기 때문에 간략화하여 나타내었다. 이 결과, 수복 공정에 의해 웨이퍼(W)의 전면에 걸쳐 거의 균등하게 데미지층(60)을 25㎚ 정도 수복하고 있다는 것을 알았다.
웨이퍼(W)의 면내의 수복 정도는 Y 방향에 있어서 약간 불균일하지만, 그 차이는 약 10% 이하로 양호했다. 이로부터, CH3 라디칼은 웨이퍼(W)의 표면에 균일하게 공급되어 있다는 것을 알 수 있다. 이는, 앞서 기술한 바와 같이 CH3 라디칼이 Si의 댕글링 본드와 선택적으로 반응하여 다른 화합물 등과의 반응성이 모자란다는 것과, CH3 라디칼이 처리실(21)내에 균일하게 확산되는 정도의 긴 시간, 미 반응된 채로 체류하는 것을 나타내고 있다.
Y 방향에서의 수복 정도의 불균일성의 원인은, 처리실(21)에 대한 가스 가열부(63)의 접속 위치에 있다고 생각된다. 즉, 웨이퍼(W)에서 보아 가스 가열부(63)가 설치되어 있는 측과 같은 방향으로부터 배기하고 있다는 것으로부터, 가스 가열부(63) 및 배기구(22)가 설치되어 있는 측의 반대 측에 통류하는 CH3 라디칼의 양이 적고, Y 방향에서 CH3 라디칼의 편석이 발생하고 있다고 생각된다. 이것은 앞서 기 술한 바와 같이, 가스 가열부(63) 및 배기구(22)의 위치나 수량을 변경함으로써 용이하게 개선되고, 또한 웨이퍼(W)의 면내에서의 수복 정도의 균일성을 높일 수 있다고 생각된다.
(실험예 3: 패턴의 선폭에 의한 수복 정도)
계속해서, 도 8(a)에 나타낸 웨이퍼(W)의 위쪽에, 유기막으로 이루어진 레지스트 마스크를 적층하여, 이 레지스트 마스크에 선 폭 L1의 개구부를 형성했다. 그 후 동 도 (b)에 나타낸 바와 같이 이 웨이퍼(W)에 대하여 이하의 프로세스 조건으로 에칭 공정 및 애싱 공정을 행하여 선 폭 L1의 오목부(57)를 형성하고, 그 후 수복 공정을 행했다. 또한, 이하에 나타낸 바와 같이 참고예로서, 에칭 공정 및 애싱 공정을 행하고, 수복 공정을 행하지 않은 웨이퍼(W)도 준비했다. 한편, 선 폭 L1에 대해서는 이하의 각 실시예 및 비교예마다 설정하여 형성했다.
(에칭 공정)
상부 전극(4)의 주파수: 60MHz
상부 전극(4)의 전력: 1200W
하부 전극(31)의 주파수: 2MHz
하부 전극(31)의 전력: 1200W
처리 압력: 10Pa(75mTorr)
처리 가스: C4F8/N2/Ar=4/150/1000sccm
처리 시간: 90sec
(애싱 정도)
상부 전극(4)의 주파수: 60MHz
상부 전극(4)의 전력: 300W
하부 전극(31)의 주파수: 2MHz
하부 전극(31)의 전력: 300W
처리 압력: 1.3Pa(10mTorr)
처리 가스: O2=300sccm
처리 시간: 45sec
(수복 공정)
처리 가스: C8F18O2=300sccm
처리 압력: 5.3Pa(39.75mTorr)
열원(65)의 온도: 1000℃
처리 시간: 10분
실시예 3-1
L1=180㎚로 했다.
실시예 3-2
L1=200㎚로 했다.
실시예 3-3
L1=250㎚로 했다.
참고예 3-1
L1=180㎚로 하고, 수복 공정을 행하지 않았다.
참고예 3-2
L1=200㎚로 하고, 수복 공정을 행하지 않았다.
참고예 3-3
L1=250㎚로 하고, 수복 공정을 행하지 않았다.
실험 결과
상기의 처리를 행한 각각의 웨이퍼(W)에 대하여, 1중량%의 HF 수용액에 30초 침지함으로써, 도 8(b)에 나타낸 바와 같이, 오목부(57)의 측벽에서의 데미지층(60)을 포함하는 선 폭 L2를 측정하여, 데미지층(60)을 포함하는 선 폭의 변화량을 나타내는 L(L=L2-L1)을 도 11에 나타내었다. 즉, SiOCH막(54)의 표면부로부터 탄소가 탈리된 데미지층(60)은 HF 수용액에 용해하는 한편, 탄소가 탈리하지 않고 있는 SiOCH막(54)은 HF 수용액에 용해하지 않는 것으로부터, HF 수용액에 대한 침지에 의해 SiOCH막(54)에 형성된 데미지층(60)의 양을 알 수 있다.
이 실험 결과, 선 폭 L1이 180㎚라는 좁은 경우이어도, CH3 라디칼은 오목부(57)의 측벽에 작용하여, 데미지층(60)을 수복하는 것이 가능했다. 한편, 오목부(57)에 형성된 선 폭 L1이 좁아짐에 따라, 데이지층(60)인 L이 작아진다는 것을 알 수 있다. 이는, 선 폭이 좁은 경우에는 오목부(57)의 측벽이 에칭 공정 및 애싱 공정에 있어서 플라즈마에 노출되는 시간이 짧기 때문이라고 생각된다.
또한, 선폭 L1이 좁아짐에 따라 애싱 후와 수복 후에서의 L의 차가 커지고, 이는 선폭 L1이 좁아짐에 따라, 수복되는 데미지층(60)의 양이 많다는 것을 나타낸다. 이것으로부터도, 선 폭이 좁은 경우에는, 오목부(57)의 측벽이 에칭 공정 및 애싱 공정에 있어서 플라즈마에 노출되는 시간이 짧다고 생각된다.
(실험예 4: 라디칼 종의 분석)
기술한 QMS(4중극 질량 분석계)를 이용하여, 처리실(21)내에 공급되는 라디칼 성분을 측정했다. 실험은 실험예 1의 수복 공정과 동일한 프로세스 조건으로 행했다. 그 결과를 도 12에 나타낸다.
실험 결과
C8H18O2 가스의 열분해에 의해, 처리실(21)내에는 도 12에 나타내는 바와 같이 CH3, C3H6O 및 C4H9O가 생성되어 있다. CO 및 C3H6에 대해서는 피크의 동정을 할 수 없었기 때문에, 질량수와 생성될 가능성이 있는 화합물의 추측으로부터, CO 및 C3H6으로서 표시했다. 앞서 기술한 바와 같이, 이 C8H18O2 가스의 열분해로서는 부착 계수가 높은 CH, CH2 및 C 등은 생성되고 있지 않고, CH3 라디칼의 생성이 인정되었다. 이 CH3 라디칼 이외의 생성물은 웨이퍼(W)에 작용하지 않고서 배기구(22)로부터 배기되어 있는 것으로 생각된다.
(실험예 5: CH3 라디칼의 시간 경과에 따른 변화)
실험예 4와 동일한 QMS(4중극 질량 분석계)를 이용하여, 처리실(21)내에 공 급되어 있는 CH3 라디칼의 양을 측정했다. 이 실험에서는 열원(65)의 통전 시간에 의해 CH3 라디칼의 양이 어느 정도 변화되는 가를 확인하기 위해, 실험예 1에서의 수복 공정에 있어서 열원(65)에 통전하지 않는 상태로부터 C8H18O2 가스를 처리실(21)내에 공급하고, 이어서 열원(65)에 통전시켜 CH3 라디칼의 양의 시간 경과에 따른 변화를 확인했다. 이 결과를 도 13에 나타내었다.
실험 결과
CH3 라디칼의 양은 열원(65)에 통전시킨 후 곧 약간량 증가하여, 그 후 급준한 경사로 증가하고 있었다. 이 증가량은 열원(65)의 온도에 대응한 것이라고 생각되고, 열원(65)에 통전시킨 뒤 약 30초 정도에서 열원(65)의 온도가 안정했다고 인정되었다. 또한, CH3 라디칼은 C8H18O2 가스의 열분해에 의해 생성되고 있는 것을 확인할 수 있었다.
본 발명은, 실리콘, 탄소, 산소 및 수소를 포함하는 저 유전율막에서의 C가 탈리된 데미지층에 대하여, CH3 라디칼을 공급함으로써 C를 결합시켜 데미지층을 수복할 수 있어, 막질의 저하를 억제할 수 있다. 또한, 예컨대 다공질 막에 대하여 표면부에서부터 깊숙하게 침입하여 수복할 수 있고, 또한 CH3 라디칼의 수명이 연장되기 때문에 기판에 대하여 면내 균일성이 높은 수복 처리를 행할 수 있다.

Claims (20)

  1. CH3 라디칼 생성용 가스에 에너지를 공급하여 CH3 라디칼을 생성하는 공정과,
    실리콘, 탄소, 산소 및 수소를 포함하고, 탄소가 탈리된 데미지층을 갖는 저 유전율막에 CH3 라디칼을 공급하여, 상기 데미지층에 CH3을 결합시키는 수복 공정을 포함하는 것을 특징으로 하는 저 유전율막의 데미지 수복 방법.
  2. 제 1 항에 있어서,
    CH3 라디칼을 생성하는 공정은, CH3 라디칼 생성용 가스를 열분해하는 공정인 것을 특징으로 하는 저 유전율막의 데미지 수복 방법.
  3. 제 1 항에 있어서,
    저 유전율막이 데미지를 입어 데미지층이 형성되는 데미지층 혼입 공정은, 저 유전율막이 플라즈마에 노출되는 공정인 것을 특징으로 하는 저 유전율막의 데미지 수복방법.
  4. 제 2 항에 있어서,
    저 유전율막이 데미지를 입어 데미지층이 형성되는 데미지층 혼입 공정은, 저 유전율막이 플라즈마에 노출되는 공정인 것을 특징으로 하는 저 유전율막의 데미지 수 복 방법.
  5. 제 3 항에 있어서,
    저 유전율막이 플라즈마에 노출되는 공정은, 저 유전율막에 오목부를 형성하기 위한 에칭 공정, 저 유전율막의 위쪽에 형성된 유기막으로 이루어진 레지스트막을 재화하기 위한 애싱 공정, 또는 이들을 조합한 공정인 것을 특징으로 하는 저 유전율막의 데미지 수복 방법.
  6. 제 4 항에 있어서,
    저 유전율막이 플라즈마에 노출되는 공정은, 저 유전율막에 오목부를 형성하기 위한 에칭 공정, 저 유전율막의 위쪽에 형성된 유기막으로 이루어진 레지스트막을 재화하기 위한 애싱 공정, 또는 이들을 조합한 공정인 것을 특징으로 하는 저 유전율막의 데미지 수복 방법.
  7. 제 1 항에 있어서,
    저 유전율막이 형성된 피처리체는, 저 유전율막이 데미지를 입어 데미지층이 형성되는 데미지층 혼입 공정으로부터 수복 공정에 이르기까지 진공 분위기에 놓이는 것을 특징으로 하는 저 유전율막의 데미지 수복 방법.
  8. 제 2 항에 있어서,
    저 유전율막이 형성된 피처리체는, 저 유전율막이 데미지를 입어 데미지층이 형성되는 데미지층 혼입 공정으로부터 수복 공정에 이르기까지 진공 분위기에 놓이는 것을 특징으로 하는 저 유전율막의 데미지 수복 방법.
  9. 제 1 항에 있어서,
    데미지층 혼입 공정 및 수복 공정은 동일 처리 용기내에서 행해지는 것을 특징으로 하는 저 유전율막의 데미지 수복 방법.
  10. 제 2 항에 있어서,
    데미지층 혼입 공정 및 수복 공정은 동일 처리 용기내에서 행해지는 것을 특징으로 하는 저 유전율막의 데미지 수복 방법.
  11. 제 1 항 내지 제 10 항 중 어느 한 항에 있어서,
    CH3 라디칼 생성용 가스는, 다이-t-알킬퍼옥사이드((CH3)3COOC(CH3)3), 메테인(CH4), 아조메테인((CH3)2N2, (CH3)3N), 2,2'-아조비스아이소뷰틸나이트릴((CH3)2C(CN)N=N(CN)C(CH3)2), 다이메틸아민((CH3)2NH) 및 네오펜테인(C(CH3)4) 중에서 선택되는 가스인 것을 특징으로 하는 저 유전율막의 데미지 수복 방법.
  12. 처리 용기와,
    이 처리 용기내에 설치되고, 피처리체를 탑재하기 위한 탑재대와,
    상기 처리 용기내를 진공 배기하기 위한 수단과,
    CH3 라디칼 생성용 가스에 에너지를 공급하여 CH3 라디칼을 생성하고, 이 CH3 라디칼을 상기 탑재대에 탑재된 피처리체에 공급하기 위한 수단을 구비하고,
    상기 피처리체 상에 형성되고, 실리콘, 탄소, 산소 및 수소를 포함하는 저 유전율막의 탄소가 탈리된 데미지층이 CH3의 결합에 의해 수복되는 것을 특징으로 하는 반도체 제조 장치.
  13. 제 12 항에 있어서,
    CH3 라디칼을 피처리체에 공급하기 위한 수단은, CH3 라디칼 생성용 가스를 열분해하기 위한 수단인 것을 특징으로 하는 반도체 제조 장치.
  14. 제 12 항에 있어서,
    CH3 라디칼을 피처리체에 공급하기 위한 수단은, CH3 라디칼을 포함하는 가스를 피처리체의 측 방향으로부터 피처리체에 공급하기 위한 공급구를 구비하고 있는 것을 특징으로 하는 반도체 제조 장치.
  15. 제 12 항에 있어서,
    CH3 라디칼을 피처리체에 공급하기 위한 수단은, 탑재대에 대향하여 설치되고, CH3 라디칼 생성용 가스를 공급하는 공급부를 구비하고 있는 것을 특징으로 하는 반도체 제조 장치.
  16. 제 12 항에 있어서,
    상기 처리 용기내에 플라즈마 처리용의 가스를 공급하는 수단과,
    상기 처리 용기내에서 플라즈마 처리용의 가스를 플라즈마화하는 수단을 구비하고,
    플라즈마에 의해 피처리체에 대하여 플라즈마 처리가 행해지고, 이어서 이 플라즈마 처리에 의해 데미지를 입은 저 유전율막의 데미지층의 수복이 행해지는 것을 특징으로 하는 반도체 제조 장치.
  17. 제 12 항에 있어서,
    상기 처리 용기와는 다른 플라즈마 처리용의 처리 용기와,
    이 플라즈마 처리용의 처리 용기내에 플라즈마 처리용의 가스를 공급하는 수단과,
    상기 플라즈마 처리용의 처리 용기내에서 플라즈마 처리용의 가스를 플라즈마화하는 수단과,
    데미지층의 수복을 행하기 위한 처리 용기와 플라즈마 처리용의 처리 용기가 접속되어 있는 진공 분위기로 이루어진 반송실과,
    이 반송실내에 설치되고, 플라즈마 처리용의 처리 용기와 데미지층의 수복을 행하 기 위한 처리 용기 사이에서 피처리체를 반송하기 위한 반송 수단을 구비하고,
    플라즈마에 의해 피처리체에 대하여 플라즈마 처리가 행해지고, 이어서 이 플라즈마 처리에 의해 데미지를 입은 저 유전율막의 데미지층의 수복이 행해지는 것을 특징으로 하는 반도체 제조 장치.
  18. 제 16 항에 있어서,
    플라즈마 처리는, 저 유전율막에 오목부를 형성하기 위한 에칭 공정, 저 유전율막의 위쪽에 형성된 유기막으로 이루어진 레지스트막을 재화하기 위한 애싱 공정, 또는 이들을 조합한 공정인 것을 특징으로 하는 반도체 제조 장치.
  19. 제 12 항 내지 제 18 항 중 어느 한 항에 있어서,
    CH3 라디칼 생성용 가스는, 다이-t-알킬퍼옥사이드((CH3)3COOC(CH3)3), 메테인(CH4), 아조메테인((CH3)2N2, (CH3)3N), 2,2'-아조비스아이소뷰틸나이트릴((CH3)2C(CN)N=N(CN)C(CH3)2), 다이메틸아민((CH3)2NH) 및 네오펜테인(C(CH3)4) 중에서 선택되는 가스인 것을 특징으로 하는 반도체 제조 장치.
  20. 퍼처리체 상에 형성되고, 실리콘, 탄소 산소 및 수소를 포함하는 저 유전율막의 탄소가 탈리된 데미지층을 수복하기 위한 장치에 이용되는 컴퓨터 프로그램을 격납한 기억 매체로서,
    상기 프로그램은, 제 1 항 내지 제 10 항 중 어느 한 항에 따른 수복 방법을 실시하도록 스텝 군이 짜여 있는 것을 특징으로 하는 기억 매체.
KR1020070029331A 2006-03-27 2007-03-26 저 유전율막의 데미지 수복 방법, 반도체 제조 장치, 및기억 매체 KR100870997B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2006-00085973 2006-03-27
JP2006085973A JP4716370B2 (ja) 2006-03-27 2006-03-27 低誘電率膜のダメージ修復方法及び半導体製造装置

Publications (2)

Publication Number Publication Date
KR20070096956A KR20070096956A (ko) 2007-10-02
KR100870997B1 true KR100870997B1 (ko) 2008-11-27

Family

ID=38638831

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070029331A KR100870997B1 (ko) 2006-03-27 2007-03-26 저 유전율막의 데미지 수복 방법, 반도체 제조 장치, 및기억 매체

Country Status (4)

Country Link
JP (1) JP4716370B2 (ko)
KR (1) KR100870997B1 (ko)
CN (1) CN100536084C (ko)
TW (1) TWI452629B (ko)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5132244B2 (ja) * 2007-10-18 2013-01-30 大陽日酸株式会社 絶縁膜のダメージ回復方法および回復剤
JP5261291B2 (ja) * 2009-06-01 2013-08-14 東京エレクトロン株式会社 処理方法および記憶媒体
WO2011010527A1 (ja) 2009-07-21 2011-01-27 住友ベークライト株式会社 膜形成用組成物、絶縁膜および半導体装置
JP5544893B2 (ja) * 2010-01-20 2014-07-09 東京エレクトロン株式会社 基板処理方法及び記憶媒体
JP5654862B2 (ja) * 2010-04-12 2015-01-14 株式会社日立国際電気 半導体装置の製造方法、基板処理方法及び基板処理装置
US8435901B2 (en) * 2010-06-11 2013-05-07 Tokyo Electron Limited Method of selectively etching an insulation stack for a metal interconnect
CN103377913B (zh) * 2012-04-18 2016-08-31 中芯国际集成电路制造(上海)有限公司 开口的形成方法
CN104505344B (zh) * 2014-08-20 2017-12-15 上海华力微电子有限公司 形成多孔超低介电材料的方法
CN104134612B (zh) * 2014-08-20 2017-11-10 上海华力微电子有限公司 一种修复超低介质常数薄膜侧壁损伤的方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050095866A (ko) * 2003-01-25 2005-10-04 허니웰 인터내셔널 인코포레이티드 손상된 유전체 물질 및 막의 보상 및 회복

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6028015A (en) * 1999-03-29 2000-02-22 Lsi Logic Corporation Process for treating damaged surfaces of low dielectric constant organo silicon oxide insulation material to inhibit moisture absorption
US6114259A (en) * 1999-07-27 2000-09-05 Lsi Logic Corporation Process for treating exposed surfaces of a low dielectric constant carbon doped silicon oxide dielectric material to protect the material from damage
JP3939711B2 (ja) * 2003-06-18 2007-07-04 富士通株式会社 半導体装置の製造方法
US7553769B2 (en) * 2003-10-10 2009-06-30 Tokyo Electron Limited Method for treating a dielectric film
JP5019714B2 (ja) * 2005-01-31 2012-09-05 大陽日酸株式会社 低誘電率膜のダメージ回復法
JP2006303422A (ja) * 2005-03-22 2006-11-02 Sony Corp プラズマ処理方法および半導体装置の製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050095866A (ko) * 2003-01-25 2005-10-04 허니웰 인터내셔널 인코포레이티드 손상된 유전체 물질 및 막의 보상 및 회복

Also Published As

Publication number Publication date
KR20070096956A (ko) 2007-10-02
JP2007266099A (ja) 2007-10-11
TWI452629B (zh) 2014-09-11
TW200805493A (en) 2008-01-16
CN100536084C (zh) 2009-09-02
JP4716370B2 (ja) 2011-07-06
CN101047126A (zh) 2007-10-03

Similar Documents

Publication Publication Date Title
KR100870997B1 (ko) 저 유전율막의 데미지 수복 방법, 반도체 제조 장치, 및기억 매체
KR102598662B1 (ko) 실리콘 옥사이드 및 게르마늄 옥사이드에 대한 등방성 원자층 에칭
US9633867B2 (en) Method and apparatus for anisotropic tungsten etching
US7402523B2 (en) Etching method
JP4049214B2 (ja) 絶縁膜の形成方法及び絶縁膜の形成装置
WO2006003948A1 (ja) 半導体デバイスの製造方法
US8187981B2 (en) Substrate processing method, substrate processing system, and computer-readable storage medium
KR20120025543A (ko) 성막 방법, 전 처리 장치 및 처리 시스템
KR20100009625A (ko) 규소 화합물 형성 방법 및 이의 시스템
JP4555320B2 (ja) 低誘電率絶縁膜のダメージ回復方法及び半導体装置の製造方法
US7556970B2 (en) Method of repairing damaged film having low dielectric constant, semiconductor device fabricating system and storage medium
JP2009016447A (ja) 半導体製造装置、半導体装置の製造方法及び記憶媒体
US8870164B2 (en) Substrate processing method and storage medium
JP6788400B2 (ja) 被処理体を処理する方法
JP3997859B2 (ja) 半導体装置の製造方法および製造装置
WO2021262371A9 (en) Surface modification for metal-containing photoresist deposition
JP4758938B2 (ja) 絶縁膜の形成方法及び絶縁膜の形成装置
JP2010003807A (ja) 半導体装置の製造方法
JP2007227529A (ja) 半導体装置の製造方法、プラズマ処理装置、及び記憶媒体
US10998223B2 (en) Method for processing target object
JP2006286775A (ja) エッチング方法
TW201903966A (zh) 自對準通孔處理流程
KR20100119208A (ko) 기판 처리방법
JP2004127990A (ja) 半導体装置の製造方法
JP2003243360A (ja) 半導体素子の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121114

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20131031

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20141120

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20151016

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20161019

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20171018

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20181030

Year of fee payment: 11