JP2010003807A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP2010003807A
JP2010003807A JP2008160360A JP2008160360A JP2010003807A JP 2010003807 A JP2010003807 A JP 2010003807A JP 2008160360 A JP2008160360 A JP 2008160360A JP 2008160360 A JP2008160360 A JP 2008160360A JP 2010003807 A JP2010003807 A JP 2010003807A
Authority
JP
Japan
Prior art keywords
chamber
gas
wafer
deposition film
seasoning
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2008160360A
Other languages
English (en)
Inventor
Akihiro Takase
明浩 高瀬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2008160360A priority Critical patent/JP2010003807A/ja
Priority to US12/486,469 priority patent/US20090317977A1/en
Publication of JP2010003807A publication Critical patent/JP2010003807A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105After-treatment
    • H01L21/311Etching the insulating layers by chemical or physical means
    • H01L21/31105Etching inorganic layers
    • H01L21/31111Etching inorganic layers by chemical means
    • H01L21/31116Etching inorganic layers by chemical means by dry-etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Inorganic Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

【課題】チャンバー内に付着するCuによるエッチャントの失活を抑え、安定したエッチング特性を得ることが可能な半導体製造方法を提供する。
【解決手段】ウェハーをプラズマエッチング処理するチャンバー内に、第1のシーズニングガスを導入し、チャンバー内の部材表面に、第1のデポジッション膜を形成し、チャンバー内に第2のシーズニングガスを導入し、第1のデポジッション膜上に第2のデポジッション膜を形成して第1のデポジッション膜を被覆し、ウェハーをチャンバー内に搬入し、このウェハーをプラズマエッチング処理する
【選択図】図3

Description

本発明は、例えばプラズマエッチング工程においてシーズニング処理が行われる半導体装置の製造方法に関する。
一般に、Cu配線を用いた半導体装置の製造工程において、ウェハー上にCu配線を形成した後に、プラズマエッチングが施される。このとき、予めダミーウェハーを用いてチャンバーのクリーニングが行なわれた後、エッチング特性を安定させるために、シーズニング処理が行われている(例えば特許文献1など参照)。
そして、シーズニング処理後、プラズマエッチングが施されるが、このとき、先に処理されたウェハーのCu配線に由来するCuがチャンバーの内壁などの部材に付着しており、チャンバー内に導入されるフッ素系のエッチングガスにより、酸化、還元、フッ化を繰り返す。そのため、エッチャントが失活し、エッチング特性が変動してしまう。
半導体素子の微細化に伴い、プラズマエッチングにおいてもより高い加工精度が要求されており、このようなエッチング特性の変動は、寸法ばらつきによる製品性能、信頼性の低下や、歩留まりの低下を引き起こす。しかしながら、チャンバー内に付着したCu粒子をエッチングガスなどにより除去することは困難であるため、Cu粒子が付着した状態で、できるだけプロセスが安定するようにシーズニング処理を行う必要がある。
一般に、シーズニング処理により表面付着物の影響を抑える手法としては、例えばシランガスなどの成膜ガスを導入し、チャンバー内に酸化ケイ素系のシーズニング層を形成することにより、チャンバー内表面に吸収・捕捉されたフッ素を覆う手法が提案されている(例えば特許文献2など参照)。
一方、近年、プラズマ処理チャンバーのプラズマダメージを抑制するために、アルミナ基材で構成されるチャンバー内壁、パーツなどの部材表面をY膜で被覆する技術が用いられている(例えば特許文献3など参照)。しかしながら、このようなY膜を用いた場合、上述したような酸化ケイ素系や、炭化水素系のシーズニング層を形成すると、層中に含まれる水素によりY膜が還元されることで、Yの還元・酸化反応が誘発される。その結果、Yのダストが発生するという問題が生じる。
特許第3568749号公報([請求項1]など) 特開平11−67746号公報([請求項1]、[0010]、[0011]など) 特開2005−225745号公報([請求項1]など)
本発明は、チャンバー内に付着するCuによるエッチャントの失活を抑え、安定したエッチング特性を得ることが可能な半導体装置の製造方法を提供することを目的とするものである。
本発明の一態様によれば、ウェハーをプラズマエッチング処理するチャンバー内に、第1のシーズニングガスを導入し、前記チャンバー内の部材表面に、第1のデポジッション膜を形成し、前記チャンバー内に第2のシーズニングガスを導入し、前記第1のデポジッション膜上に第2のデポジッション膜を形成して前記第1のデポジッション膜を被覆し、ウェハーを前記チャンバー内に搬入し、このウェハーをプラズマエッチング処理することを特徴とする半導体装置の製造方法が提供される。
本発明の一実施態様によれば、チャンバー内に付着するCuによるエッチャントの失活を抑え、安定したエッチング特性を得ることが可能となる。
以下本発明の実施形態について、図を参照して説明する。
(実施形態1)
図1に本実施形態において用いられるプラズマエッチング装置の断面図を示す。図に示すように、ウェハーwがプラズマエッチング処理されるチャンバー11には、上部電極12と、これと対向配置される下部電極13が設置されている。下部電極13は、チャンバー11下部より支柱14により支持されている。そして、上面にウェハーwが載置されるサセプタ15を有している。これら上部電極12、下部電極13には、それぞれ上部電極12、下部電極13に高周波電圧を印加する高周波電源16、17が接続される。
チャンバー11の上部には、所定のガス種、流量のエッチングガスが導入されるガス導入口18が設けられている。そして、下部には、真空ポンプなどと接続され、排気するためのガス排出口19が設けられている。ガス排出口19には、排気量調整バルブ(図示せず)が接続されており、チャンバー11内を所定の圧力に制御することが可能となっている。
チャンバー11は、図2に部分拡大断面図を示すように、アルミナからなる筐体部11aと、その表面にプラズマダメージを抑えるために形成されるY膜11bから構成されている。なお、その他チャンバー11内部に設置されるサセプタ15などの部材も同様に、アルミナおよびY膜から構成されている。
このようなプラズマエッチング装置を用いて、以下のようにしてウェハーwがプラズマエッチング処理される。
先ず、図3にフローチャートを示すように、分解・ウェット洗浄され、内表面にCu粒子の存在しないチャンバー11において、ガス導入口18よりエッチングガスなどを導入して初期シーズニングを行う(Step1)。
そして、先にメッキ法などにより下層Cuダマシン配線が形成され、SiCOH膜などの層間絶縁膜および所定のレジストパターンが形成された最初のウェハーwをチャンバー11内に搬入、サセプタ15上に載置する。そして、ガス導入口18よりエッチングガスとして例えばCFを導入し、上部電極12に高周波電源16により高周波電圧を印加することにより、プラズマを発生させる。これを用いてプラズマエッチング処理を施すことにより、層間絶縁膜などに所定のパターン(開口部)が形成された後、最初のウェハーwが搬出される(Step2)。
このとき、開口部において下層Cuダマシン配線が露出することから、チャンバー11の内壁などの部材には、露出部分から脱落したCu粒子が付着している。
次いで、ガス導入口18よりOなどのエッチングガスを導入してドライクリーニングを行うことにより、先のプラズマエッチング処理によりチャンバー11内に堆積した反応副生成物を除去する(Step3)。チャンバー11の内壁などの部材に付着したCu粒子は、このクリーニングにより、除去されず残存している。
そこで、先ず、第1段階のシーズニングを行う(Step4)。チャンバー11内にダミーウェハーを搬入、サセプタ15上に載置する。そして、ガス導入口18よりシーズニングガスとして、例えばCF/CHを含むガスを導入する。さらに、上部電極12に高周波電源16により高周波電圧を印加し、プラズマを発生させることにより、チャンバー11の内壁などの部材表面に、フルオロカーボン系のデポジッション膜を形成する。このとき、例えばCF:150scmに対して、CH:20scm以上とするなど、CHの比率をある程度大きくすることにより、積極的にデポジッションを加速することができる。
このときのチャンバー11内壁の部分拡大断面図を図4に示す。図に示すように、チャンバー11のアルミナからなる筐体部11aを被覆するY膜11b表面に付着したCu粒子20は、デポジッション膜21により被覆される。
そして、デポジッション膜21を成膜後、必要に応じて、デポジッション膜21の成膜状態をドライクリーニング時に用いられるOES(Optical Emission System)などにより、例えば0.5μm以上の十分な膜厚のデポジッション膜21が形成されていることを確認する。
第1段階のシーズニングに連続して、第2段階のシーズニングを行う(Step5)。前段のシーズニングと同様に、ガス導入口18よりシーズニングガスとして、例えばCH/Oを含むガスを導入する。さらに、同様に上部電極12に高周波電源16により高周波電圧を印加し、プラズマを発生させることにより、フルオロカーボン系のデポジッション膜表面にハイドロカーボン系のデポジッション膜を形成する。このとき、例えばCH:250scmに対して、O:70scmとするなど、C(カーボン)比を大きくすることにより、積極的にデポジッションを加速することができる。
このときのチャンバー11内壁の部分拡大断面図を図5に示す。図に示すように、チャンバー11のアルミナからなる筐体部11aを被覆するY膜11b表面に付着したCu粒子20を被覆するデポジッション膜21は、デポジッション膜22により被覆される。
そして、デポジッション膜22を成膜後、前段のシーズニングと同様に、必要に応じて、デポジッション膜22の成膜状態を、OESなどにより例えば0.5μm以上の十分な膜厚のデポジッション膜22が形成されていることを確認する。
このようにして、2段階のシーズニングが行われた後、初期シーズニング後と同様に、先にメッキ法などにより下層Cuダマシン配線が形成され、SiCOH膜などの層間絶縁膜および所定のレジストパターンが形成されたウェハーwをチャンバー11内に搬入、サセプタ15上に載置する。そして、同様に、ガス導入口18よりエッチングガスとして例えばCFを導入し、上部電極12に高周波電源16により高周波電圧を印加することにより、プラズマを発生させ、ウェハーwにプラズマエッチング処理を施す。そして、ウェハーw上の層間絶縁膜などに所定のパターン(開口部)を形成した後、ウェハーwを搬出する(Step6)。
次いで、次のウェハーwをプラズマエッチング処理する。先のプラズマエッチング処理において、チャンバー11の内壁などの部材表面に形成されたハイドロカーボン系のデポジッション膜22の一部は、導入されたエッチングガスにより除去されている。そして、同様に、ウェハーwをプラズマエッチング処理することにより、開口部において下層Cuダマシン配線が露出することから、チャンバー11の内壁などの部材には、新たに露出部分から脱落したCu粒子が付着している。
従って、再度同様に、チャンバー11において、ドライクリーニング処理(Step3)、第1段階のシーズニング(Step4)、第2段階のシーズニング(Step5)を行う。そして、同様に、チャンバー11に次のウェハーwを搬入、プラズマエッチング処理を施し、搬出する(Step6)。このようにして、ウェハーwの処理毎に2段階のシーズニングを行いながら、複数のウェハーwにプラズマエッチング処理が施される。
そして、Cu粒子の除去の要否を判断し(Step7)、ある程度チャンバー11にCu粒子が付着し、除去が必要であると判断された場合、分解・ウェット洗浄される(Step8)。
本実施形態において、2段階のシーズニングは1枚のウェハーwのプラズマエッチング処理毎に行われているが、Cu粒子によるチャンバー11の汚染状況により、複数枚毎に行ってもよい。
また、本実施形態において、第1段階のシーズニングガスとして、フルオロカーボンガスを含むガスであるCF/CHを用いたが、チャンバー内の部材に対して不活性で、かつプラズマエッチング処理条件において、再解離してエッチャントとして働くデポジッション膜を形成可能なガスであればよい。また、形成される第1のデポジッション膜が、チャンバー内の部材に対して、完全に不活性である必要はなく、チャンバー内の部材が還元されてダストが生じることがなければよいことから、フッ素を含有することが好ましい。このようなフッ素を含むデポジッション膜は、高周波放電により再解離してFラジカルを生成し、エッチャントとして働く。
このようなフッ素を含むデポジッション膜を形成するガスとして、フルオロカーボンガスを少なくとも1種類以上含むガスを用いることができる。このようなフルオロカーボンガスを少なくとも1種類以上含むガスとしては、CF/CHの他、CHF/N、CF/Hなどを用いることができる。
そして、第2段階のシーズニングガスとして、ハイドロカーボンガスを含むガスであるCH/Oを用いたが、チャンバー内の部材に対して活性なデポジッション膜を形成するものであればよい。その他、C4などのハイドロカーボン系ガスを1種以上含むガスや、SiH、SiHCl(ジクロロシラン)などのシラン系のガスを1種以上含むガスを用いることができる。このとき、Oガスを所定の流量比で含むことにより、ダストの発生を抑え、より安定してハイドロカーボン系、あるいはシリコン系のデポジッション膜を成膜することができる。そして、これらの第2のデポジッション膜は、ウェハーwをプラズマエッチング処理する際に、一部が再解離するが、エッチャントとして働くことはなく、プロセスを安定させることができる。
いずれのシーズニングガスにおいても、デポジッション膜の成膜効率の観点では、C(カーボン)の比率が高い方が好ましい。なお、同じくデポジッション膜の成膜効率の観点では、温度は低い方がより好ましく、サセプタ15内などに冷却機能を有する場合は、プラズマエッチング時と同様に駆動させることが好ましい。
また、本実施形態において、OESなどによりデポジッション膜21、22の膜厚を確認したが、チャンバー11内を一旦大気に晒し、チャンバー11を分解して実際のデポジッション膜21、22の膜厚を測定して成膜状態を確認することで、デポジッション膜21、22の成膜条件だしを行なうことも可能である。
尚、本発明は、上述した実施形態に限定されるものではない。その他要旨を逸脱しない範囲で種々変形して実施することができる。
本発明の一態様によるプラズマエッチング装置の断面図。 本発明の一態様におけるプラズマエッチング装置におけるチャンバー内壁の部分拡大断面図。 本発明の一態様におけるプラズマエッチングのフローチャート。 本発明の一態様におけるプラズマエッチング装置におけるチャンバー内壁の部分拡大断面図。 本発明の一態様におけるプラズマエッチング装置におけるチャンバー内壁の部分拡大断面図。
符号の説明
w…ウェハー、11…チャンバー、12…上部電極、13…下部電極、14…支柱、15…サセプタ、16、17…高周波電源、18…ガス導入口、19…ガス排出口、20…Cu粒子、21、22…デポジッション膜。

Claims (5)

  1. ウェハーをプラズマエッチング処理するチャンバー内に、第1のシーズニングガスを導入し、前記チャンバー内の部材表面に、第1のデポジッション膜を形成し、
    前記チャンバー内に第2のシーズニングガスを導入し、前記第1のデポジッション膜上に第2のデポジッション膜を形成して前記第1のデポジッション膜を被覆し、
    ウェハーを前記チャンバー内に搬入し、このウェハーをプラズマエッチング処理することを特徴とする半導体装置の製造方法。
  2. 前記ウェハーは、Cu配線層を有することを特徴とする請求項1に記載の半導体装置の製造方法。
  3. 前記第1のシーズニングガスは、フルオロカーボン系ガスを少なくとも1種以上含むことを特徴とする請求項1または請求項2に記載の半導体装置の製造方法。
  4. 前記第2のシーズニングガスは、ハイドロカーボン系ガスおよび/又はシラン系ガスを少なくとも1種以上含むことを特徴とする請求項1から請求項3のいずれか1項に記載の半導体装置の製造方法。
  5. 前記第1のデポジッション膜は、前記プラズマエッチング処理の条件で再解離してエッチャントして働くことを特徴とする請求項1から請求項4のいずれか1項に記載の半導体装置の製造方法。
JP2008160360A 2008-06-19 2008-06-19 半導体装置の製造方法 Pending JP2010003807A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2008160360A JP2010003807A (ja) 2008-06-19 2008-06-19 半導体装置の製造方法
US12/486,469 US20090317977A1 (en) 2008-06-19 2009-06-17 Manufacturing method for semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008160360A JP2010003807A (ja) 2008-06-19 2008-06-19 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2010003807A true JP2010003807A (ja) 2010-01-07

Family

ID=41431684

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008160360A Pending JP2010003807A (ja) 2008-06-19 2008-06-19 半導体装置の製造方法

Country Status (2)

Country Link
US (1) US20090317977A1 (ja)
JP (1) JP2010003807A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013191224A1 (ja) * 2012-06-20 2013-12-27 東京エレクトロン株式会社 シーズニング方法、プラズマ処理装置及び製造方法
JP2015135897A (ja) * 2014-01-17 2015-07-27 住友電気工業株式会社 半導体光素子の製造方法

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101794069B1 (ko) * 2010-05-26 2017-12-04 삼성전자주식회사 반도체 제조설비 및 그의 시즈닝 공정 최적화 방법
JP5740447B2 (ja) * 2013-10-10 2015-06-24 株式会社東芝 半導体装置の製造方法
JP2017183558A (ja) * 2016-03-31 2017-10-05 ルネサスエレクトロニクス株式会社 半導体装置の製造方法およびドライエッチング装置のメンテナンス方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6589868B2 (en) * 2001-02-08 2003-07-08 Applied Materials, Inc. Si seasoning to reduce particles, extend clean frequency, block mobile ions and increase chamber throughput
KR100476931B1 (ko) * 2002-09-19 2005-03-16 삼성전자주식회사 시즈닝 레서피의 최적화 방법
US7115508B2 (en) * 2004-04-02 2006-10-03 Applied-Materials, Inc. Oxide-like seasoning for dielectric low k films
JP4237152B2 (ja) * 2005-03-04 2009-03-11 エルピーダメモリ株式会社 半導体装置の製造方法
JP4887802B2 (ja) * 2006-01-26 2012-02-29 富士通セミコンダクター株式会社 半導体装置とその製造方法
US7851351B2 (en) * 2006-03-31 2010-12-14 Tokyo Electron Limited Manufacturing method for semiconductor devices with enhanced adhesivity and barrier properties

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013191224A1 (ja) * 2012-06-20 2013-12-27 東京エレクトロン株式会社 シーズニング方法、プラズマ処理装置及び製造方法
TWI491764B (zh) * 2012-06-20 2015-07-11 Tokyo Electron Ltd 時效處理方法、電漿處理裝置及製造方法
JPWO2013191224A1 (ja) * 2012-06-20 2016-05-26 東京エレクトロン株式会社 シーズニング方法、プラズマ処理装置及び製造方法
JP2015135897A (ja) * 2014-01-17 2015-07-27 住友電気工業株式会社 半導体光素子の製造方法

Also Published As

Publication number Publication date
US20090317977A1 (en) 2009-12-24

Similar Documents

Publication Publication Date Title
JP4860087B2 (ja) エッチング方法
US7662723B2 (en) Methods and apparatus for in-situ substrate processing
TWI779753B (zh) 電漿處理裝置及被處理體處理方法
KR100891754B1 (ko) 기판 처리실의 세정 방법, 기억 매체 및 기판 처리실
KR20180130596A (ko) 플라즈마 프로세싱 챔버에서의 인-시튜 챔버 세정 효율 향상을 위한 플라즈마 처리 프로세스
US20080178906A1 (en) Bare aluminum baffles for resist stripping chambers
JP5982223B2 (ja) プラズマ処理方法、及びプラズマ処理装置
JP2016021546A (ja) 基板処理システム及び基板処理方法
JP4911936B2 (ja) プラズマアッシング方法
KR100870997B1 (ko) 저 유전율막의 데미지 수복 방법, 반도체 제조 장치, 및기억 매체
US9130018B2 (en) Plasma etching method and storage medium
JP2019197903A (ja) 処理装置
JP2010003807A (ja) 半導体装置の製造方法
US7201807B2 (en) Method for cleaning a deposition chamber and deposition apparatus for performing in situ cleaning
US9384999B2 (en) Plasma etching method and storage medium
JP4755963B2 (ja) 半導体装置の製造方法
JP2012243958A (ja) プラズマ処理方法
JP4745273B2 (ja) 半導体装置の製造方法及び半導体製造装置
JP2006278821A (ja) 半導体製造装置、半導体装置の製造方法および半導体製造装置のクリーニング方法
US11798793B2 (en) Substrate processing method, component processing method, and substrate processing apparatus
JP5179896B2 (ja) 基板処理方法
JP2005327804A (ja) 半導体製造装置および半導体装置の製造方法
JP2007251034A (ja) プラズマ処理方法
JP2004039935A (ja) プラズマ処理装置の汚染物の除去方法
KR20010039008A (ko) 식각챔버내 이물질발생 방지방법