JP4755963B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP4755963B2 JP4755963B2 JP2006294657A JP2006294657A JP4755963B2 JP 4755963 B2 JP4755963 B2 JP 4755963B2 JP 2006294657 A JP2006294657 A JP 2006294657A JP 2006294657 A JP2006294657 A JP 2006294657A JP 4755963 B2 JP4755963 B2 JP 4755963B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- gas
- dry etching
- reaction chamber
- mounting table
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 21
- 239000004065 semiconductor Substances 0.000 title claims description 20
- 239000000758 substrate Substances 0.000 claims description 103
- 238000000034 method Methods 0.000 claims description 74
- 238000001312 dry etching Methods 0.000 claims description 56
- 230000008569 process Effects 0.000 claims description 55
- 239000007789 gas Substances 0.000 claims description 50
- NBVXSUQYWXRMNV-UHFFFAOYSA-N fluoromethane Chemical compound FC NBVXSUQYWXRMNV-UHFFFAOYSA-N 0.000 claims description 20
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 13
- 239000001301 oxygen Substances 0.000 claims description 13
- 229910052760 oxygen Inorganic materials 0.000 claims description 13
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 claims description 4
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 3
- 230000009471 action Effects 0.000 claims description 3
- 229910021529 ammonia Inorganic materials 0.000 claims description 2
- 239000001257 hydrogen Substances 0.000 claims description 2
- 229910052739 hydrogen Inorganic materials 0.000 claims description 2
- 125000004435 hydrogen atom Chemical class [H]* 0.000 claims description 2
- 239000000919 ceramic Substances 0.000 claims 1
- 229910052757 nitrogen Inorganic materials 0.000 claims 1
- 239000000463 material Substances 0.000 description 27
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 26
- 238000012545 processing Methods 0.000 description 26
- 229910052814 silicon oxide Inorganic materials 0.000 description 26
- 239000011368 organic material Substances 0.000 description 15
- 239000011248 coating agent Substances 0.000 description 13
- 238000000576 coating method Methods 0.000 description 13
- 150000002500 ions Chemical class 0.000 description 13
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 10
- 229910052710 silicon Inorganic materials 0.000 description 10
- 239000010703 silicon Substances 0.000 description 10
- 230000000903 blocking effect Effects 0.000 description 9
- 239000003990 capacitor Substances 0.000 description 9
- 238000010586 diagram Methods 0.000 description 8
- MYMOFIZGZYHOMD-UHFFFAOYSA-N Dioxygen Chemical compound O=O MYMOFIZGZYHOMD-UHFFFAOYSA-N 0.000 description 6
- 229910001882 dioxygen Inorganic materials 0.000 description 6
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 4
- XPDWGBQVDMORPB-UHFFFAOYSA-N Fluoroform Chemical compound FC(F)F XPDWGBQVDMORPB-UHFFFAOYSA-N 0.000 description 4
- 238000007790 scraping Methods 0.000 description 4
- 230000006866 deterioration Effects 0.000 description 3
- 229910052786 argon Inorganic materials 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000001459 lithography Methods 0.000 description 2
- 239000012528 membrane Substances 0.000 description 2
- 238000012805 post-processing Methods 0.000 description 2
- 238000007781 pre-processing Methods 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 239000002344 surface layer Substances 0.000 description 2
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 1
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 238000005299 abrasion Methods 0.000 description 1
- 230000001133 acceleration Effects 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 238000005524 ceramic coating Methods 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 229910052731 fluorine Inorganic materials 0.000 description 1
- 239000011737 fluorine Substances 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 239000010410 layer Substances 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 1
- SIWVEOZUMHYXCS-UHFFFAOYSA-N oxo(oxoyttriooxy)yttrium Chemical compound O=[Y]O[Y]=O SIWVEOZUMHYXCS-UHFFFAOYSA-N 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31144—Etching the insulating layers by chemical or physical means using masks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
- H01J37/32—Gas-filled discharge tubes
- H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
- H01J37/32082—Radio frequency generated discharge
- H01J37/32091—Radio frequency generated discharge the radio frequency energy being capacitively coupled to the plasma
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
- H01J37/32—Gas-filled discharge tubes
- H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
- H01J37/32082—Radio frequency generated discharge
- H01J37/32174—Circuits specially adapted for controlling the RF discharge
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
- H01J2237/32—Processing objects by plasma generation
- H01J2237/33—Processing objects by plasma generation characterised by the type of processing
- H01J2237/334—Etching
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Plasma & Fusion (AREA)
- Chemical & Material Sciences (AREA)
- Analytical Chemistry (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Drying Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
本発明は、半導体装置の製造方法に関する。
近年の半導体デバイスにおいては微細化とデバイス性能向上を達成するため、構造が極度に複雑化しており、それに伴って工程数も急激に増加している。従って、工程数を一つでも減らすことにより製造コストを削減することが半導体装置の製造に際して非常に重要な課題となっている。
微細加工、特にドライエッチング工程において、コスト削減に効果的な手法として一括加工がある。これは、従来、それぞれ別々の反応室（チャンバ）で複数の工程に分けて行われていた処理を、一つの反応室で連続して行うものである。一括加工によれば、反応室へのロード/アンロードの時間は単純に半分になり、その工程に対する装置の処理能力が格段に向上するため、装置の台数を低減でき、その結果、コスト削減が容易に達成できることになる。
一方、ドライエッチング工程で一括加工を行うと、前の処理で用いた反応性ガスによる堆積膜が反応室の内壁に形成される。一般的なドライエッチング工程では、このような堆積膜を除去する洗浄処理を適宜行うが（例えば特許文献１参照）、一括加工においては、この堆積物を除去することなく次の工程へと進む。そのような場合、反応室内壁に付着した堆積物の効果で基板削れやマスク材料の肩落ち等が発生してデバイス特性を劣化させる要因となっていた。
このように、ドライエッチング工程においては一括加工により異なる処理を一つの反応室で連続して行うことは非常に困難であった。
特開２００６−１９６２６号公報
本発明の目的は、同一の反応室で複数の工程を連続して行う場合に、反応室内の堆積物に起因する基板削れや寸法変動を防止して安定した一括加工を実現する半導体装置の製造方法を提供することにある。
本発明の一態様によれば、
反応室と、ガスを前記反応室に導くガス導入口と、ガスを前記反応室から排気するガス排気口と、前記反応室内に設けられて高周波電力が印加される基板載置台と、前記基板載置台への高周波電力の印加時に前記基板載置台に設置された処理対象の基板にバイアス電圧を発生させるバイアス電圧発生手段と、前記基板を前記基板載置台から離隔させフローティング状態で支持する支持手段と、を備える半導体製造装置を用い、同一の反応室内で同一の基板に複数のドライエッチング処理を連続して行う半導体装置の製造方法であって、
前記基板を前記基板載置台に設置し、フルオロカーボン系の第１のガスを用いつつ前記高周波電力を前記基板載置台に印加して前記基板に第一のドライエッチング処理を行う第１の工程と、
前記第１のドライエッチング処理の後に、前記支持手段により前記基板を前記基板載置台から離隔させ、第１のガスと異なりフルオロカーボン膜の除去作用を生じ得る第２のガスを用いつつ前記高周波電力を前記基板載置台に印加して前記反応室内のフルオロカーボン系の堆積物を除去するとともに前記基板に第２のドライエッチング処理を行う工程を含む第２の工程と、
を備える半導体装置の製造方法が提供される。
反応室と、ガスを前記反応室に導くガス導入口と、ガスを前記反応室から排気するガス排気口と、前記反応室内に設けられて高周波電力が印加される基板載置台と、前記基板載置台への高周波電力の印加時に前記基板載置台に設置された処理対象の基板にバイアス電圧を発生させるバイアス電圧発生手段と、前記基板を前記基板載置台から離隔させフローティング状態で支持する支持手段と、を備える半導体製造装置を用い、同一の反応室内で同一の基板に複数のドライエッチング処理を連続して行う半導体装置の製造方法であって、
前記基板を前記基板載置台に設置し、フルオロカーボン系の第１のガスを用いつつ前記高周波電力を前記基板載置台に印加して前記基板に第一のドライエッチング処理を行う第１の工程と、
前記第１のドライエッチング処理の後に、前記支持手段により前記基板を前記基板載置台から離隔させ、第１のガスと異なりフルオロカーボン膜の除去作用を生じ得る第２のガスを用いつつ前記高周波電力を前記基板載置台に印加して前記反応室内のフルオロカーボン系の堆積物を除去するとともに前記基板に第２のドライエッチング処理を行う工程を含む第２の工程と、
を備える半導体装置の製造方法が提供される。
本発明によれば、反応室内の堆積物に起因する基板削れや寸法変動を防止して安定した一括加工を実現することができる。
以下、本発明の実施の形態のいくつかについて図面を参照しながら説明する。なお、添付図面および以下の説明において、同一の部分には同一の参照番号を付し、その重複説明は適宜省略する。
（１）原理
本発明の各実施の形態を説明する前に、以下の各実施の形態の原理について説明する。
本発明の各実施の形態を説明する前に、以下の各実施の形態の原理について説明する。
一括加工の一例として、前処理において、例えばフルオロカーボン系のガスを含む混合ガスを真空反応室内に導入して高周波プラズマを発生させ、これを用いてシリコン酸化膜の異方性加工を行った後、引き続く後処理において酸素ガスを用いて有機材料膜であるレジストのみを同一反応室で除去すれば、異なる処理を一つの反応室で連続して行う一括加工を実現することが可能になる。しかしながら、前処理時に真空反応室の内壁に付着したフルオロカーボン系の堆積物が酸素プラズマによりエッチングされてフルオロカーボン系のガスを生成してしまい、後処理の際にシリコン基板までも削られてしまう（以下、単に「削れ」という）という問題が生じ得る。
また、他の一括加工の例として、酸素ガスを用いたドライエッチングでは有機材料膜は加工できるが塗布型シリコン酸化膜は加工できないという特性を利用すれば、塗布型シリコン酸化膜をマスクとしてその下層の有機材料膜の加工を、同一反応室にてガス種を変更し連続して行うことが可能になる。しかしながら、この場合も、反応室内壁の堆積物が酸素ガスを用いたドライエッチングによってエッチングされてフルオロカーボン系ガスが供給されることになり、マスクとして機能すべき塗布型シリコン酸化膜をも削ってしまう。特にパターンの端部はスパッタリングの効果も重なって肩落ち（以下、単に「肩やられ」という）が形成されて寸法変動が発生するというおそれがある。
ここで、デバイス特性劣化の要因となるシリコン基板やシリコン酸化膜の削れまたは塗布型シリコン酸化膜の肩やられは、以下の二つの要素が共存することによって発生する。
１）フルオロカーボン系ガスがプラズマ中に供給される。
２）被処理基板のあるカソード側に自己バイアスによってイオンが加速されて引き込まれる。
１）フルオロカーボン系ガスがプラズマ中に供給される。
２）被処理基板のあるカソード側に自己バイアスによってイオンが加速されて引き込まれる。
従って、デバイス特性の劣化を招かないためには、上記１）と２）の少なくともいずれかの要因を取り除けばよいが、フルオロカーボン系ガスを用いたドライエッチング処理を伴う場合には、処理室内壁にフルオロカーボン系の堆積物が付着することは避け難い。このような観点から、以下の各実施の形態では被処理基板に発生してイオンを引き込む電圧を低減する方法を提供する。
本発明の実施の一形態による半導体装置の製造方法に用いるドライエッチング装置の模式図を図１に示す。同図に示すドライエッチング装置１は、真空反応室１１と、基板載置台１３と、ブロッキングコンデンサ１５と、高周波電源１７と、ガス排気口１９とを備える。
真空反応室１１は、アノードとして接地される。基板載置台１３は、ブロッキングコンデンサ１５に電気的に接続されるとともに、その上面に被処理基板Ｓが設置される。基板載置台１３には、後に図２を用いて詳述するとおり、被処理基板Ｓを持ち上げて基板載置台１３から離隔させるプッシャーピン２１が設けられ、基板載置台１３とは電気的に絶縁されている。プッシャーピン２１は、本実施形態において、例えば支持手段に対応する。高周波電源１７は、一端が接地されるとともに他端でブロッキングコンデンサ１５に接続される。本実施形態において、ブロッキングコンデンサ１５と高周波電源１７は、例えばバイアス電圧発生手段に対応する。基板載置台１３は、カソードとしてブロッキングコンデンサ１５および高周波電源１７に電気的に接続される。真空反応室１１の内部空間のほとんど全てはプラズマ形成領域ＡＰを構成する。
例えばフルオロカーボン系のガスを酸素ガスや希ガスと混合させたものをガス導入口（図示せず）から真空反応室１１内に導入して高周波電力を基板載置台１３に印加することにより、プラズマ形成領域ＡＰに高周波プラズマを発生させる。ブロッキングコンデンサ１５の存在により被処理基板Ｓに自己バイアスが発生し、この自己バイアスを利用してプラズマ中のイオンを被処理基板Ｓに引き込むことによりシリコン酸化膜や有機材料膜の異方性加工を行うことができる。図１の紙面右側のグラフに、プラズマからイオンを引き込む電位差Ｖｂｉａｓ１を示す。ここでＶｐはプラズマポテンシャルを意味する。
図２は、プッシャーピン２１によって被処理基板Ｓを基板載置台１３から持ち上げた状態でプラズマを形成した状態を示す。ここでプッシャーピン２１の表面を絶縁物で覆っておくことにより、被処理基板Ｓを電気的にフローティング状態にしている。この時、被処理基板Ｓがイオンを引き込む電位差Ｖｂｉａｓ２を図２の紙面右側のグラフに示す。図１のグラフとの対比により明らかなように、Ｖｂｉａｓ２と前述のＶｂｉａｓ１との絶対値の大きさを比較すると｜Ｖｂｉａｓ２｜＜＜｜Ｖｂｉａｓ１｜であり、プッシャーピン２１によって被処理基板Ｓをフローティング状態にしておけばイオンの加速を低減できることが分かる。
従って、複数のドライエッチング処理を連続して行う場合、前工程のドライエッチング処理でよってフルオロカーボン系の堆積物が反応室内部に付着し、後続のドライエッチング処理においてその堆積物からフルオロカーボン系の成分がプラズマ中に供給されたとしても、被処理基板Ｓに対して非常に低いエネルギーで引き込まれることになる。これにより、基板もしくはマスク材の削れまたはマスク材の肩やられは大幅に低減される。以上の原理を用いることにより安定した一括加工を達成することが可能になる。
（２）第１の実施の形態
図１乃至図１０を参照しながら、本発明の第１の実施の形態にかかる半導体装置の製造方法を説明する。本実施形態は、上述した原理の適用により、シリコン基板やシリコン酸化膜の削れを抑制する方法を提供するものである。
図１乃至図１０を参照しながら、本発明の第１の実施の形態にかかる半導体装置の製造方法を説明する。本実施形態は、上述した原理の適用により、シリコン基板やシリコン酸化膜の削れを抑制する方法を提供するものである。
製造装置としては図１に示すドライエッチング装置１を使用する。本実施形態では電源１７の周波数として１３．５６ＭＨｚを設定する。
本実施形態における被処理基板Ｓ１の断面構造を図３に示す。表面層に形成された半導体素子（図示せず）を備えるシリコン基板５１上にシリコン酸化膜５３が堆積され、このシリコン酸化膜５３上に塗布されたレジスト材料５５にリソグラフィ技術によってパターニングが成されている。
ここで、例えば三フッ化メタン（ＣＨＦ３）、酸素（Ｏ２）およびアルゴン（Ａｒ）を含む混合ガスを、図示しないガス導入口を介してドライエッチング装置１の真空反応室１１上面から導入し、高周波電力を印加することによりプラズマ形成領域ＡＰに高周波プラズマを発生させ、ブロッキングコンデンサ１５の存在によって発生する自己バイアスを利用してプラズマ中のイオンを被処理基板Ｓ１に引き込む。これにより、図４に示すように、レジスト材料５５をマスク材としてシリコン酸化膜５３を加工する。ここまでの工程は、本実施形態において、例えば第１の工程に対応し、この工程におけるドライエッチング処理は、本実施形態において例えば第１のドライエッチング処理に対応する。この工程を経た後のドライエッチング装置１の状態を図５に示す。同図に示すように、真空反応室１１の内壁にフルオロカーボン系の堆積物ＤＦが付着している。
次に、図６に示すように、プッシャーピン２１によって被処理基板Ｓ１を基板載置台１３から持ち上げ、酸素（Ｏ２）ガスを用いたプラズマを生成する。これにより、真空反応室１１内壁の堆積物ＤＦを除去するとともに被処理基板Ｓ１にドライエッチング処理を行う。この工程は、本実施形態において例えば第２の工程に対応し、この工程におけるドライエッチング処理は、本実施形態において、例えば第２のドライエッチング処理に対応する。ここで得られる被処理基板Ｓ１の断面構造を図７に示す。この時、被処理基板Ｓ１に対するイオンの引き込みに作用する電位差は上述した原理により低減されており（図１および図２の各グラフを参照）、例えば従来の技術で発生していたシリコン基板５１の削れ（図８の符号２０４参照）は生じていない。また仮に、ここまででレジスト材料ＳＳが全て除去されてレジスト材料ＳＳ下のシリコン酸化膜５３が露出した場合であっても、シリコン酸化膜５３の表面の削れを生じない。
真空反応室１１内壁の堆積物ＤＦが除去された段階で、例えば図７に示すように、レジスト材料５５が残っている場合には、図９に示すように、プッシャーピン２１を上げたまま酸素（Ｏ２）ガスを用いたドライエッチングを継続してレジスト材料５５を除去する。これと代替的に、真空反応室１１内壁の堆積物ＤＦが除去されていることを考慮し、プッシャーピン２１を下げて被処理基板Ｓ１を基板載置台１３上に戻し、被処理基板Ｓ１にイオンの引き込み用のより大きな電位差が生じる状態でレジスト除去を効果的に行っても良い。この時のドライエッチング処理は、本実施形態において、例えば第３のドライエッチング処理に対応する。プッシャーピン２１を上げたまま処理を継続する場合と、プッシャーピン２１を下げてより大きな電位差が生じる状態でレジスト除去を行う場合のいずれの場合でも、図１０に示すように、シリコン基板５１の削れは生じない。
本実施形態では、真空反応室１１内壁の堆積物ＤＦを除去する時に酸素（Ｏ２）ガスを使用したが、フルオロカーボン膜が除去できるガスであれば良く、水素（Ｈ２）ガス、窒素（Ｎ２）ガス、もしくはアンモニア（ＮＨ３）ガス、またはこれらの混合ガスも使用可能であり、その場合はＨ−ＦやＮ−Ｆの結合に基づくフッ素の除去作用を生じ得るため、より効果的なフルオロカーボン膜の除去が期待できる。
また、真空反応室１１内壁の堆積物ＤＦを除去した後、プッシャーピン２１を下げ、被処理基板Ｓ１にイオンの引き込みの本来の電位差が生じる状態で継続してレジスト除去を行う場合、その除去効率を上げるためにガス種やプラズマ生成パラメータを変更することも当然有効である。
さらに、真空反応室１１内壁の堆積物ＤＦが除去される前と除去された後とで反応室内の圧力を、第１の圧力からこれより低い第２の圧力へと変化させるという、多段ステップのプロセスを採用するとより効果的である。
具体的には、真空反応室１１内壁の堆積物ＤＦをプッシャーピン２１を上げて除去する際に、例えば１００ｍＴｏｒｒ〜１Ｔｏｒｒ程度の高圧力（本実施形態において、例えば第１の圧力に対応する）でプラズマを生成し、より被処理基板Ｓ１に対するバイアスを下げた状態を作って内壁をクリーニングし、例えばＣ−Ｏ結合に基づく２２６ｎｍや４８４ｎｍなどのプラズマ発光強度の変化から堆積物除去の終点を検出する。終点を検出した時点でプラズマ生成を停止してプッシャーピン２１を下げたうえで、例えば５〜５０ｍＴｏｒｒ程度の低圧力（本実施形態において、例えば第２の圧力に対応する）でプラズマを再度生成し、被処理基板Ｓ１に対するバイアスを上げた状態で効率良くレジスト除去を行う。
ここでまた、プッシャーピン２１に関して詳細を言及するならば、アルミニウムやＳＵＳ製のプッシャーピン本体に酸化アルミニウム（Ａｌ２Ｏ３）または酸化イットリウム（Ｙ２Ｏ３）などのセラミックスのコーティングを施すことによりプラズマ耐性を確保したものが望ましい。
さらに、本実施形態では１３．５６ＭＨｚの平行平板型ドライエッチング装置を用いる場合を取り上げて説明したが、カソード側から高周波電力を印加して自己バイアスを発生させることにより加工を行うドライエッチング装置であれば、いかなる装置でも本実施形態の製造方法を適用でき、印加する高周波電力の周波数や電源の数量、印加方法やプラズマ生成方式はなんら限定されるものでは無い。
（３）第２の実施の形態
本発明の第２の実施の形態について図１１乃至図１９を参照しながら説明する。本実施形態の製造方法においても、図１に示すドライエッチング装置１を使用して説明する。本実施形態においても電源１７の周波数として１３．５６ＭＨｚを設定する。
本発明の第２の実施の形態について図１１乃至図１９を参照しながら説明する。本実施形態の製造方法においても、図１に示すドライエッチング装置１を使用して説明する。本実施形態においても電源１７の周波数として１３．５６ＭＨｚを設定する。
図１１は、本実施形態における被処理基板Ｓ３の断面構造を示す。表面層に形成された半導体素子（図示せず）を備えるシリコン基板７１上に有機材料膜７３と塗布型シリコン酸化膜７５が堆積され、この上に塗布されたレジスト材料７９にリソグラフィ技術によってパターニングが成されている。
ここで、上述した第１の実施の形態と同様に、例えば三フッ化メタン（ＣＨＦ３）、酸素（Ｏ２）およびアルゴン（Ａｒ）を含む混合ガスを、図示しないガス導入口を介してドライエッチング装置１の真空反応室１１上面から導入し、高周波電力を印加することによりプラズマ形成領域ＡＰに高周波プラズマを発生させ、ブロッキングコンデンサ１５の存在によって発生する自己バイアスを利用してプラズマ中のイオンを被処理基板Ｓ３に引き込む。これにより、図１２に示すように、レジスト材料７９をマスク材として塗布型シリコン酸化膜７５を加工する。ここまでの工程は、本実施形態において、例えば第１の工程に対応し、この工程におけるドライエッチング処理は、本実施形態において、例えば第１のドライエッチング処理に対応する。この工程を経た後のドライエッチング装置１の状態を図１３に示す。同図に示すように、真空反応室１１の内壁にフルオロカーボン系の堆積物ＤＦが付着している。
次に、図１４に示すように、プッシャーピン２１によって被処理基板Ｓ３を基板載置台１３から持ち上げ、酸素（Ｏ２）ガスを用いたプラズマを生成する。これにより、真空反応室１１内壁の堆積物ＤＦを除去するとともに被処理基板Ｓ３にドライエッチング処理を行う。この結果、図１５に示すように、被処理基板Ｓ３のレジスト材料７９が除去され、塗布型シリコン酸化膜７５がプラズマに曝され、これをマスクとして図１６に示すように、有機材料膜７３の加工が進む。この工程は、本実施形態において、例えば第２の工程に対応し、この工程におけるドライエッチング処理は、本実施形態において、例えば第２のドライエッチング処理に対応する。この時、被処理基板Ｓ３に対するイオンの引き込みに作用する電位差は上述した原理により低減されており（図１および図２の各グラフを参照）、例えば従来の技術で発生していた塗布型シリコン酸化膜７５の肩やられ（図１７の符号３０３参照）は生じていない。
真空反応室１１内壁の堆積物ＤＦが除去された段階で、例えば図１６に示すように、塗布型シリコン酸化膜７５で覆われた領域以外で有機材料膜７３が残っている場合には、図１８に示すように、プッシャーピン２１を上げたまま酸素（Ｏ２）ガスを用いたドライエッチングを継続して塗布型シリコン酸化膜７５をマスクとして有機材料膜７３を除去する。これとは代替的に、真空反応室１１内壁の堆積物ＤＦが除去されていることを考慮し、プッシャーピン２１を下げて被処理基板Ｓ３を基板載置台１３上に戻し、被処理基板Ｓ３にイオンの引き込み用のより大きな電位差が生じる状態で有機材料膜７３を除去するとより効果的な処理が可能である。この時のドライエッチング処理は、本実施形態において、例えば第３のドライエッチング処理に対応する。プッシャーピン２１を上げたまま処理を継続する場合と、プッシャーピン２１を下げてより大きな電位差が生じる状態で有機材料膜７３を除去する場合のいずれの場合でも、図１９に示すように、シリコン酸化膜７５の肩やられは生じない。
本実施形態では有機材料膜７３の下地材料をシリコン基板７１としたが、その他、シリコン酸化膜、シリコン窒化膜など有機材料膜７３をマスクとして加工される材料は、パターンの種類にもよらず好ましく適用可能である。さらに、第一の実施の形態と同様に、多段ステップのプロセスを採用することやガス種、プラズマ生成パラメータの変更等、種々変形して実施することができる。
１：ドライエッチング装置
１１：真空反応室(アノード)
１３：基板載置台（カソード）
１５：ブロッキングコンデンサ
１７：高周波電源
１９：ガス排気口
２１：プッシャーピン
Ｓ：被処理基板
ＡＰ：プラズマ形成領域
Ｖｂｉａｓ１，Ｖｂｉａｓ２：バイアス電圧
１１：真空反応室(アノード)
１３：基板載置台（カソード）
１５：ブロッキングコンデンサ
１７：高周波電源
１９：ガス排気口
２１：プッシャーピン
Ｓ：被処理基板
ＡＰ：プラズマ形成領域
Ｖｂｉａｓ１，Ｖｂｉａｓ２：バイアス電圧
Claims (5)
- 反応室と、ガスを前記反応室に導くガス導入口と、ガスを前記反応室から排気するガス排気口と、前記反応室内に設けられて高周波電力が印加される基板載置台と、前記基板載置台への高周波電力の印加時に前記基板載置台に設置された処理対象の基板にバイアス電圧を発生させるバイアス電圧発生手段と、前記基板を前記基板載置台から離隔させフローティング状態で支持する支持手段と、を備える半導体製造装置を用い、同一の反応室内で同一の基板に複数のドライエッチング処理を連続して行う半導体装置の製造方法であって、
前記基板を前記基板載置台に設置し、フルオロカーボン系の第１のガスを用いつつ前記高周波電力を前記基板載置台に印加して前記基板に第一のドライエッチング処理を行う第１の工程と、
前記第１のドライエッチング処理の後に、前記支持手段により前記基板を前記基板載置台から離隔させ、第１のガスと異なりフルオロカーボン膜の除去作用を生じ得る第２のガスを用いつつ前記高周波電力を前記基板載置台に印加して前記反応室内のフルオロカーボン系の堆積物を除去するとともに前記基板に第２のドライエッチング処理を行う工程を含む第２の工程と、
を備える半導体装置の製造方法。 - 前記第２の工程は、前記堆積物が除去された後に、前記支持手段により前記基板を前記基板載置台に再度設置して前記基板に第３のドライエッチング処理を行う工程をさらに含むことを特徴とする請求項１に記載の半導体装置の製造方法。
- 前記第３のドライエッチング処理は、前記第２のガスとは異なる第３のガスを用いて行われることを特徴とする請求項２に記載の半導体装置の製造方法。
- 前記支持手段は、その表面がセラミックスによりコーティングされていることを特徴とする請求項１乃至３のいずれかに記載の半導体装置の製造方法。
- 前記第２のガスは、酸素、水素、窒素およびアンモニアの少なくともいずれかを含むことを特徴とする請求項１乃至４のいずれかに記載の半導体装置の製造方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006294657A JP4755963B2 (ja) | 2006-10-30 | 2006-10-30 | 半導体装置の製造方法 |
| US11/927,080 US7846348B2 (en) | 2006-10-30 | 2007-10-29 | Manufacturing method of semiconductor device |
| US12/926,135 US7943522B2 (en) | 2006-10-30 | 2010-10-27 | Manufacturing method of semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006294657A JP4755963B2 (ja) | 2006-10-30 | 2006-10-30 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2008112854A JP2008112854A (ja) | 2008-05-15 |
| JP4755963B2 true JP4755963B2 (ja) | 2011-08-24 |
Family
ID=39445209
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2006294657A Expired - Fee Related JP4755963B2 (ja) | 2006-10-30 | 2006-10-30 | 半導体装置の製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (2) | US7846348B2 (ja) |
| JP (1) | JP4755963B2 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5052313B2 (ja) * | 2007-10-29 | 2012-10-17 | 株式会社東芝 | 半導体装置の製造方法 |
| JP4756063B2 (ja) * | 2008-08-15 | 2011-08-24 | 株式会社東芝 | 半導体装置の製造方法 |
| JP6360770B2 (ja) * | 2014-06-02 | 2018-07-18 | 東京エレクトロン株式会社 | プラズマ処理方法及びプラズマ処理装置 |
| US10784091B2 (en) * | 2017-09-29 | 2020-09-22 | Taiwan Semiconductor Manufacturing Co., Ltd. | Process and related device for removing by-product on semiconductor processing chamber sidewalls |
| JP2022079159A (ja) * | 2020-11-16 | 2022-05-26 | 東京エレクトロン株式会社 | 基板処理方法および基板処理装置 |
Family Cites Families (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3013446B2 (ja) * | 1990-12-28 | 2000-02-28 | ソニー株式会社 | ドライエッチング方法 |
| JP3395490B2 (ja) * | 1995-11-30 | 2003-04-14 | ソニー株式会社 | レジスト・アッシング方法およびこれに用いるアッシング装置 |
| US5756400A (en) | 1995-12-08 | 1998-05-26 | Applied Materials, Inc. | Method and apparatus for cleaning by-products from plasma chamber surfaces |
| US6136211A (en) * | 1997-11-12 | 2000-10-24 | Applied Materials, Inc. | Self-cleaning etch process |
| JP2000100791A (ja) * | 1998-09-24 | 2000-04-07 | Sony Corp | レジスト除去装置 |
| JP2001044178A (ja) * | 1999-07-30 | 2001-02-16 | Matsushita Electronics Industry Corp | 基板処理方法および基板処理装置 |
| JP2002367967A (ja) * | 2001-06-07 | 2002-12-20 | Matsushita Electric Ind Co Ltd | プラズマ処理方法及びその装置 |
| JP2004087738A (ja) * | 2002-08-26 | 2004-03-18 | Tokyo Electron Ltd | Ｓｉエッチング方法 |
| JP2004103872A (ja) * | 2002-09-10 | 2004-04-02 | Hitachi Chem Co Ltd | 有機ポリマー膜へのパターン形成方法、多層配線の形成方法及び半導体素子の製造方法 |
| JP4024636B2 (ja) * | 2002-09-20 | 2007-12-19 | 富士通株式会社 | 有機系絶縁膜のエッチング方法及び半導体装置の製造方法 |
| JP4656364B2 (ja) * | 2003-03-13 | 2011-03-23 | 東京エレクトロン株式会社 | プラズマ処理方法 |
| US7625460B2 (en) * | 2003-08-01 | 2009-12-01 | Micron Technology, Inc. | Multifrequency plasma reactor |
| US7628864B2 (en) | 2004-04-28 | 2009-12-08 | Tokyo Electron Limited | Substrate cleaning apparatus and method |
| US7951262B2 (en) * | 2004-06-21 | 2011-05-31 | Tokyo Electron Limited | Plasma processing apparatus and method |
| US20060000552A1 (en) | 2004-07-05 | 2006-01-05 | Tokyo Electron Limited | Plasma processing apparatus and cleaning method thereof |
| JP2006019626A (ja) | 2004-07-05 | 2006-01-19 | Tokyo Electron Ltd | プラズマ処理装置及びその洗浄方法 |
| JP2006245234A (ja) * | 2005-03-02 | 2006-09-14 | Tokyo Electron Ltd | プラズマ処理方法および装置 |
| US7432209B2 (en) * | 2006-03-22 | 2008-10-07 | Applied Materials, Inc. | Plasma dielectric etch process including in-situ backside polymer removal for low-dielectric constant material |
-
2006
- 2006-10-30 JP JP2006294657A patent/JP4755963B2/ja not_active Expired - Fee Related
-
2007
- 2007-10-29 US US11/927,080 patent/US7846348B2/en active Active
-
2010
- 2010-10-27 US US12/926,135 patent/US7943522B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2008112854A (ja) | 2008-05-15 |
| US20080138995A1 (en) | 2008-06-12 |
| US20110045615A1 (en) | 2011-02-24 |
| US7846348B2 (en) | 2010-12-07 |
| US7943522B2 (en) | 2011-05-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI750268B (zh) | 電漿蝕刻方法 | |
| US20200381263A1 (en) | Method of processing target object | |
| JP5128421B2 (ja) | プラズマ処理方法およびレジストパターンの改質方法 | |
| US6186153B1 (en) | Plasma treatment method and manufacturing method of semiconductor device | |
| JP6982560B2 (ja) | プラズマフィルタリングのためのシステム及び処理 | |
| JP2007005381A (ja) | プラズマエッチング方法、及びプラズマエッチング装置 | |
| JP2008526024A (ja) | プラズマ処理装置用のシリコン電極及び炭化珪素電極の表面から黒色シリコン及び黒色炭化珪素を除去する方法 | |
| JP5982223B2 (ja) | プラズマ処理方法、及びプラズマ処理装置 | |
| JP2010206051A (ja) | 基板処理方法 | |
| KR101540816B1 (ko) | 플라즈마 에칭 방법, 컴퓨터 기억 매체 및 플라즈마 에칭 장치 | |
| JP4755963B2 (ja) | 半導体装置の製造方法 | |
| KR101787514B1 (ko) | 플라즈마 처리 방법 및 반도체 장치의 제조 방법 | |
| TWI445080B (zh) | Manufacturing method of semiconductor device | |
| KR100867174B1 (ko) | 반도체 장치의 제조 방법, 반도체 장치의 제조 장치, 제어프로그램 및 컴퓨터 기억 매체 | |
| JP2010003807A (ja) | 半導体装置の製造方法 | |
| JP2009076711A (ja) | 半導体装置の製造方法 | |
| KR100464579B1 (ko) | 반도체 장치 제조 방법 | |
| JP2001156041A (ja) | 半導体装置の製造方法及びその製造装置 | |
| JP5052313B2 (ja) | 半導体装置の製造方法 | |
| JP2008109071A (ja) | 半導体装置の製造方法、半導体製造装置及び半導体装置 | |
| US11417527B2 (en) | Method and device for controlling a thickness of a protective film on a substrate | |
| JP2001176843A (ja) | ドライクリーニング方法 | |
| KR20220082979A (ko) | 기판 처리 장치를 이용한 기판 처리 방법 | |
| JP2007251034A (ja) | プラズマ処理方法 | |
| KR20010001770A (ko) | 플라즈마 화학기상증착 챔버의 세정방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090316 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20101111 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101119 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110114 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110215 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110506 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110530 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140603 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140603 Year of fee payment: 3 |
|
| LAPS | Cancellation because of no payment of annual fees |