KR101787514B1 - 플라즈마 처리 방법 및 반도체 장치의 제조 방법 - Google Patents

플라즈마 처리 방법 및 반도체 장치의 제조 방법 Download PDF

Info

Publication number
KR101787514B1
KR101787514B1 KR1020110067163A KR20110067163A KR101787514B1 KR 101787514 B1 KR101787514 B1 KR 101787514B1 KR 1020110067163 A KR1020110067163 A KR 1020110067163A KR 20110067163 A KR20110067163 A KR 20110067163A KR 101787514 B1 KR101787514 B1 KR 101787514B1
Authority
KR
South Korea
Prior art keywords
metal
plasma
gas
protective layer
deposit
Prior art date
Application number
KR1020110067163A
Other languages
English (en)
Other versions
KR20120005964A (ko
Inventor
시게루 다하라
에이이치 니시무라
후미코 야마시타
히로시 토미타
토쿠히사 오이와
히사시 오쿠치
미츠히로 오무라
Original Assignee
도쿄엘렉트론가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 도쿄엘렉트론가부시키가이샤 filed Critical 도쿄엘렉트론가부시키가이샤
Publication of KR20120005964A publication Critical patent/KR20120005964A/ko
Application granted granted Critical
Publication of KR101787514B1 publication Critical patent/KR101787514B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041Cleaning
    • H01L21/02057Cleaning during device manufacture
    • H01L21/02068Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers
    • H01L21/02071Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers the processing being a delineation, e.g. RIE, of conductive layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02612Formation types
    • H01L21/02617Deposition types
    • H01L21/0262Reduction or decomposition of gaseous compounds, e.g. CVD
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604Chemical etching
    • H01L21/30612Etching of AIIIBV compounds
    • H01L21/30621Vapour phase etching
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065Plasma etching; Reactive-ion etching
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105After-treatment
    • H01L21/311Etching the insulating layers by chemical or physical means
    • H01L21/31105Etching inorganic layers
    • H01L21/31111Etching inorganic layers by chemical means
    • H01L21/31116Etching inorganic layers by chemical means by dry-etching
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76825Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. by exposing the layer to particle radiation, e.g. ion implantation, irradiation with UV light or electrons etc.
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76826Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. by contacting the layer with gases, liquids or plasmas
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05HPLASMA TECHNIQUE; PRODUCTION OF ACCELERATED ELECTRICALLY-CHARGED PARTICLES OR OF NEUTRONS; PRODUCTION OR ACCELERATION OF NEUTRAL MOLECULAR OR ATOMIC BEAMS
    • H05H1/00Generating plasma; Handling plasma
    • H05H1/24Generating plasma
    • H05H1/46Generating plasma using applied electromagnetic fields, e.g. high frequency or microwave energy

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Inorganic Chemistry (AREA)
  • Electromagnetism (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Cleaning Or Drying Semiconductors (AREA)

Abstract

(과제) 사이드 에칭에 의한 패턴 가늘어짐을 억제하면서, 드라이 처리에 의해 패턴 측벽에 퇴적된 금속을 포함하는 퇴적물을 효율 좋게 제거할 수 있는 플라즈마 처리 방법 및 반도체 장치의 제조 방법을 제공한다.
(해결 수단) 기판에 형성된 금속층을 플라즈마 에칭하는 공정을 거쳐 적층 구조 중에 금속층을 갖는 패턴을 형성한 후, 금속층을 구성하는 금속을 포함하여 패턴의 측벽부에 퇴적된 퇴적물을 제거하는 플라즈마 처리 방법으로서, 금속층의 측벽부에 당해 금속의 산화물 또는 염화물을 형성하는 보호층 형성 공정과, 불소 원자를 포함하는 가스의 플라즈마를 작용시켜 퇴적물을 제거하는 퇴적물 제거 공정과, 보호층 형성 공정 및 퇴적물 제거 공정 후, 수소를 포함하는 플라즈마를 작용시켜 금속의 산화물 또는 염화물을 환원하는 환원 공정을 구비하고 있다.

Description

플라즈마 처리 방법 및 반도체 장치의 제조 방법{PLASMA PROCESSING METHOD AND METHOD OF MANUFACTURING A SEMICONDUCTOR DEVICE}
본 발명은 플라즈마 처리 방법 및 반도체 장치의 제조 방법에 관한 것이다.
종래부터, 반도체 장치의 제조 공정에 있어서는, 플라즈마를 이용하여 반도체 웨이퍼 등의 기판에 에칭 처리 등의 플라즈마 처리를 시행하는 것이 행해지고 있으며, 예를 들면, 티탄(Ti)이나 텅스텐(W) 등의 금속을 포함하는 층을 갖는 적층된 패턴 구조를, 플라즈마 에칭에 의해 형성하는 것이 행해지고 있다. 또한, 텅스텐(W)을 에칭하는 기술로서는, 예를 들면 불소 원자를 포함하는 가스와 염소 원자를 포함하는 가스와 산소 가스를 혼합한 가스 등을 이용하는 것이 알려져 있다(예를 들면, 특허문헌 1 참조).
상기와 같이 티탄(Ti)이나 텅스텐(W) 등의 금속을 포함하는 패턴 구조를 플라즈마 에칭에 의해 형성하면, 금속을 포함하는 퇴적물(디포지션(deposition)물)이 패턴의 측벽에 잔류하는 경우가 있다. 이 금속을 포함하는 퇴적물이 잔류한 채로 후공정에서 CVD막의 형성을 행하면, 금속을 포함하는 퇴적물이 이상(異常) 성장의 원인(핵)이 되는 경우가 있다. 이 때문에 금속을 포함하는 퇴적물을 제거할 필요가 있다.
금속막을 에칭할 때에 발생한, 금속을 포함하는 퇴적물을 제거하는 방법으로서는, 웨이퍼 세정에 의한 방법이 알려져 있다. 또한, 가열 처리 또는 불소 함유 가스에 의한 가스 처리에 의해 금속을 포함하는 퇴적물을 제거하는 방법이 알려져 있다(예를 들면, 특허문헌 2 참조).
일본공개특허공보 평10-178014호 일본공개특허공보 2000-82693호
상기의 금속막을 에칭할 때에 발생한 금속을 포함하는 퇴적물을 제거하는 방법 중, 웨트(wet) 세정에 의한 방법에서는, 패턴 쓰러짐이 발생할 우려가 있다는 문제가 있다.
한편, 가열 처리 또는 불소 함유 가스에 의한 가스 처리에 의한 방법에서는, 제거할 수 있는 퇴적물이 한정되어, 퇴적물에 따라서는 제거할 수 없다는 문제가 있다. 또한, 가열 처리 또는 불소 함유 가스에 의한 가스 처리에 의한 방법에서는 제거할 수 없는 퇴적물을, 플라즈마에 의해 제거하려고 하면, 패턴 구조 중에 포함되는 금속층이 에칭(사이드 에칭)되어, 패턴이 가늘어져 버린다는 문제가 있다.
본 발명은, 상기 종래의 사정에 대처하여 이루어진 것으로, 사이드 에칭에 의한 패턴 가늘어짐을 억제하면서, 드라이 처리에 의해 패턴 측벽에 퇴적된, 금속을 포함하는 퇴적물을 효율 좋게 제거할 수 있는 플라즈마 처리 방법 및 반도체 장치의 제조 방법을 제공하려고 하는 것이다.
본 발명의 플라즈마 처리 방법의 일 실시 형태는, 기판에 형성된 금속층을 플라즈마 에칭하는 공정을 거쳐 적층 구조 중에 상기 금속층을 갖는 패턴을 형성한 후, 상기 금속층을 구성하는 금속을 포함하여 상기 패턴의 측벽부에 퇴적된 퇴적물을 제거하는 플라즈마 처리 방법으로서, 상기 금속층의 측벽부에, 상기 금속의 산화물 또는 염화물을 형성하는 보호층 형성 공정과, 불소 원자를 포함하는 가스의 플라즈마를 작용시켜 상기 퇴적물을 제거하는 퇴적물 제거 공정과, 상기 보호층 형성 공정 및 상기 퇴적물 제거 공정 후, 수소를 포함하는 플라즈마를 작용시켜 상기 금속의 산화물 또는 염화물을 환원하는 환원 공정을 구비한 것을 특징으로 한다.
본 발명의 반도체 장치의 제조 방법의 일 실시 형태는, 기판에 형성된 금속층을 플라즈마 에칭하는 공정을 거쳐 적층 구조 중에 상기 금속층을 갖는 패턴을 형성한 후, 상기 금속층을 구성하는 금속을 포함하여 상기 패턴의 측벽부에 퇴적된 퇴적물을 제거하는 퇴적물의 제거 프로세스를 갖는 반도체 장치의 제조 방법으로서, 상기 퇴적물의 제거 프로세스는, 상기 금속층의 측벽부에, 상기 금속의 산화물 또는 염화물을 형성하는 보호층 형성 공정과, 불소 원자를 포함하는 가스의 플라즈마를 작용시켜 상기 퇴적물을 제거하는 퇴적물 제거 공정과, 상기 보호층 형성 공정 및 상기 퇴적물 제거 공정 후, 수소를 포함하는 플라즈마를 작용시켜 상기 금속의 산화물 또는 염화물을 환원하는 환원 공정을 구비한 것을 특징으로 한다.
본 발명에 의하면, 사이드 에칭에 의한 패턴 가늘어짐을 억제하면서, 드라이 처리에 의해 패턴 측벽에 퇴적된 금속을 포함하는 퇴적물을 효율 좋게 제거할 수 있는 플라즈마 처리 방법 및 반도체 장치의 제조 방법을 제공할 수 있다.
도 1은 본 발명의 플라즈마 처리 방법의 실시 형태에 따른 반도체 웨이퍼의 단면 구성을 나타내는 도면이다.
도 2는 본 발명의 실시 형태에 사용하는 플라즈마 에칭 장치의 일 예의 개략 구성을 나타내는 도면이다.
(발명을 실시하기 위한 형태)
이하, 본 발명의 실시 형태에 대해서 도면을 참조하여 설명한다. 도 1은, 본 실시 형태에 따른 플라즈마 처리 방법에 있어서의 피(被)처리 기판으로서의 반도체 웨이퍼의 단면 구성을 확대하여 나타내는 것이다. 또한, 도 2는, 본 실시 형태에 사용하는 플라즈마 처리 장치로서의 플라즈마 에칭 장치의 단면 개략 구성을 모식적으로 나타내는 도면이다. 우선, 도 2를 참조하여 플라즈마 에칭 장치의 구성에 대해서 설명한다.
플라즈마 에칭 장치(1)는, 전극판이 상하 평행으로 대향되고, 플라즈마 형성용 전원이 접속된 용량 결합형 평행 평판 에칭 장치로서 구성되어 있다.
플라즈마 에칭 장치(1)는, 예를 들면 표면이 양극(陽極) 산화 처리된 알루미늄 등으로 이루어지는 원통 형상으로 성형된 진공 처리 챔버(2)를 갖고 있고, 이 진공 처리 챔버(2)는 접지되어 있다. 진공 처리 챔버(2) 내의 저부(底部)에는 세라믹 등의 절연판(3)을 통하여, 피처리 기판, 예를 들면 반도체 웨이퍼(W)를 올려놓기 위한 대략 원기둥 형상의 서셉터 지지대(4)가 설치되어 있다. 또한, 이 서셉터 지지대(4)의 위에는, 하부 전극을 구성하는 서셉터(재치대)(5)가 설치되어 있다. 이 서셉터(5)에는, 하이 패스 필터(HPF)(6)가 접속되어 있다.
서셉터 지지대(4)의 내부에는, 냉매실(7)이 설치되어 있고, 이 냉매실(7)에는, 냉매가 냉매 도입관(8)을 통하여 도입되어 순환해 냉매 배출관(9)으로부터 배출된다. 그리고, 그 냉열이 서셉터(5)를 통하여 반도체 웨이퍼(W)에 대하여 전열(傳熱)되어, 이에 따라 반도체 웨이퍼(W)가 소망하는 온도로 제어된다.
서셉터(5)는, 그 상측 중앙부가 볼록 형상의 원판 형상으로 성형되고, 그 위에, 반도체 웨이퍼(W)와 동일하게 원형으로 되어 있고, 반도체 웨이퍼(W)와 대략 동일한 지름의 정전 척(11)이 설치되어 있다. 정전 척(11)은, 절연재 사이에 전극(12)을 배치하여 구성되어 있다. 그리고, 전극(12)에 접속된 직류 전원(13)으로부터 예를 들면 1.5kV의 직류 전압이 인가됨으로써, 예를 들면 쿨롱력(Coulomb force)에 의해 반도체 웨이퍼(W)를 정전 흡착한다.
절연판(3), 서셉터 지지대(4), 서셉터(5), 정전 척(11)에는, 반도체 웨이퍼(W)의 이면(裏面)에, 전열 매체(예를 들면 He 가스 등)를 공급하기 위한 가스 통로(14)가 형성되어 있고, 이 전열 매체를 통하여 서셉터(5)의 냉열이 반도체 웨이퍼(W)에 전달되어 반도체 웨이퍼(W)가 소정의 온도로 유지되도록 되어 있다.
서셉터(5)의 상단(上端) 주연부에는, 정전 척(11) 상에 올려놓여진 반도체 웨이퍼(W)를 둘러싸도록, 환상의 포커스 링(15)이 배치되어 있다. 이 포커스 링(15)은, 에칭의 면 내 균일성을 향상시키는 작용을 갖는다.
서셉터(5)의 상방에는, 이 서셉터(5)와 평행으로 대향되게 상부 전극(21)이 설치되어 있다. 이 상부 전극(21)은, 절연재(22)를 사이에 두고, 진공 처리 챔버(2)의 상부에 지지되어 있다. 상부 전극(21)은, 전극판(24)과, 이 전극판(24)을 지지하는 도전성 재료로 이루어지는 전극 지지체(25)에 의해 구성되어 있다. 전극판(24)은, 예를 들면, 도전체 또는 반도체로 구성되고, 다수의 토출공(23)을 갖는다. 이 전극판(24)은, 서셉터(5)와의 대향면을 형성한다.
상부 전극(21)에 있어서의 전극 지지체(25)의 중앙에는 가스 도입구(26)가 설치되고, 이 가스 도입구(26)에는, 가스 공급관(27)이 접속되어 있다. 또한 이 가스 공급관(27)에는, 밸브(28), 그리고 매스플로우 컨트롤러(29)를 통하여, 처리 가스 공급원(30)이 접속되어 있다. 처리 가스 공급원(30)으로부터, 플라즈마 처리를 위한 처리 가스가 공급된다.
진공 처리 챔버(2)의 저부에는 배기관(31)이 접속되어 있고, 이 배기관(31)에는 배기 장치(35)가 접속되어 있다. 배기 장치(35)는 터보 분자 펌프 등의 진공 펌프를 구비하고 있고, 진공 처리 챔버(2) 내를 소정의 감압 분위기, 예를 들면 1Pa 이하의 소정의 압력까지 진공 흡인 가능하도록 구성되어 있다. 또한, 진공 처리 챔버(2)의 측벽에는 게이트 밸브(32)가 설치되어 있고, 이 게이트 밸브(32)를 연 상태에서 반도체 웨이퍼(W)가 인접하는 로드락실(도시하지 않음)과의 사이에서 반송되도록 되어 있다.
상부 전극(21)에는, 제1 고주파 전원(40)이 접속되어 있고, 그 급전선에는 정합기(41)가 사이에 삽입되어 있다. 또한, 상부 전극(21)에는 로우 패스 필터(LPF)(42)가 접속되어 있다. 이 제1 고주파 전원(40)은, 예를 들면 50∼150MHz의 범위의 주파수의 고주파 전력을 공급하도록 구성되어 있다. 이와 같이 주파수가 높은 고주파 전력을 인가함으로써, 진공 처리 챔버(2) 내에 바람직한 해리 상태에서 그리고 고밀도의 플라즈마를 형성할 수 있다.
하부 전극으로서의 서셉터(5)에는, 제2 고주파 전원(50)이 접속되어 있고, 그 급전선에는 정합기(51)가 사이에 삽입되어 있다. 이 제2 고주파 전원(50)은, 제1 고주파 전원(40)보다 낮은 주파수의 범위의 고주파 전력을 공급하도록 구성되어 있다. 이러한 범위의 주파수의 고주파 전력을 인가함으로써, 피처리 기판인 반도체 웨이퍼(W)에 대하여 대미지를 부여하는 일 없이 적절한 이온 작용을 부여할 수 있도록 되어 있다. 제2 고주파 전원(50)의 주파수로서는, 예를 들면 20MHz 이하 정도의 주파수가 이용된다.
상기 구성의 플라즈마 에칭 장치(1)는, 제어부(60)에 의해, 그 동작이 통괄적으로 제어된다. 이 제어부(60)에는, CPU를 구비하여 플라즈마 에칭 장치(1)의 각 부를 제어하는 프로세스 컨트롤러(61)와, 유저 인터페이스부(62)와, 기억부(63)가 설치되어 있다.
유저 인터페이스부(62)는, 공정 관리자가 플라즈마 에칭 장치(1)를 관리하기 위해 커맨드의 입력 조작을 행하는 키보드나, 플라즈마 에칭 장치(1)의 가동 상황을 가시화하여 표시하는 디스플레이 등으로 구성되어 있다.
기억부(63)에는, 플라즈마 에칭 장치(1)에서 실행되는 각종 처리를 프로세스 컨트롤러(61)의 제어로 실현하기 위한 제어 프로그램(소프트웨어)이나 처리 조건 데이터 등이 기억된 레시피가 격납되어 있다. 그리고, 필요에 따라서, 유저 인터페이스부(62)로부터의 지시 등으로 임의의 레시피를 기억부(63)로부터 호출하여 프로세스 컨트롤러(61)에서 실행시킴으로써, 프로세스 컨트롤러(61)의 제어하에서, 플라즈마 에칭 장치(1)에서의 소망하는 처리가 행해진다. 또한, 제어 프로그램이나 처리 조건 데이터 등의 레시피는, 컴퓨터로 판독 가능한 컴퓨터 기억 매체(예를 들면, 하드 디스크, CD, 플렉시블 디스크, 반도체 메모리 등)에 격납된 상태의 것을 이용하거나, 혹은, 다른 장치로부터, 예를 들면 전용 회선을 통하여 수시 전송시켜 온라인에서 이용하거나 하는 것도 가능하다.
상기 구성의 플라즈마 에칭 장치(1)에 의해, 반도체 웨이퍼(W)의 플라즈마 에칭을 행하는 경우, 우선, 반도체 웨이퍼(W)는, 게이트 밸브(32)가 개방된 후, 도시하지 않은 로드락실로부터 진공 처리 챔버(2) 내로 반입되고, 정전 척(11) 상에 올려놓여진다. 그리고, 직류 전원(13)으로부터 직류 전압이 인가됨으로써, 반도체 웨이퍼(W)가 정전 척(11) 상에 정전 흡착된다. 이어서, 게이트 밸브(32)가 닫혀지고, 배기 장치(35)에 의해, 진공 처리 챔버(2) 내가 소정의 진공도까지 진공 흡인된다.
그 후, 밸브(28)가 개방되고, 처리 가스 공급원(30)으로부터 소정의 처리 가스가, 매스플로우 컨트롤러(29)에 의해 그 유량이 조정되면서, 처리 가스 공급관(27), 가스 도입구(26)를 통과하여 상부 전극(21)의 중공부(中空部)로 도입되고, 추가로 전극판(24)의 토출공(23)을 통과하여, 도 2의 화살표에 나타내는 바와 같이, 반도체 웨이퍼(W)에 대하여 균일하게 토출된다.
그리고, 진공 처리 챔버(2) 내의 압력이, 소정의 압력으로 유지된다. 그 후, 제1 고주파 전원(40)으로부터 소정의 주파수의 고주파 전력이 상부 전극(21)에 인가된다. 이에 따라, 상부 전극(21)과 하부 전극으로서의 서셉터(5)와의 사이에 고주파 전계가 발생하여, 처리 가스가 해리되어 플라즈마화한다.
한편, 필요에 따라서 제2 고주파 전원(50)으로부터, 상기의 제1 고주파 전원(40)보다 낮은 주파수의 고주파 전력이 하부 전극인 서셉터(5)에 인가된다. 이에 따라, 플라즈마 중의 이온이 서셉터(5)측으로 인입되어, 이온 어시스트에 의해 에칭의 이방성이 높아진다. 또한, 후술하는 플라즈마 처리의 각 실시예에서는, 이 제2 고주파 전원(50)으로부터의 고주파 전력의 인가는 행하지 않는다.
그리고, 소정의 플라즈마 에칭 처리가 종료되면, 고주파 전력의 공급 및 처리 가스의 공급이 정지되고, 상기한 수순과는 반대의 수순으로, 반도체 웨이퍼(W)가 진공 처리 챔버(2) 내로부터 반출된다.
다음으로, 도 1을 참조하여 본 실시 형태에 따른 반도체 웨이퍼(W)의 단면 구성에 대해서 설명한다. 도 1에 나타내는 바와 같이, 반도체 웨이퍼(W)에는, 상측으로부터 순서대로, 이산화실리콘(SiO2)층(101), 텅스텐(W)층(102), 질화티탄(TiN)층(103), 폴리실리콘(Poly-Si)층(104), 질화티탄(TiN)층(105), 텅스텐(W)층(106), 이산화실리콘(SiO2)층(107)이, 이 순서로 적층되도록 형성되어 있다.
상기 이산화실리콘(SiO2)층(101), 텅스텐(W)층(102), 질화티탄(TiN)층(103), 폴리실리콘(Poly-Si)층(104), 질화티탄(TiN)층(105), 텅스텐(W)층(106)은, 플라즈마 에칭에 의해, 소정의 패턴으로 패터닝되어 있고, 이 패턴의 측벽부에는, 퇴적물(디포지션물)(110)이 퇴적되어 있다. 이러한 패터닝을 위한 플라즈마 에칭은, 예를 들면, 도 2에 나타낸 플라즈마 에칭 장치(1)에 의해 행할 수 있다.
퇴적물(110)은, 이산화실리콘(SiO2)층(101), 텅스텐(W)층(102), 질화티탄(TiN)층(103), 폴리실리콘(Poly-Si)층(104), 질화티탄(TiN)층(105), 텅스텐(W)층(106)을 플라즈마 에칭할 때의 잔사를 포함하고 있다. 즉, 퇴적물(110)은, 금속인 텅스텐과 티탄을 포함하고 있고, 그 주(主)성분은 텅스텐(산화물)이다.
상기의 퇴적물(110)이 남은 채로, 후공정에서 CVD를 행하면, 퇴적물(110)이 이상 성장의 원인(핵)이 된다. 이 때문에, 퇴적물(110)을 제거할 필요가 있다. 이 퇴적물(110)의 제거시에, 웨트 세정을 이용하면 패턴 쓰러짐이 발생할 우려가 있다. 또한, 가열 처리 또는 불소 함유 가스에 의한 가스 처리에 의한 방법에서는, 상기의 적층 구조를 플라즈마 에칭했을 때에 생성된 퇴적물(110)을 제거할 수 없다.
한편, 불소를 함유하는 가스, 예를 들면, NF3, CHF3, CH2F2 등의 가스를 이용한 플라즈마에 노출하면, 퇴적물(110)은 제거할 수 있지만, 패턴 중의 각 층, 특히 금속층인 텅스텐(W)층(102), 텅스텐(W)층(106)이 사이드 에칭되어 패턴이 가늘어져 버린다.
실제로, 비교예 1로서, 도 2에 나타낸 평행 평판형의 플라즈마 처리 장치를 이용하여, 이하의 조건에서 처리 챔버 내에 플라즈마를 발생시켜 퇴적물(110)의 제거를 행했다.
처리 가스 : NF3/O2/Ar=20/30/180sccm
압력 : 1.33Pa(10mTorr)
고주파 전력(상부/하부) : 300/0W
온도(중앙부/주연부/냉매) : 40/40/30℃
시간 : 30초
상기 플라즈마 처리의 결과, 퇴적물(110)은 감소했지만, 패턴 중의 구조물인 폴리실리콘(Poly-Si)층(104), 이산화실리콘(SiO2)층(101), 특히 텅스텐(W)층(102), 텅스텐(W)층(106)이 사이드 에칭되어 패턴이 가늘어져 버렸다.
그래서, 본 실시 형태에서는, 패턴의 측벽부, 특히 금속층(텅스텐(W)층(102), 텅스텐(W)층(106))의 측벽부에, 당해 금속층을 구성하는 금속(W)의 산화물 또는 염화물로 이루어지는 보호층을 형성하는 보호층 형성 공정과, 불소 원자를 포함하는 가스의 플라즈마를 작용시켜 퇴적물(110)을 제거하는 퇴적물 제거 공정을 행한다. 이에 따라, 사이드 에칭에 의해 패턴이 가늘어져 버리는 것을 방지하면서 퇴적물(110)을 제거한다. 또한, 상기 보호층 형성 공정 및 퇴적물 제거 공정 후, 수소를 포함하는 플라즈마를 작용시켜, 패턴의 측벽부에 형성된 산화물 또는 염화물을 환원하는 환원 공정을 행한다.
보호층 형성 공정과, 퇴적물 제거 공정은, 이들 공정을 번갈아 반복하여 복수회 행하는 방법(사이클 처리), 동시에 행하는 방법, 보호층 형성 공정을 맨 처음에 1회 행한 후, 퇴적물 제거 공정을 행하는 방법 중 어느 것에 의해 행할 수 있다.
보호층 형성 공정과, 퇴적물 제거 공정을 번갈아 반복하여 복수회 행하는 사이클 처리에서는, 보호층 형성 공정에, 산소 가스의 플라즈마를 작용시켜 금속층을 구성하는 금속의 산화물을 생성하는 플라즈마 처리를 이용할 수 있다. 또한, 사이클 처리에 있어서의 보호층 형성 공정에는, 염소 가스 등의 염소 원자를 포함하는 가스의 플라즈마를 작용시켜 금속층을 구성하는 금속의 염화물을 생성하는 플라즈마 처리를 이용할 수도 있다.
보호층 형성 공정과, 퇴적물 제거 공정을 동시에 행하는 경우는, 퇴적물 제거 공정을 플라즈마 처리에 의해 행하는 점에서, 보호층 형성 공정도 플라즈마 처리에 의해 행하게 된다. 따라서, 보호층 형성 공정은, 산소 가스의 플라즈마를 작용시켜 금속층을 구성하는 금속의 산화물을 생성하는 플라즈마 처리, 또는, 염소 가스 등의 염소 원자를 포함하는 가스의 플라즈마를 작용시켜 금속층을 구성하는 금속의 염화물을 생성하는 플라즈마 처리를 이용하게 된다.
보호층 형성 공정을 1회만 행한 후 퇴적물 제거 공정을 행하는 방법을 이용하는 경우, 보호층 형성 공정은, 상기한 바와 같은 플라즈마 처리에 의해 행해도 좋고, 또한 플라즈마 처리에 한하지 않고, 예를 들면, 산소 가스 분위기하에서 반도체 웨이퍼(W)를 소정 온도, 예를 들면 250℃로 가열하여 열산화에 의해 금속층을 구성하는 금속의 산화물을 생성하는 방법에 의해 행해도 좋다.
퇴적물 제거 공정에서는, 불소 원자를 포함하는 가스로서, 예를 들면, NF3, CHF3, CH2F2 등의 적어도 어느 1종을 이용할 수 있다. 또한, 패턴에 포함되는 금속으로서는, 상기한 텅스텐(W)이나 티탄(Ti)이 있다.
실시예 1로서, 이하의 조건에서, 보호층 형성 공정과 퇴적물 제거 공정을 번갈아 반복하여 복수회 행하는 사이클 처리를 행했다.
(보호층 형성 공정)
처리 가스 : O2/Ar=200/800sccm
압력 : 13.3Pa(100mTorr)
고주파 전력(상부/하부) : 300/0W
온도(중앙부/주연부/냉매) : 60/60/30℃
시간 : 10초
(퇴적물 제거 공정)
처리 가스 : NF3/O2/Ar=8/200/800sccm
압력 : 13.3Pa(100mTorr)
고주파 전력(상부/하부) : 300/0W
온도(중앙부/주연부/냉매) : 60/60/30℃
시간 : 5초
상기의 사이클 처리를, 퇴적물 제거 공정의 합계 시간이 20초가 되도록 4회 반복하여 행했다.
또한, 비교예 2로서, 상기의 퇴적물 제거 공정만을 계속해서 20초 행했다.
상기의 실시예 1과 비교예 2를 비교하면, 퇴적물이 잔존하는 최대 막두께는 모두 7nm가 되어, 퇴적물의 제거 속도는 대략 동일하다는 것을 알 수 있었다.
또한, 도 1에 나타낸 패턴 구조의 텅스텐 부분의 패턴 폭(CD)은, 실시예 1에서는 20.3nm, 비교예 2에서는 18.5nm가 되어, 실시예 1에서는 비교예 2에 비교하여 분명히 텅스텐 부분의 사이드 에칭에 의한 패턴 가늘어짐을 억제할 수 있었다.
상기의 실시예 1과 같이, 산소 플라즈마에 의한 보호층 형성 공정을, 불소 플라즈마에 의한 퇴적물 제거 공정 사이에 넣음으로써, 패턴 구조의 CD를 유지하면서, 퇴적물 제거의 속도에 대해서는, 퇴적물 제거 공정만을 행한 경우와 동일하게 할 수 있고, 경우에 따라서는 가속할 수 있는 경우도 있었다. 또한, 가속할 수 있는 부분에 관해서는 퇴적물 중에 유기물을 포함할 가능성이 있다. 또한, 퇴적물은 맨 처음부터 산화되어 있기 때문에, 산화 처리에 의한 보호층 형성 공정을 가해도, 퇴적물 제거 공정에 있어서의 퇴적물 제거의 속도가 떨어지지 않는다고 생각된다.
다음으로, 보호층 형성 공정과 퇴적물 제거 공정을 동시에 행하는 실시예 2로서, 이하의 조건에서 플라즈마 처리를 행했다.
처리 가스 : CHF3/O2/N2=4/200/500sccm
압력 : 13.3Pa(100mTorr)
고주파 전력(상부/하부) : 300/0W
온도(중앙부/주연부/냉매) : 60/60/30℃
시간 : 144초
상기의 실시예 2에서는, O2/CHF3의 유량비를 50으로 했다. 이 실시예 2에 대한 비교예 3으로서,
처리 가스 : CHF3/O2/N2=4/100/500sccm
으로 하고, O2/CHF3의 유량비를 25로 하여 플라즈마 처리를 행했다. 이들 실시예 2와 비교예 3을 비교하면, 비교예 3에서는, 퇴적물은 제거할 수 있었지만, 도 1에 나타낸 구조의 텅스텐 부분의 패턴 폭이 가늘어져, 패턴의 쓰러짐이 발생했다. 이에 대하여, 실시예 2에서는, 퇴적물을 제거할 수 있고, 그리고, 패턴의 쓰러짐이 발생하는 것과 같은 일은 없었다.
상기의 실시예 2 및 비교예 3으로부터 분명한 바와 같이, 보호층 형성 공정과 퇴적물 제거 공정을 동시에 행하는 경우, 산소 가스와 불소 원자를 포함하는 가스의 유량비(산소 가스의 유량/불소 원자를 포함하는 가스의 유량)는, 25보다 크게 하는 것이 바람직하고, 50 정도로 하는 것이 더욱 바람직하다.
실시예 3으로서, 이하의 조건에서 보호층 형성 공정과 퇴적물 제거 공정을 번갈아 반복하여 복수회 행하는 사이클 처리를 행했다.
(보호층 형성 공정)
처리 가스 : Cl2/N2=160/500sccm
압력 : 13.3Pa(100mTorr)
고주파 전력(상부/하부) : 300/0W
온도(중앙부/주연부/냉매) : 60/60/30℃
시간 : 5초
(퇴적물 제거 공정)
처리 가스 : NF3/O2/N2=4/200/500sccm
압력 : 13.3Pa(100mTorr)
고주파 전력(상부/하부) : 300/0W
온도(중앙부/주연부/냉매) : 60/60/30℃
시간 : 5초
상기의 사이클 처리를, 퇴적물 제거 공정의 합계 시간이 20초가 되도록 4회 반복하여 행한 결과, 전술한 비교예 1과 동일한 속도로 퇴적물을 제거할 수 있었다. 또한, 도 1에 나타낸 구조의 텅스텐 부분의 패턴 폭(CD)은 19.8nm가 되어, 전술한 실시예 1과 대략 동일해졌다. 따라서, 실시예 3에서는, 사이드 에칭에 의한 텅스텐 부분의 패턴 가늘어짐을 유효하게 억제하면서, 퇴적물을 효율 좋게 제거할 수 있는 것을 알 수 있었다.
상기와 같이, 보호층 형성 공정에 있어서 Cl2 가스의 플라즈마를 이용하여 금속의 염화물의 보호층을 형성하는 경우도, 산소 가스의 플라즈마를 이용하여 금속의 산화물의 보호층을 형성하는 경우와 동일하게, Cl2 가스의 유량과 NF3 가스 등의 불소 원자를 포함하는 가스의 유량비(Cl2의 가스 유량/NF3의 가스 유량)를 높게, 예를 들면 25보다 크게 하며, 예를 들면 50 정도로 함으로써, 보호층 형성 공정과 퇴적물 제거 공정을 동시에 행할 수 있다.
실시예 4로서, 퇴적물 제거 공정 전에, 열산화에 의한 보호층 형성 공정을 1회 행한 경우의 효과를 확인하기 위한 실험을 이하의 조건에서 실시했다.
(보호층 형성 공정)
처리 가스 : O2/N2=3000/600sccm
압력 : 172.9Pa(1300mTorr)
온도 : 250℃
시간 : 25초
(퇴적물 제거 공정)
처리 가스(1) : CHF3/N2/O2=4/200/500sccm
처리 가스(2) : N2/Cl2=500/160sccm
압력 : 13.3Pa(100mTorr)
고주파 전력(상부/하부) : 300/0W
온도(중앙부/주연부/냉매) : 60/60/30℃
시간 : 처리 가스(1) 8초+처리 가스(2) 5초를 18사이클
상기 실시예 4의 보호층 형성 공정은, 산소 분위기에서 반도체 웨이퍼를 가열하는 것에 의한 열산화에 의해 보호층을 형성하는 것이다. 또한, 비교예 4로서, 상기 보호층 형성 공정을 행하지 않고, 상기 실시예 4와 동일한 퇴적물 제거 공정만을 행했다. 이들 실시예 4와 비교예 4를 비교한 결과, 실시예 4에서는, 비교예 4에 비교하여, 특히 패턴이 치밀하게 형성되어 있는 부분에 있어서, 도 1에 나타낸 구조의 텅스텐 부분의 패턴 폭(CD)의 감소를 억제하면서 퇴적물을 효율 좋게 제거할 수 있음을 알 수 있었다.
또한, 상기의 실시예 1∼4에서는, 불소 원자를 포함하는 가스로서, CHF3 가스, NF3 가스를 사용했지만, 다른 불소 원자를 포함하는 가스, 예를 들면 CH2F2 가스를 사용한 경우도 동일한 결과가 되었다.
또한, 상기의 실시예 1∼4에서는, 희석 가스로서 Ar 혹은 N2를 사용했지만, 다른 불활성 가스, 예를 들면 He을 사용해도 좋다.
다음으로, 환원 처리에 대한 실시예 5에 대해서 설명한다. 상기의 실시예 4에 있어서의 퇴적물 제거 공정과 동일한 처리를 행한 후의 반도체 웨이퍼(표면에 텅스텐층을 형성한 블랭킷 웨이퍼)의 상태를 XPS로 측정한 결과, 텅스텐이 산화되었기 때문에, 텅스텐(W)과 산소(O)의 존재비(W/O)가 0.72가 되어 있었다. 또한, 할로겐이 잔류하고, Cl이 5.2%, F가 1.9% 존재하고 있었다. 이것에 희(希)불산(DHF) 0.5%에 의한 웨트 세정(희불산에 의한 1분간의 세정 후, 증류수(DIW)에 의한 1분간의 세정)을 행한 결과, 텅스텐(W)과 산소(O)의 존재비(W/O)가 1.61, Cl 및 F가 0%가 되었다.
실시예 5에서는, 이하의 조건에서, 상기의 실시예 4에 있어서의 퇴적물 제거 공정과 동일한 처리를 행한 후의 반도체 웨이퍼(표면에 텅스텐층을 형성한 블랭킷 웨이퍼)에 H2 플라즈마에 의한 환원 처리를 행했다.
처리 가스 : H2/Ar=40/960sccm
압력 : 106.4Pa(800mTorr)
고주파 전력(상부/하부) : 300/0W
온도 : 60℃
시간 : 1분
상기의 H2 플라즈마에 의한 환원 처리를 행한 후의 반도체 웨이퍼는, 텅스텐(W)과 산소(O)의 존재비(W/O)가 1.58, Cl 및 F가 0%가 되어, 희불산(DHF)에 의한 웨트 세정을 행한 경우와 대략 동일한 상태로 회복시킬 수 있었다.
실시예 6으로서, 이하의 조건에서 보호층 형성 공정과 퇴적물 제거 공정을 번갈아 반복하여 복수회 행하는 사이클 처리를 행했다.
(보호층 형성 공정)
처리 가스 : Cl2/Ar/O2=250/500/50sccm
압력 : 13.3Pa(100mTorr)
고주파 전력(상부/하부) : 150/0W
온도(중앙부/주연부/냉매) : 60/60/20℃
시간 : 5초
(퇴적물 제거 공정)
처리 가스 : CHF3/O2/Ar=4/300/500sccm
압력 : 13.3Pa(100mTorr)
고주파 전력(상부/하부) : 150/0W
온도(중앙부/주연부/냉매) : 60/60/20℃
시간 : 8초
상기의 사이클 처리를, 30회 반복하여 행했다. 상기의 보호층 형성 공정에서는, 텅스텐의 표면에 WOCl4를 보호층으로서 형성한다. 이 실시예 6에 있어서도, 퇴적물을 제거할 수 있었다. 또한, 도 1에 나타낸 구조의 텅스텐 부분의 패턴 폭(CD)은 21.8nm가 되어, 사이드 에칭에 의한 텅스텐 부분의 패턴 가늘어짐을 유효하게 억제할 수 있었다. 또한, 실시예 6에서는, 처리 가스에 N2 가스를 사용하지 않기 때문에, 조해성(deliquescence)이 있는 NH4F나 NH4Cl에 기인하는 파티클(시간과 함께 증가함)의 발생을 방지할 수 있다.
이상 설명한 바와 같이, 본 실시 형태 및 실시예에 의하면, 사이드 에칭에 의한 패턴 가늘어짐을 억제하면서, 드라이 처리에 의해 패턴 측벽에 퇴적된 금속을 포함하는 퇴적물을 효율 좋게 제거할 수 있다. 또한, 본 발명은 상기의 실시 형태 및 실시예에 한정되는 것이 아니며, 각종 형태가 가능하다.
W : 반도체 웨이퍼
101 : 이산화실리콘(SiO2)층
102 : 텅스텐(W)층
103 : 질화티탄(TiN)층
104 : 폴리실리콘(Poly-Si)층
105 : 질화티탄(TiN)층
106 : 텅스텐(W)층
107 : 이산화실리콘(SiO2)층(107)
110 : 퇴적물

Claims (8)

  1. 기판에 형성된 금속층을 플라즈마 에칭하는 공정을 거쳐 적층 구조 중에 상기 금속층을 갖는 패턴을 형성한 후, 상기 금속층을 구성하는 금속을 포함하여 상기 패턴의 측벽부에 퇴적된 퇴적물을 제거하는 플라즈마 처리 방법으로서,
    상기 금속층의 측벽부에, 상기 금속의 산화물 또는 염화물을 형성하는 보호층 형성 공정과,
    불소 원자를 포함하는 가스의 플라즈마를 작용시켜 상기 퇴적물을 제거하는 퇴적물 제거 공정과,
    상기 보호층 형성 공정 및 상기 퇴적물 제거 공정 후, 수소를 포함하는 플라즈마를 작용시켜 상기 금속의 산화물 또는 염화물을 환원하는 환원 공정을 구비한 것을 특징으로 하는 플라즈마 처리 방법.
  2. 제1항에 있어서,
    상기 보호층 형성 공정에서는, 산소 가스의 플라즈마를 작용시켜 상기 금속의 산화물을 형성, 또는 염소 플라즈마를 작용시켜 상기 금속의 염화물을 형성하고, 당해 보호층 형성 공정과 상기 퇴적물 제거 공정을 번갈아 복수회 반복하여 행하고, 이 후 상기 환원 공정을 행하는 것을 특징으로 하는 플라즈마 처리 방법.
  3. 제1항에 있어서,
    상기 보호층 형성 공정에서는, 산소 가스의 플라즈마를 작용시켜 상기 금속의 산화물을 형성, 또는 염소 가스의 플라즈마를 작용시켜 상기 금속의 염화물을 형성하고, 당해 보호층 형성 공정과 상기 퇴적물 제거 공정을 동시에 행하며, 산소 가스 또는 염소 가스의 유량과, 불소 원자를 포함하는 가스의 유량과의 비(산소 가스 또는 염소 가스의 유량/불소 원자를 포함하는 가스의 유량)를 25보다 크게 하는 것을 특징으로 하는 플라즈마 처리 방법.
  4. 제1항에 있어서,
    상기 보호층 형성 공정에서는, 산소 가스 분위기에서 상기 기판을 가열하여 상기 금속의 산화물을 형성하고, 당해 보호층 형성 공정을 상기 퇴적물 제거 공정 전에 1회만 행하는 것을 특징으로 하는 플라즈마 처리 방법.
  5. 제1항 내지 제4항 중 어느 한 항에 있어서,
    상기 불소 원자를 포함하는 가스가, NF3, CHF3, CH2F2 중 적어도 어느 1종인 것을 특징으로 하는 플라즈마 처리 방법.
  6. 제1항 내지 제4항 중 어느 한 항에 있어서,
    상기 금속층이 텅스텐을 포함하는 층인 것을 특징으로 하는 플라즈마 처리 방법.
  7. 제1항 내지 제4항 중 어느 한 항에 있어서,
    상기 금속층이 티탄을 포함하는 층인 것을 특징으로 하는 플라즈마 처리 방법.
  8. 기판에 형성된 금속층을 플라즈마 에칭하는 공정을 거쳐 적층 구조 중에 상기 금속층을 갖는 패턴을 형성한 후, 상기 금속층을 구성하는 금속을 포함하여 상기 패턴의 측벽부에 퇴적된 퇴적물을 제거하는 퇴적물의 제거 프로세스를 갖는 반도체 장치의 제조 방법으로서,
    상기 퇴적물의 제거 프로세스는,
    상기 금속층의 측벽부에, 상기 금속의 산화물 또는 염화물을 형성하는 보호층 형성 공정과,
    불소 원자를 포함하는 가스의 플라즈마를 작용시켜 상기 퇴적물을 제거하는 퇴적물 제거 공정과,
    상기 보호층 형성 공정 및 상기 퇴적물 제거 공정 후, 수소를 포함하는 플라즈마를 작용시켜 상기 금속의 산화물 또는 염화물을 환원하는 환원 공정을 구비한 것을 특징으로 하는 반도체 장치의 제조 방법.
KR1020110067163A 2010-07-09 2011-07-07 플라즈마 처리 방법 및 반도체 장치의 제조 방법 KR101787514B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2010156543 2010-07-09
JPJP-P-2010-156543 2010-07-09
JP2011129790A JP5713808B2 (ja) 2010-07-09 2011-06-10 プラズマ処理方法及び半導体装置の製造方法
JPJP-P-2011-129790 2011-06-10

Publications (2)

Publication Number Publication Date
KR20120005964A KR20120005964A (ko) 2012-01-17
KR101787514B1 true KR101787514B1 (ko) 2017-10-18

Family

ID=45428136

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110067163A KR101787514B1 (ko) 2010-07-09 2011-07-07 플라즈마 처리 방법 및 반도체 장치의 제조 방법

Country Status (5)

Country Link
US (1) US9177781B2 (ko)
JP (1) JP5713808B2 (ko)
KR (1) KR101787514B1 (ko)
CN (1) CN102315095B (ko)
TW (1) TWI536425B (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9230825B2 (en) * 2012-10-29 2016-01-05 Lam Research Corporation Method of tungsten etching
CN105097700B (zh) * 2014-04-24 2018-07-20 中芯国际集成电路制造(上海)有限公司 一种半导体器件的制备方法
JP6502160B2 (ja) * 2015-05-11 2019-04-17 東京エレクトロン株式会社 被処理体を処理する方法
CN111107949B (zh) * 2017-12-18 2022-04-19 积水化学工业株式会社 表面处理方法和装置
KR102172031B1 (ko) * 2018-01-31 2020-10-30 주식회사 히타치하이테크 플라스마 처리 방법, 및 플라스마 처리 장치
CN113053744B (zh) * 2019-12-27 2024-03-22 株式会社日立高新技术 半导体装置的制造方法
CN114141631A (zh) * 2020-09-03 2022-03-04 长鑫存储技术有限公司 金属连线的制备方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007067336A (ja) * 2005-09-02 2007-03-15 Matsushita Electric Ind Co Ltd 半導体装置の製造方法及び半導体装置

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3326644B2 (ja) * 1993-11-16 2002-09-24 ソニー株式会社 シリコン系材料層の加工方法
US5575888A (en) 1995-04-14 1996-11-19 The United States Of America As Represented By The Secretary Of The Navy Sidewall passivation by oxidation during refractory-metal plasma etching
JP2891952B2 (ja) 1996-12-17 1999-05-17 芝浦メカトロニクス株式会社 半導体装置の製造方法
KR100268926B1 (ko) * 1996-12-31 2000-10-16 김영환 반도체소자의 배선 형성방법
JPH11186237A (ja) * 1997-12-25 1999-07-09 Sony Corp 半導体装置の製造方法
US6297147B1 (en) * 1998-06-05 2001-10-02 Applied Materials, Inc. Plasma treatment for ex-situ contact fill
JP2000082693A (ja) 1998-09-04 2000-03-21 Fujitsu Ltd 半導体装置の製造方法
US6207583B1 (en) * 1998-09-04 2001-03-27 Alliedsignal Inc. Photoresist ashing process for organic and inorganic polymer dielectric materials
JP2000311885A (ja) * 1999-04-26 2000-11-07 Mitsubishi Electric Corp 金属積層配線を有する半導体装置およびその製造方法
JP2001085411A (ja) * 1999-09-16 2001-03-30 Matsushita Electric Ind Co Ltd 真空処理方法
KR100338768B1 (ko) * 1999-10-25 2002-05-30 윤종용 산화막 제거방법 및 산화막 제거를 위한 반도체 제조 장치
US6431182B1 (en) * 1999-10-27 2002-08-13 Advanced Micro Devices, Inc. Plasma treatment for polymer removal after via etch
KR100366623B1 (ko) * 2000-07-18 2003-01-09 삼성전자 주식회사 반도체 기판 또는 lcd 기판의 세정방법
US20040118697A1 (en) * 2002-10-01 2004-06-24 Applied Materials, Inc. Metal deposition process with pre-cleaning before electrochemical deposition
CN100392825C (zh) * 2005-05-18 2008-06-04 联华电子股份有限公司 一种去除晶片表面上蚀刻残留物的方法
US8323521B2 (en) * 2009-08-12 2012-12-04 Tokyo Electron Limited Plasma generation controlled by gravity-induced gas-diffusion separation (GIGDS) techniques

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007067336A (ja) * 2005-09-02 2007-03-15 Matsushita Electric Ind Co Ltd 半導体装置の製造方法及び半導体装置

Also Published As

Publication number Publication date
US20120009786A1 (en) 2012-01-12
US9177781B2 (en) 2015-11-03
KR20120005964A (ko) 2012-01-17
CN102315095A (zh) 2012-01-11
TWI536425B (zh) 2016-06-01
CN102315095B (zh) 2014-04-09
TW201225154A (en) 2012-06-16
JP5713808B2 (ja) 2015-05-07
JP2012033891A (ja) 2012-02-16

Similar Documents

Publication Publication Date Title
JP7343543B2 (ja) 高アスペクト比の構造体のための除去方法
KR101787514B1 (ko) 플라즈마 처리 방법 및 반도체 장치의 제조 방법
WO2006057236A1 (ja) 基板処理方法および半導体装置の製造方法
KR101540816B1 (ko) 플라즈마 에칭 방법, 컴퓨터 기억 매체 및 플라즈마 에칭 장치
TWI781757B (zh) 用於移除含鋁薄膜之系統及方法
JP7401593B2 (ja) 空隙を形成するためのシステム及び方法
JP2014096500A (ja) プラズマエッチング方法及びプラズマエッチング装置
TW201742149A (zh) 蝕刻方法
JP2015079793A (ja) プラズマ処理方法
JP4755963B2 (ja) 半導体装置の製造方法
US20220351979A1 (en) Systems and methods for selective metal compound removal
KR100867174B1 (ko) 반도체 장치의 제조 방법, 반도체 장치의 제조 장치, 제어프로그램 및 컴퓨터 기억 매체
JP4684924B2 (ja) プラズマエッチング方法、プラズマエッチング装置及びコンピュータ記憶媒体
TWI544543B (zh) A manufacturing method of a semiconductor device, and a computer recording medium
JP2012015411A (ja) 半導体装置の製造方法及び半導体装置
JP5089871B2 (ja) 半導体装置の製造方法
CN115803846A (zh) 用于去除含氮化物膜的系统和方法
US11417527B2 (en) Method and device for controlling a thickness of a protective film on a substrate
CN116457919A (zh) 用于半导体图案化应用的氧化锡及碳化锡材料
JP5058478B2 (ja) 半導体装置の製造方法、プラズマ処理方法、半導体装置の製造装置、制御プログラム及びコンピュータ記憶媒体
JP2007251034A (ja) プラズマ処理方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant