JP3326644B2 - シリコン系材料層の加工方法 - Google Patents

シリコン系材料層の加工方法

Info

Publication number
JP3326644B2
JP3326644B2 JP28664093A JP28664093A JP3326644B2 JP 3326644 B2 JP3326644 B2 JP 3326644B2 JP 28664093 A JP28664093 A JP 28664093A JP 28664093 A JP28664093 A JP 28664093A JP 3326644 B2 JP3326644 B2 JP 3326644B2
Authority
JP
Japan
Prior art keywords
etching
gas
film
protective film
silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP28664093A
Other languages
English (en)
Other versions
JPH07142446A (ja
Inventor
誠一 福田
哲也 辰巳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP28664093A priority Critical patent/JP3326644B2/ja
Priority to KR1019940029879A priority patent/KR100278185B1/ko
Publication of JPH07142446A publication Critical patent/JPH07142446A/ja
Priority to US08/699,079 priority patent/US5660681A/en
Application granted granted Critical
Publication of JP3326644B2 publication Critical patent/JP3326644B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041Cleaning
    • H01L21/02057Cleaning during device manufacture
    • H01L21/02068Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers
    • H01L21/02071Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers the processing being a delineation, e.g. RIE, of conductive layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321After treatment
    • H01L21/3213Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H01L21/32137Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas of silicon-containing layers
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00Semiconductor device manufacturing: process
    • Y10S438/963Removing process residues from vertical substrate surfaces

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Drying Of Semiconductors (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は半導体プロセス等の微細
加工に適用されるシリコン系材料層の加工方法に関し、
特にシリコン化合物を側壁保護膜に用いるドライエッチ
ング・プロセスの良好な後処理方法に関する。
【0002】
【従来の技術】近年のVLSI,ULSI等の高集積化
デバイスにみられるように半導体装置のデザイン・ルー
ルが高度に微細化されるに伴い、ドライエッチングの分
野においても高選択性、高異方性、実用的なエッチング
速度、低汚染性、低ダメージ性等の諸要求を可能な限り
高いレベルで同時達成することが強く求められている。
ただし、これらの諸要求は互いに取捨選択される関係に
あるため、実際のプロセスではこれらを実用レベルで許
容できる範囲に適宜調整しながらエッチングを行ってい
るのが実情である。
【0003】従来、単結晶シリコン、ポリシリコン、高
融点金属シリサイド、ポリサイド等のシリコン系材料層
のエッチングには、フロン113(C2 Cl3 3 )に
代表されるクロロフルオロカーボン・ガス(CFCガ
ス)がエッチング・ガスとして広く用いられてきた。し
かし、上記フロン113のようにいわゆる特定フロンに
指定されているガスはもちろん、それ以外のCFCガス
に対しても地球環境保護の観点から規制が厳しくなる方
向にあるため、様々な代替ガス系が提案されている。
【0004】この代替ガス系は、主エッチング種として
フッ素系化学種以外のハロゲン系化学種、すなわち塩素
系化学種や臭素系化学種を用いるものが多い。これは、
シリコン系材料層に対して自発的な化学反応を起こし易
いF* (フッ素ラジカル)を排し、代わりにCl+ ,B
+ 等のイオン・アシスト機構により異方性形状を確保
すること、また特にゲート電極加工を行う場合の下地材
料であるゲート絶縁膜(SiOx )に対して高選択性を
確保することを意図したものである。
【0005】近年では、このCl系,Br系のエッチン
グ種にさらに酸素系化学種を共存させたエッチングを行
い、SiOx 系の反応生成物を側壁保護に用いる方法も
提案されている。例えば、第39回応用物理学関係連合
講演会(1992年春期年会),講演予稿集p.50
4,演題番号28p−NC−4には、HBr/O2 混合
ガスを用いたSiエッチングにおいて、レジスト・マス
クがSiO2 系材料で被覆されることにより、レジスト
・マスクの後退を防止し、異方性形状を達成した実験例
が報告されている。
【0006】以下、上述したようなCl系,Br系のエ
ッチング種と酸素系化学種とを共存させたエッチングを
行って、例えば、ゲート電極を形成する場合について説
明する。
【0007】先ず、図5に示されるように、シリコン基
板1上にゲート絶縁膜2、ポリシリコン層3と高融点金
属シリサイド層4とからなるポリサイド膜5、反射防止
膜6が順次形成されたウェハに対して、所定のパターニ
ングがなされたレジスト・マスク7を形成する。
【0008】そして、上記レジスト・マスク7をマスク
として、例えば、HBr/O2 混合ガスを放電解離させ
て、反応性イオンエッチング(RIE)を行い、ポリサ
イド膜5をエッチングする。上記RIEが行われると、
図6に示されるように、レジスト・マスク7が側壁保護
膜8で被覆されながら、このレジスト・マスク7によっ
てマスキングされていない領域が除去される。
【0009】ここで、上記側壁保護膜8は、レジスト・
マスク7の後退を防止し、異方性形状を達成することに
寄与している。なお、この側壁保護膜8は、エッチング
によりポリサイド膜5から放出されたSi原子の直接酸
化、もしくはエッチング反応生成物SiBrx の酸化に
より生成したSiOx 系生成物を主体とするものである
が、レジスト・マスク7のフォワード・スパッタリング
によって生成した炭素系反応生成物等をも含有してい
る。
【0010】
【発明が解決しようとする課題】上述のようにしてポリ
サイド膜5のエッチングがなされたら、後処理として、
レジスト・マスク7及び側壁保護膜8の除去を行う必要
がある。通常、この後処理としては、先ず、希フッ酸溶
液処理を行ってから、酸素系ガスを用いたプラズマ処理
を行っている。
【0011】このプロセスは、上記希フッ酸溶液処理に
よってSiOx 系生成物よりなる側壁保護膜8を溶解除
去した後、上記酸素ガスを用いたプラズマ処理によって
有機物よりなるレジスト・マスク7をアッシング除去す
ることを意図したものである。しかしながら、実際に
は、希フッ酸溶液処理を行った後、酸素系ガスを用いた
プラズマ処理を行っても、図7に示すように、側壁保護
膜8が残留してしまい、十分な除去が困難であった。
【0012】そして、上述のように側壁保護膜の除去が
不十分なまま、次工程、例えば層間絶縁膜の形成工程へ
ウェハを送ると、これが飛散してダストの原因となった
り、層間絶縁膜によるカバレッジが劣化する等の問題が
生ずる。
【0013】そこで本発明は、かかる従来の実情に鑑み
て提案されたものであり、側壁保護膜の除去を十分に、
且つ効率よく行うことが可能なシリコン系材料層の加工
方法を提供することを目的とする。
【0014】
【課題を解決するための手段】希フッ酸溶液処理を行っ
た後、酸素系ガスを用いたプラズマ処理を行っても、側
壁保護膜を十分に除去できなかった理由としては、側壁
保護膜8を構成するSiOx 系生成物が化学量論的に安
定な組成を有するものでなく、希フッ酸溶液に対する溶
解度が必ずしも高くないこと、側壁保護膜8中に混在す
る炭素系反応生成物等が何らかの働きをして、上記Si
x 系生成物の希フッ酸溶液に対する溶解度を低下させ
てしまうこと等が考えられる。
【0015】これより、本発明者等が鋭意検討を重ねた
結果、上記側壁保護膜を、酸素プラズマ処理により変性
させて、SiO2 に近い組成を有するものとすれば、希
フッ酸溶液に対する溶解度が高まることを見い出し、本
発明を完成するに至った。
【0016】すなわち、本発明に係るシリコン系材料層
の加工方法は、有機膜パターンをマスクとして、フッ素
系化学種以外のハロゲン系化学種と酸素系化学種とを生
成し得るエッチング・ガスを用いてシリコン系材料層の
ドライエッチングを行いながら、上記有機膜マスク及び
シリコン系材料層に亘って、SiOx系生成物よりなる
側壁保護膜を形成する工程と、酸素系ガスを用いたプラ
ズマ処理を行い、前記有機膜マスクを除去する工程と、
上記エッチング中に形成された側壁保護膜をSiO
変性させる工程と、希フッ酸溶液処理により上記変性さ
れた側壁保護膜を除去する工程とを有するものである。
【0017】ここで、上記側壁保護膜の変性とは、上記
酸素系ガスを用いたプラズマ処理により側壁保護膜中の
炭素原子を除去し、また、側壁保護膜を構成するSiO
x 系生成物を酸化して化学量論的に安定したSiO2
近づけることを表している。
【0018】そして、上記ドライエッチングは、フッ素
系化学種以外のハロゲン系化学種と酸素系化学種とを生
成し得るエッチング・ガスを用いて行うことが好まし
い。エッチング・ガスとして使用できるものとしては、
ハロゲン系化学種を生成するガスとして、Cl2 ,HC
l,NClx ,Br2 ,HBr等が挙げられ、酸素系化
学種を生成するガスとして、O2 ,ClOx ,NOx
が挙げられる。なお、上記ハロゲン系化学種と酸素系化
学種は、別々のガスから生成してもよいし、同一のガス
から生成してもよい。
【0019】上記フッ素系化学種以外のハロゲン系化学
種、例えばCl,Brを用いてエッチングを行うと、側
壁保護膜としてSiOx 系生成物が堆積するが、フッ素
系化学種を用いてエッチングを行っても、SiOx 系生
成物を側壁保護膜として堆積させることは難しい。これ
は、Si−F結合の原子間結合エネルギーがSi−O結
合のそれより大きいため、エッチングによりシリコン系
材料層からSi原子が放出されても、蒸気圧の高いSi
x が優先的に生成し、SiOx がほとんど堆積しない
からである。
【0020】なお、上記ドライエッチングの処理条件
は、常法に従って、エッチングされるシリコン系材料層
の種類や膜厚、用いるエッチング・ガスの種類等によっ
て適宜最適化して行えばよい。
【0021】そして、シリコン系材料層のドライエッチ
ングを行った後、酸素系ガスを用いたプラズマ処理を行
うと、上述したように側壁保護膜は変性してSiO2
近い組成となるので、この側壁保護膜は希フッ酸溶液処
理によって溶解させて除去すればよい。このとき、上記
酸素系ガスを用いたプラズマ処理や上記希フッ酸溶液処
理は、常法に従い適宜最適化した条件にて行えばよい。
【0022】
【作用】シリコン系材料層のエッチング時に形成される
側壁保護膜が、希フッ酸溶液処理に先だって酸素系ガス
を用いたプラズマ処理を行うことによって除去可能とな
るのは以下のような理由によると考えられる。
【0023】C−O結合の原子間結合エネルギーは、S
i−O結合のそれより圧倒的に大きい。このため、酸素
系ガスを用いたプラズマ処理が行われると、炭素成分と
Si成分とが不安定な組成で混在している側壁保護膜中
から炭素原子が先に引き抜かれる。これより、上記処理
によって、側壁保護膜中から炭素原子が除去され、側壁
保護膜は殆どSiOx 系生成物のみより構成されるもの
となる。
【0024】これに加えて、側壁保護膜を構成していた
SiOx 系生成物は酸化され、化学量論的に安定な組成
を有するSiO2 に近づく。なお、もちろん、上記酸素
系ガスを用いたプラズマ処理によって、有機膜マスクも
同時に燃焼除去される。
【0025】このように、酸素系ガスを用いたプラズマ
処理は、側壁保護膜を変性させて、希フッ酸溶液への溶
解度を高める。したがって、酸素系ガスを用いたプラズ
マ処理が行われた後に希フッ酸溶液処理を行うと、側壁
保護膜を十分に除去できるようになる。そして、側壁保
護膜が十分に除去されれば、ダストの発生も抑えられ、
層間絶縁膜によるカバレッジの劣化も防止できる。
【0026】
【実施例】以下、本発明に係るシリコン系材料層の加工
方法を適用した具体的な実施例について、図面を参照し
ながら説明する。
【0027】実施例1 本実施例においては、エッチング・ガスとしてCl2
スとO2 ガスを用いてポリサイド膜5のエッチングを行
い、ゲート電極を形成した。
【0028】以下、ゲート電極が形成される工程を図1
〜図4を用いて説明する。先ず、図1に示されるよう
に、Si基板1上にゲート絶縁膜2、n+ 型ポリシリコ
ン層3及びタングステンシリサイド(WSix )層4よ
りなるポリサイド膜5(ゲート電極層)、反射防止膜6
を順次形成し、さらに、パターニングがなされたレジス
ト・マスク7を形成した。
【0029】なお、上記ゲート絶縁膜2は、バッチ式熱
拡散炉にてSi基板1を熱酸化することによって、10
nm厚に形成されたものである。また、ポリサイド膜5
を構成するn+ 型ポリシリコン層3及びタングステンシ
リサイド層4は、下記の条件にてそれぞれ約100nm
の厚さに成膜したものである。
【0030】n+ 型ポリシリコン層3の成膜条件 装置: LP CVD装置 原料ガス: SiH4 ガス
400sccm PH3 ガス(SiH4 ベース0.5%) 100scc
m 圧力: 40Pa 成膜温度: 550℃
【0031】タングステンシリサイド層4の成膜条件 装置: LP CVD装置 原料ガス: SiH4 ガス 1000sccm WF6 ガス 10sccm 圧力: 26.6Pa 成膜温度: 360℃
【0032】また、反射防止膜6は、下記の成膜条件に
て、SiOx y 膜を28.3nm厚に成膜したもので
ある。
【0033】反射防止膜6の成膜条件 装置: プラズマCVD装置 原料ガス: SiH4 ガス 50sccm N2 Oガス 50sccm 圧力: 330Pa 成膜温度: 380℃ RF電力: 190W (13.56MHz)
【0034】なお、上記レジスト・マスク7は、例えば
ポジ型のノボラック系フォトレジスト材料を反射防止膜
6上に1.2μmの厚さに塗布し、i線(365nm)
による選択露光、現像を行うことによって、所望のパタ
ーンに形成されたものである。
【0035】そして、上述のようにして形成されたウェ
ハに対して、上記レジスト・マスク7をマスクとして、
反射防止膜6とポリサイド膜5のドライエッチングを行
った。エッチング条件は下記に示すとおりである。
【0036】エッチング条件 装置: 有磁場マイクロ波プラズマエッチング装置 エッチング・ガス: Cl2 ガス 74sccm O2 ガス 6sccm ガス圧力: 0.67Pa マイクロ波電力: 800W(2.45GHz) RFバイアス: 100W(2MHz) ステージ温度: 20℃
【0037】さらに、ゲート絶縁膜2に対する選択被を
確保するためにRFバイアスを下げ、ポリシリコン10
0nm相当のオーバーエッチングを行った。この条件は
下記に示されるとおりである。
【0038】オーバーエッチング条件 装置: 有磁場マイクロ波プラズマエッチング装置 エッチング・ガス: Cl2 ガス 74sccm O2 ガス 6sccm ガス圧力: 0.67Pa マイクロ波電力: 800W(2.45GHz) RFバイアス: 70W(2MHz) ステージ温度: 20℃
【0039】上述のエッチング及びオーバーエッチング
により、図2に示されるように、側壁保護膜8が形成さ
れながら、レジスト・マスク7によってマスキングされ
ていない領域の反射防止膜6とポリサイド膜5が除去さ
れた。
【0040】なお、パターン側壁面に堆積した側壁保護
膜8は、主に反射防止膜6やポリサイド膜5から放出さ
れたSi原子の直接酸素、もしくはエッチング反応生成
物SiBrx の酸化により生成したSiOx 系生成物よ
りなるが、レジスト・マスク7の分解生成物に由来する
CClx ポリマー等の炭素系反応生成物等をも取り込ん
だものとなっている。
【0041】次に、上述のようにしてエッチングが終了
したウェハに対して、酸素系ガスを用いたプラズマ処理
を行った。この酸素プラズマ処理の条件は下記に示され
るとおりである。
【0042】酸素プラズマ処理条件 装置: マイクロ波プラズマアッシング装置 アッシング・ガス: O2 ガス 1000sccm マイクロ波電力: 1200W(2.45GHz) ウェハの加熱温度: 200℃
【0043】上述の酸素プラズマ処理によって、炭素成
分はアッシングされるため、図3に示すように、レジス
ト・マスク7が除去された状態となった。なお、側壁保
護膜8においては、炭素成分がアッシング除去されると
共に、SiOx 系生成物が酸化されて化学量論的に安定
なSiO2 に近い組成となった。
【0044】そこで、上述のように変性した側壁保護膜
8を除去するために希フッ酸(HF)溶液処理を行っ
た。この条件を下記に示す。
【0045】希フッ酸(HF)溶液処理条件 装置: ディップ(液槽)式洗浄装置 処理方法: 1)0.5%HF水溶液へ浸漬 20秒 2)脱イオン水(超純水)リンス 600秒 3)最終仕上げ脱イオン水(超純水)リンス 300秒 4)イソプロピルアルコール乾燥 1200秒
【0046】上述のようにして、希フッ酸(HF)溶液
処理を行うと、図4に示すように、側壁保護膜8が十分
に除去され、残渣が残ることはなかった。
【0047】以上のように、本実施例のようにしてゲー
ト電極加工および後処理を行うと、側壁保護膜8が残留
することもなく、ドライエッチング後の後処理が効率よ
く行えた。
【0048】実施例2 本実施例においては、実施例1と同様のゲート電極加工
において、オーバーエッチング時にHBr/O2 混合ガ
スを用いた。
【0049】先ず、実施例1にて行ったと同様にして、
図1に示されるように、Si基板1上にゲート絶縁膜
2、N+ ポリシリコン層3及びタングステンシリサイド
(WSix )層4よりなるポリサイド膜5(ゲート電極
層)、反射防止膜6を形成し、さらに、パターニングが
なされたレジスト・マスク7を形成した。
【0050】次に、上記レジスト・マスク7をマスクと
した反射防止膜6、ポリサイド層5のドライエッチング
を、実施例1と同様の条件でジャストエッチング状態ま
で行った後、下記の条件のオーバーエッチングを行っ
た。
【0051】オーバーエッチング条件 装置: 有磁場マイクロ波プラズマエッチング装置 エッチング・ガス: HBrガス 120sccm O2 ガス 4sccm ガス圧力: 1.33Pa マイクロ波電力: 800W(2.45GHz) RFバイアス: 70W(2MHz) ステージ温度: 20℃
【0052】なお、上記条件のオーバーエッチングは、
Clの代わりにBrが寄与するエッチングであるため、
実施例1にて行われたオーバーエッチングより、ゲート
絶縁膜2に対して高い選択比が得られた。
【0053】上述のエッチング及びオーバーエッチング
によって、図2に示されるように、側壁保護膜8が形成
されながら、レジスト・マスク7によってマスキングさ
れていない領域の反射防止膜6、ポリサイド5が除去さ
れた。なお、上記側壁保護膜8は、SiOx 系生成物,
CClx ポリマーの他に、CBrx ポリマー,SiBr
x 等が取り込まれたものとなっている。
【0054】次に、上述のようにしてエッチングが終了
したウェハに対して、酸素系ガスを用いたプラズマ処理
を下記の条件にて行った。
【0055】酸素プラズマ処理 装置: マイクロ波プラズマアッシング装置 アッシング・ガス: O2 ガス 1000sccm N2 ガス 5sccm マイクロ波電力: 1200W(2.45GHz) ウェハの加熱温度: 200℃
【0056】上述の酸素プラズマ処理によって炭素成分
はアッシングされ、図3に示すように、レジスト・マス
ク7は除去された。なお、側壁保護膜8においては、炭
素成分が同様にアッシング除去され、また、SiOx
生成物が酸化されて、化学量論的に安定なSiO2 に近
い組成となった。
【0057】そこで、上述のように変性した側壁保護膜
8を除去するために希フッ酸(HF)溶液処理を行っ
た。この条件を下記に示す。
【0058】希フッ酸(HF)溶液処理条件 装置: スプレー式スピン洗浄装置 処理方法: 1)0.5%HF水溶液による溶解 スプレーノズル圧力 1.47×105 Pa スピン回転数 500rpm 薬液温度 20℃ 処理時間 20秒 2)超純水による洗浄 スプレーノズル圧力 1.47×105 Pa スピン回転数 500rpm 処理時間 30秒 3)超純水による仕上げ洗浄 スプレーノズル圧力 1.47×105 Pa スピン回転数 500rpm 処理時間 60秒 4)乾燥 スピン回転数 2500rpm 処理時間 60秒
【0059】上述のようにして希フッ酸(HF)溶液処
理を行うと、図4に示すように、側壁保護膜8が十分に
除去され、残渣が残ることがなかった。なお、本実施例
の希フッ酸(HF)溶液処理は、スプレー式スピン洗浄
にて行ったため、ディップ式のような薬液中からのダス
トの付着が起こりにくく、実施例1よりもパーティクル
レベルを低下させることができた。
【0060】以上のように、本実施例のようにしてゲー
ト電極加工および後処理を行えば、側壁保護膜8の除去
を十分に且つ効率よく行うことができた。
【0061】
【発明の効果】以上の説明から明かなように、本発明に
係るシリコン系材料層の加工方法を適用すると、側壁保
護膜の除去を十分に且つ効率よく行うことができる。し
たがって、CFC系ガスを用いずとも、優れた異方性を
有し且つ高選択性の確保されたドライエッチングが可能
であるという、塩素系化学種や臭素系化学種によるエッ
チングのメリットを最大限に活かすことができる。
【0062】また、側壁保護膜が十分に除去されること
から、ダストの発生も抑えられ、次工程作業の信頼性が
向上するので、製造された半導体装置等の品質及び歩留
まりの向上を図ることができる。
【図面の簡単な説明】
【図1】本発明を適用したゲート電極加工を示すもので
あり、エッチング前のウェハを模式的に示す断面図であ
る。
【図2】図1の反射防止膜及びポリサイドのエッチング
を行った後のウェハを模式的に示す断面図である。
【図3】図2のレジスト・マスクを除去した後のウェハ
を模式的に示す断面図である。
【図4】図3の側壁保護膜を除去した後のウェハを模式
的に示す断面図である。
【図5】従来のシリコン系材料層の加工工程を示すもの
であり、エッチング前のウェハを模式的に示す断面図で
ある。
【図6】図5の反射防止膜及びポリサイドのエッチング
を行った後ウェハを模式的に示す断面図である。
【図7】図6のレジスト・マスクを除去した後に側壁保
護膜が残留したウェハを模式的に示す断面図である。
【符号の説明】
1・・・Si基板 2・・・ゲート絶縁膜 3・・・ポリシリコン層 4・・・タングステンシリサイド層 5・・・ポリサイド膜 6・・・反射防止膜 7・・・レジスト・マスク 8・・・側壁保護膜
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7,DB名) H01L 21/3065

Claims (1)

    (57)【特許請求の範囲】
  1. 【請求項1】 有機膜パターンをマスクとして、フッ素
    系化学種以外のハロゲン系化学種と酸素系化学種とを生
    成し得るエッチング・ガスを用いてシリコン系材料層の
    ドライエッチングを行いながら、上記有機膜マスク及び
    シリコン系材料層に亘って、SiOx系生成物よりなる
    側壁保護膜を形成する工程と、 酸素系ガスを用いたプラズマ処理を行い、前記有機膜マ
    スクを除去する工程と、 上記エッチング中に形成された側壁保護膜をSiO
    変性させる工程と、 希フッ酸溶液処理により上記変性された側壁保護膜を除
    去する工程とを有することを特徴とするシリコン系材料
    層の加工方法。
JP28664093A 1993-11-16 1993-11-16 シリコン系材料層の加工方法 Expired - Lifetime JP3326644B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP28664093A JP3326644B2 (ja) 1993-11-16 1993-11-16 シリコン系材料層の加工方法
KR1019940029879A KR100278185B1 (ko) 1993-11-16 1994-11-15 실리콘계 재료층의 가공 방법
US08/699,079 US5660681A (en) 1993-11-16 1996-08-19 Method for removing sidewall protective film

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP28664093A JP3326644B2 (ja) 1993-11-16 1993-11-16 シリコン系材料層の加工方法

Publications (2)

Publication Number Publication Date
JPH07142446A JPH07142446A (ja) 1995-06-02
JP3326644B2 true JP3326644B2 (ja) 2002-09-24

Family

ID=17707041

Family Applications (1)

Application Number Title Priority Date Filing Date
JP28664093A Expired - Lifetime JP3326644B2 (ja) 1993-11-16 1993-11-16 シリコン系材料層の加工方法

Country Status (3)

Country Link
US (1) US5660681A (ja)
JP (1) JP3326644B2 (ja)
KR (1) KR100278185B1 (ja)

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3200528B2 (ja) * 1995-01-19 2001-08-20 三菱電機株式会社 ドライエッチングの後処理方法
JPH09330987A (ja) * 1996-06-07 1997-12-22 Sony Corp 半導体装置の製造方法
US5880033A (en) * 1996-06-17 1999-03-09 Applied Materials, Inc. Method for etching metal silicide with high selectivity to polysilicon
US6008139A (en) * 1996-06-17 1999-12-28 Applied Materials Inc. Method of etching polycide structures
US5798303A (en) * 1996-09-05 1998-08-25 Micron Technology, Inc. Etching method for use in fabrication of semiconductor devices
US6479373B2 (en) 1997-02-20 2002-11-12 Infineon Technologies Ag Method of structuring layers with a polysilicon layer and an overlying metal or metal silicide layer using a three step etching process with fluorine, chlorine, bromine containing gases
US5924000A (en) * 1997-09-19 1999-07-13 Vanguard International Semiconductor Corporation Method for forming residue free patterned polysilicon layer containing integrated circuit structures
US6017826A (en) * 1998-10-05 2000-01-25 Chartered Semiconductor Manufacturing, Ltd. Chlorine containing plasma etch method with enhanced sidewall passivation and attenuated microloading effect
JP3550507B2 (ja) * 1999-03-25 2004-08-04 Necエレクトロニクス株式会社 被洗浄体のすすぎ方法およびその装置
US6355576B1 (en) * 1999-04-26 2002-03-12 Vlsi Technology Inc. Method for cleaning integrated circuit bonding pads
US6248704B1 (en) 1999-05-03 2001-06-19 Ekc Technology, Inc. Compositions for cleaning organic and plasma etched residues for semiconductors devices
US6399515B1 (en) 1999-06-21 2002-06-04 Taiwan Semiconductor Manufacturing Company Plasma etch method for forming patterned chlorine containing plasma etchable silicon containing layer with enhanced sidewall profile uniformity
US6090707A (en) * 1999-09-02 2000-07-18 Micron Technology, Inc. Method of forming a conductive silicide layer on a silicon comprising substrate and method of forming a conductive silicide contact
KR100596770B1 (ko) * 1999-12-21 2006-07-04 주식회사 하이닉스반도체 코발트 실리사이드를 이용한 반도체 소자의 게이트 전극형성 방법
JP2002189304A (ja) * 2000-12-19 2002-07-05 Matsushita Electric Ind Co Ltd パターン形成方法
JP3396030B2 (ja) * 2001-04-27 2003-04-14 沖電気工業株式会社 半導体装置の製造方法
DE10255865B4 (de) * 2002-11-29 2007-03-22 Infineon Technologies Ag Verfahren zum Ätzen von Kontaktlöchern mit geringem Durchmesser
JP2005079223A (ja) * 2003-08-29 2005-03-24 Toshiba Corp 半導体装置及び半導体装置の製造方法
US7491644B2 (en) * 2004-09-10 2009-02-17 Commissariat A L'energie Atomique Manufacturing process for a transistor made of thin layers
FR2875334B1 (fr) * 2004-09-10 2007-02-23 Commissariat Energie Atomique Procede de fabrication d'un transistor realise en couches minces
JP5713808B2 (ja) * 2010-07-09 2015-05-07 東京エレクトロン株式会社 プラズマ処理方法及び半導体装置の製造方法
US9136340B2 (en) 2013-06-05 2015-09-15 Taiwan Semiconductor Manufacturing Co., Ltd. Doped protection layer for contact formation
WO2015042769A1 (zh) * 2013-09-24 2015-04-02 李利锋 形成半导体组件的方法
JP6504755B2 (ja) * 2014-06-25 2019-04-24 キヤノン株式会社 半導体装置の製造方法
US9372129B2 (en) * 2014-06-26 2016-06-21 Quarkonics Applied Research Corporation Pressure and flow detection sensor including a carbon-based element

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58132933A (ja) * 1982-02-03 1983-08-08 Nec Corp 選択ドライエツチング方法
US4784720A (en) * 1985-05-03 1988-11-15 Texas Instruments Incorporated Trench etch process for a single-wafer RIE dry etch reactor
KR960000375B1 (ko) * 1991-01-22 1996-01-05 가부시끼가이샤 도시바 반도체장치의 제조방법
US5185058A (en) * 1991-01-29 1993-02-09 Micron Technology, Inc. Process for etching semiconductor devices

Also Published As

Publication number Publication date
KR950015621A (ko) 1995-06-17
JPH07142446A (ja) 1995-06-02
KR100278185B1 (ko) 2001-04-02
US5660681A (en) 1997-08-26

Similar Documents

Publication Publication Date Title
JP3326644B2 (ja) シリコン系材料層の加工方法
JP4563340B2 (ja) 半導体デバイスの製造方法
JP2000012514A (ja) 後処理方法
US20060128159A1 (en) Method of removing etch residues
JPH0621018A (ja) ドライエッチング方法
JPH11345805A (ja) 半導体またはマイクロエレクトロニック複合構造体のAl/Cu金属線からの後反応イオンエッチングによる側面ポリマ―レ―ルの除去方法
JP4201646B2 (ja) 半導体デバイスの製造方法
JP2003303808A (ja) 半導体装置の製造方法
JP3440735B2 (ja) ドライエッチング方法
JP3371149B2 (ja) 半導体装置の製造方法
JP3208596B2 (ja) ドライエッチング方法
WO2003048866A1 (fr) Composition permettant de liberer une resine et procede de fabrication d'un dispositif semi-conducteur mettant en oeuvre celle-ci
KR20000047819A (ko) Al/Cu 금속 라인상의 후속 RIE 중합체 제거
JP4408830B2 (ja) 半導体装置の製造方法
JP3324466B2 (ja) 金属配線のドライエッチング方法
JP2001520267A (ja) 半導体基板からの残留物をストリッピングするためのホウ酸アンモニウム含有組成物
JPH0794469A (ja) ドライエッチング方法
JPH07211698A (ja) 微細パターンの加工方法
JP3380947B2 (ja) 低誘電率酸化シリコン系絶縁膜のプラズマエッチング方法
JP2005129946A (ja) ハードマスクのポストプラズマ洗浄プロセス
US5990018A (en) Oxide etching process using nitrogen plasma
JP3271085B2 (ja) エッチング方法
JP3487734B2 (ja) パターン形成方法
JP3079656B2 (ja) ドライエッチング方法
JPH053177A (ja) ドライエツチング方法

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20011211

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20020604

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080712

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090712

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090712

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100712

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100712

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110712

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120712

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130712

Year of fee payment: 11

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term