JPS58132933A - 選択ドライエツチング方法 - Google Patents
選択ドライエツチング方法Info
- Publication number
- JPS58132933A JPS58132933A JP1611282A JP1611282A JPS58132933A JP S58132933 A JPS58132933 A JP S58132933A JP 1611282 A JP1611282 A JP 1611282A JP 1611282 A JP1611282 A JP 1611282A JP S58132933 A JPS58132933 A JP S58132933A
- Authority
- JP
- Japan
- Prior art keywords
- etching
- silicon film
- polycrystalline silicon
- chlorine
- polymers
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 20
- 238000001312 dry etching Methods 0.000 title claims description 6
- 238000005530 etching Methods 0.000 claims abstract description 34
- 238000001020 plasma etching Methods 0.000 claims abstract description 16
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 claims abstract description 13
- 239000000460 chlorine Substances 0.000 claims abstract description 13
- 229910052801 chlorine Inorganic materials 0.000 claims abstract description 13
- 239000004065 semiconductor Substances 0.000 claims abstract description 7
- 239000000758 substrate Substances 0.000 claims abstract description 6
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 26
- 239000007789 gas Substances 0.000 claims description 19
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 4
- 239000001301 oxygen Substances 0.000 claims description 4
- 229910052760 oxygen Inorganic materials 0.000 claims description 4
- 238000000992 sputter etching Methods 0.000 claims description 3
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims 2
- 239000010931 gold Substances 0.000 claims 2
- 229910052737 gold Inorganic materials 0.000 claims 2
- 239000011248 coating agent Substances 0.000 claims 1
- 238000000576 coating method Methods 0.000 claims 1
- 238000000059 patterning Methods 0.000 claims 1
- 229920000642 polymer Polymers 0.000 abstract description 9
- 229920002120 photoresistant polymer Polymers 0.000 abstract description 7
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 6
- 229910052710 silicon Inorganic materials 0.000 abstract description 6
- 239000010703 silicon Substances 0.000 abstract description 6
- KZBUYRJDOAKODT-UHFFFAOYSA-N Chlorine Chemical compound ClCl KZBUYRJDOAKODT-UHFFFAOYSA-N 0.000 abstract description 2
- 239000013078 crystal Substances 0.000 abstract 3
- 150000001247 metal acetylides Chemical class 0.000 abstract 2
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 7
- 229910052799 carbon Inorganic materials 0.000 description 7
- 150000001722 carbon compounds Chemical class 0.000 description 7
- 239000002184 metal Substances 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
- H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
- H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
- H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
- H01L21/32137—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas of silicon-containing layers
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Plasma & Fusion (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Drying Of Semiconductors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は選択ドライエツチング方法に関する。
塩素系ガスを使用した反応性イオンエツチングおよび平
行平板プラズマエツチングによる多結晶シリコン膜のエ
ツチングでは、エツチング中に前記金属被膜上に炭素お
よび炭素の化合物およびポリマー等が堆積し前記金属被
膜のエツチングの進行が阻害される丸め、一般に塩素系
ガスに酸素を添加し、前記炭素および炭素の化合物およ
びポリマー等のエツチング中の堆積を除去しエツチング
を行なう・ 半導体基板上に形成した酸化膜上のＰドープされた多結
晶シリコン膜をホトレジスト等をマスクとして反応性イ
オンエツチングおよび平行平板プラズマエツチングによ
シ微細加工する場合、塩素系ガスに酸素を添加したガス
をエツチングガスとしてエツチングを行なうと第１図に
示すアンターカットが生じる。特に酸化膜と前記多結晶
シリコン膜との境界面におけるアンダーカット量が多く
、アンダーカットの量はオーバーエッチの時間に依存し
て増加する・ 前記半導体基板上に形成された酸化膜上のＰドープされ
た多結晶シリ；ン膜を所菫するパターンに微細加工する
際に前記アンダーカットが生じると、前記Ｐドープされ
た多結晶シリコン膜を再現性良く微細加工することが難
しくなる。そのため素子の電気的特性が設計通りになら
ず、再現性良く素子の電気的特性を得ることが困難にな
る。
行平板プラズマエツチングによる多結晶シリコン膜のエ
ツチングでは、エツチング中に前記金属被膜上に炭素お
よび炭素の化合物およびポリマー等が堆積し前記金属被
膜のエツチングの進行が阻害される丸め、一般に塩素系
ガスに酸素を添加し、前記炭素および炭素の化合物およ
びポリマー等のエツチング中の堆積を除去しエツチング
を行なう・ 半導体基板上に形成した酸化膜上のＰドープされた多結
晶シリコン膜をホトレジスト等をマスクとして反応性イ
オンエツチングおよび平行平板プラズマエツチングによ
シ微細加工する場合、塩素系ガスに酸素を添加したガス
をエツチングガスとしてエツチングを行なうと第１図に
示すアンターカットが生じる。特に酸化膜と前記多結晶
シリコン膜との境界面におけるアンダーカット量が多く
、アンダーカットの量はオーバーエッチの時間に依存し
て増加する・ 前記半導体基板上に形成された酸化膜上のＰドープされ
た多結晶シリ；ン膜を所菫するパターンに微細加工する
際に前記アンダーカットが生じると、前記Ｐドープされ
た多結晶シリコン膜を再現性良く微細加工することが難
しくなる。そのため素子の電気的特性が設計通りになら
ず、再現性良く素子の電気的特性を得ることが困難にな
る。
本発明は、上述の従来の塩素系ガスにｗＲ累を添加した
ガスをエツチングガスとして使用した反応性イオンエツ
チングおよび平行平板プラズマエツチングによるＰドー
プされた多結晶シリコン膜を微細加工する技術の欠点を
除去し、反応性イオンエツチングおよび平行平板プラズ
マエツチングによるＰドープ多結晶シリコン膜の微細加
工に適したドライエツチング方法を提供すれものである
。
ガスをエツチングガスとして使用した反応性イオンエツ
チングおよび平行平板プラズマエツチングによるＰドー
プされた多結晶シリコン膜を微細加工する技術の欠点を
除去し、反応性イオンエツチングおよび平行平板プラズ
マエツチングによるＰドープ多結晶シリコン膜の微細加
工に適したドライエツチング方法を提供すれものである
。
本発明による方法は、たとえば半導体基板上に形成され
た酸化膜上のＰ型不純物がドープした多結晶シリコン膜
を選択的に形成されたホトレジストをマスクとして塩素
系ガスをエツチングガスとして使用した反応性イオンエ
ツチングおよび平行平板プラズマエツチングにより、前
記Ｐドープされた多結晶シリコン換金エツチング前の膜
厚の６０％〜９０％までエツチングをするＪＩＥＩのエ
ツチング処理を行なった後、酸素を添加した塩素系ガス
を使用し呻記反応性イオンエツチングおよび平行平板グ
ツズｉエツチングにより前記第１のエツチング処理で残
っているＰドープ多結晶シリコン膜および炭素および炭
素化合物およびポリマーをエツチング除去する第２のエ
ツチング処理を行なうことによシ、前記Ｐドープされた
多結晶シリコン膜をアンダーカットの生じない所望する
パターンに微細加工するドライエツチング方法である。
た酸化膜上のＰ型不純物がドープした多結晶シリコン膜
を選択的に形成されたホトレジストをマスクとして塩素
系ガスをエツチングガスとして使用した反応性イオンエ
ツチングおよび平行平板プラズマエツチングにより、前
記Ｐドープされた多結晶シリコン換金エツチング前の膜
厚の６０％〜９０％までエツチングをするＪＩＥＩのエ
ツチング処理を行なった後、酸素を添加した塩素系ガス
を使用し呻記反応性イオンエツチングおよび平行平板グ
ツズｉエツチングにより前記第１のエツチング処理で残
っているＰドープ多結晶シリコン膜および炭素および炭
素化合物およびポリマーをエツチング除去する第２のエ
ツチング処理を行なうことによシ、前記Ｐドープされた
多結晶シリコン膜をアンダーカットの生じない所望する
パターンに微細加工するドライエツチング方法である。
本発明は、前記第１のエツチング処理によ９生じるＰド
ープ多結晶シリコン上への炭素および炭素の化合物およ
びポリｆｆ−の堆積が、酸素を添加した塩素系ガスを使
用する反応性スパッタエツチングおよび平行平板グツズ
ｉエツチングにおけるＰドープされた多結晶シリコン膜
のアンダーカットを防止することを特徴とする。
ープ多結晶シリコン上への炭素および炭素の化合物およ
びポリｆｆ−の堆積が、酸素を添加した塩素系ガスを使
用する反応性スパッタエツチングおよび平行平板グツズ
ｉエツチングにおけるＰドープされた多結晶シリコン膜
のアンダーカットを防止することを特徴とする。
次に図面を用いて本発明によるドライエツチング方法の
一実施例を説明する。
一実施例を説明する。
ＪＩ２図（ａ）において用いる半導体１例えばＮ型ンリ
コンウェハの表面上に絶縁物層２として酸化膜を形成し
た後に、Ｐドープされた多結晶シリコン膜３を形成し、
ポジタイプホトレジスト４をパターン形成する。以下の
説明においてはＰドープされた多結晶シリコン膜の厚さ
は例えは６０００Ｘとする。
コンウェハの表面上に絶縁物層２として酸化膜を形成し
た後に、Ｐドープされた多結晶シリコン膜３を形成し、
ポジタイプホトレジスト４をパターン形成する。以下の
説明においてはＰドープされた多結晶シリコン膜の厚さ
は例えは６０００Ｘとする。
次に半導体基板１上の酸化膜２上に形成されたＰドープ
された多結晶シリコン３を選択的にパターニングされた
ホトレジスト４をマスクにして、塩素系ガス例えばＣＣ
Ｉｍをエツチングガスとして使用する平行平敬プラズマ
エツチングによシ第２図（ｂ）に示す如くエツチングし
、前記Ｐドープされた多結晶シリコン膜を途中までエツ
チングする。
された多結晶シリコン３を選択的にパターニングされた
ホトレジスト４をマスクにして、塩素系ガス例えばＣＣ
Ｉｍをエツチングガスとして使用する平行平敬プラズマ
エツチングによシ第２図（ｂ）に示す如くエツチングし
、前記Ｐドープされた多結晶シリコン膜を途中までエツ
チングする。
エツチングによシ除去する前記多結晶シリコン膜の厚さ
は、エツチング前の前記多結晶シリコン膜厚の６０％〜
９０％である。
は、エツチング前の前記多結晶シリコン膜厚の６０％〜
９０％である。
この時、途中までエツチングされた前記多結晶シリコン
膜３′の表面に炭素および炭素の化合物およびポリマー
５が堆積する。この時のエツチング条件の圧力は１０〜
ＩＴｏｒｒ程度である。
膜３′の表面に炭素および炭素の化合物およびポリマー
５が堆積する。この時のエツチング条件の圧力は１０〜
ＩＴｏｒｒ程度である。
次にポジタイプレジストをマスクにして前記途中までエ
ツチングされた前記多結晶シリコン膜３′と前記途中ま
でエツチングされた前記多結晶シリコン膜３上に堆積し
た炭素および炭素化合物およびポリマー５とを、０−を
添加した塩素系ガス例えば０２を添加したＣＣＩａをエ
ツチングガスとして使用する平行平板プラズマエツチン
グにより第２図（Ｃ）に示す如くエツチングを行ないア
ンダーカットのない所定のパターンに形成する。この時
のエツチング条件の圧力は１０〜１Ｔｏｒｒ程度である
。
ツチングされた前記多結晶シリコン膜３′と前記途中ま
でエツチングされた前記多結晶シリコン膜３上に堆積し
た炭素および炭素化合物およびポリマー５とを、０−を
添加した塩素系ガス例えば０２を添加したＣＣＩａをエ
ツチングガスとして使用する平行平板プラズマエツチン
グにより第２図（Ｃ）に示す如くエツチングを行ないア
ンダーカットのない所定のパターンに形成する。この時
のエツチング条件の圧力は１０〜１Ｔｏｒｒ程度である
。
以上述べた如く本発明によると塩素系ガスを使用した反
応性イオンエツチングおよび平行平板プラズマエツチン
グにより酸化膜上のＰドープされた多結晶シリコン膜を
選択的にノ（ターニングする方法において、微小なアン
ダーカットを生じることなく所望するパターンに微細加
工できることが可能なことが明らかである・
応性イオンエツチングおよび平行平板プラズマエツチン
グにより酸化膜上のＰドープされた多結晶シリコン膜を
選択的にノ（ターニングする方法において、微小なアン
ダーカットを生じることなく所望するパターンに微細加
工できることが可能なことが明らかである・
籐１図は従来のエツチング方法によシエツチングした後
のＰドープされた多結晶シリコン展のアンダーカットを
示す図である。第２図（ａ）乃至第２図（Ｃ）は本発明
の詳細な説明するための断面図である。 尚、図において、１・・・・・・半導体基板、２・・・
・・・酸化膜、３．３’、３“・・・・・・多結晶シリ
コン膜、４・・・・・・ホトレジスト、５・・・・・炭
素および炭素の化合物およびポリマーである。 第１図 一ゴ 閣づ □」 第２図 一１３３＝ ３ し２ 、、−１ （３′ ′Ｘ−２ 、、−１ ２ １
のＰドープされた多結晶シリコン展のアンダーカットを
示す図である。第２図（ａ）乃至第２図（Ｃ）は本発明
の詳細な説明するための断面図である。 尚、図において、１・・・・・・半導体基板、２・・・
・・・酸化膜、３．３’、３“・・・・・・多結晶シリ
コン膜、４・・・・・・ホトレジスト、５・・・・・炭
素および炭素の化合物およびポリマーである。 第１図 一ゴ 閣づ □」 第２図 一１３３＝ ３ し２ 、、−１ （３′ ′Ｘ−２ 、、−１ ２ １
Claims (1)
- 塩素系ガスを使用した反応性スパッタエツチングおよび
平行平板プラズマエツチングによ〕半導体基板上に形成
された多結晶シリコン膜を微細バターニングする方法に
おいて、前記塩素系ガスにより前記金ｍ被膜を途中まで
エッチジグする第１のエツチング処理と、前記塩素系ガ
スに酸素を添加したガスによシ第１のエツチング処理で
残った前記金輌被膜をエツチング除去する第２のエツチ
ング処理とを有することを特徴とする選択ドライエツチ
ング方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1611282A JPS58132933A (ja) | 1982-02-03 | 1982-02-03 | 選択ドライエツチング方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1611282A JPS58132933A (ja) | 1982-02-03 | 1982-02-03 | 選択ドライエツチング方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS58132933A true JPS58132933A (ja) | 1983-08-08 |
Family
ID=11907424
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1611282A Pending JPS58132933A (ja) | 1982-02-03 | 1982-02-03 | 選択ドライエツチング方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58132933A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0167136A2 (en) * | 1984-07-06 | 1986-01-08 | International Business Machines Corporation | Selective anisotropic reactive ion etching process for polysilicide composite structures |
| JPS61136231A (ja) * | 1984-12-07 | 1986-06-24 | Hitachi Ltd | 半導体装置の製造方法 |
| US4759821A (en) * | 1986-08-19 | 1988-07-26 | International Business Machines Corporation | Process for preparing a vertically differentiated transistor device |
| US5660681A (en) * | 1993-11-16 | 1997-08-26 | Sony Corporation | Method for removing sidewall protective film |
-
1982
- 1982-02-03 JP JP1611282A patent/JPS58132933A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0167136A2 (en) * | 1984-07-06 | 1986-01-08 | International Business Machines Corporation | Selective anisotropic reactive ion etching process for polysilicide composite structures |
| JPS61136231A (ja) * | 1984-12-07 | 1986-06-24 | Hitachi Ltd | 半導体装置の製造方法 |
| US4759821A (en) * | 1986-08-19 | 1988-07-26 | International Business Machines Corporation | Process for preparing a vertically differentiated transistor device |
| US5660681A (en) * | 1993-11-16 | 1997-08-26 | Sony Corporation | Method for removing sidewall protective film |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR0185372B1 (ko) | 반도체 제조방법 | |
| US6569773B1 (en) | Method for anisotropic plasma-chemical dry etching of silicon nitride layers using a gas mixture containing fluorine | |
| US4473437A (en) | Dry etching method for organic material layers | |
| EP0159621A2 (en) | Method for tapered dry etching | |
| TW200529293A (en) | Masking methods | |
| JPS59134833A (ja) | アルミニウムおよびアルミニウム合金をプラズマエツチングするための材料および方法 | |
| JP2913936B2 (ja) | 半導体装置の製造方法 | |
| JPH029122A (ja) | ポリシリコンを含む層状体のエッチング方法 | |
| EP0473344B1 (en) | Process for etching a conductive bi-layer structure | |
| JPH1098029A (ja) | 基板から有機反射防止膜をエッチングする処理法 | |
| JP2574045B2 (ja) | プラズマ散乱現象を利用した蝕刻方法 | |
| KR19990063182A (ko) | 에칭방법 | |
| JPH10178014A (ja) | 半導体装置の製造方法 | |
| JPS58132933A (ja) | 選択ドライエツチング方法 | |
| JP2650313B2 (ja) | ドライエッチング方法 | |
| JP3397275B2 (ja) | トレンチの形成方法 | |
| JP3460436B2 (ja) | 半導体装置の製造方法 | |
| CN117092881B (zh) | 一种纳米压印母版的制备方法 | |
| JPH0779097B2 (ja) | 平坦化エツチング方法 | |
| JPH06318573A (ja) | 高融点金属のエッチング方法 | |
| JPH0642484B2 (ja) | 半導体装置の製造方法 | |
| US7205243B2 (en) | Process for producing a mask on a substrate | |
| KR100317310B1 (ko) | 반도체소자의콘택홀형성방법 | |
| JPH04278535A (ja) | 配線形成方法 | |
| KR930008841B1 (ko) | 반도체 제조중 콘택트홀의 형성방법 |