JP2650313B2 - ドライエッチング方法 - Google Patents
ドライエッチング方法Info
- Publication number
- JP2650313B2 JP2650313B2 JP63111092A JP11109288A JP2650313B2 JP 2650313 B2 JP2650313 B2 JP 2650313B2 JP 63111092 A JP63111092 A JP 63111092A JP 11109288 A JP11109288 A JP 11109288A JP 2650313 B2 JP2650313 B2 JP 2650313B2
- Authority
- JP
- Japan
- Prior art keywords
- dry etching
- etching
- sio
- film
- etched
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Description
【発明の詳細な説明】 産業上の利用分野 本発明は半導体デバイス装置におけるドライエッチン
グ方法に関するものである。
グ方法に関するものである。
従来の技術 近年、多層配線におけるコンタクトホール形成方法は
半導体集積回路の高集積化，高密度化に伴い半導体装置
の製造工程において重要視されている。
半導体集積回路の高集積化，高密度化に伴い半導体装置
の製造工程において重要視されている。
従来、基板上に、SiO2,SiN,a−Siの順で形成された多
層膜にコンタクトホールを形成する際には、第３図に示
したようなウェットエッチング方法が用いられていた。
第３図（ａ）はウェットエッチング前の試料の断面図
で、１はフォトレジストマスク、２はａ−Si、３はSi
N、４はSiO2、５は基板を示している。第３図（ｂ）は
前記試料をウェットエッチングした後の断面図を示して
いる。しかしながら、このようなウェットエッチング方
法では、エッチング量の制御が難しく、薬液の経時変化
により再現性が悪く、またエッチング面に異物の付着等
による汚染が発生する問題があった。
層膜にコンタクトホールを形成する際には、第３図に示
したようなウェットエッチング方法が用いられていた。
第３図（ａ）はウェットエッチング前の試料の断面図
で、１はフォトレジストマスク、２はａ−Si、３はSi
N、４はSiO2、５は基板を示している。第３図（ｂ）は
前記試料をウェットエッチングした後の断面図を示して
いる。しかしながら、このようなウェットエッチング方
法では、エッチング量の制御が難しく、薬液の経時変化
により再現性が悪く、またエッチング面に異物の付着等
による汚染が発生する問題があった。
そこで、従来方法の第２の例としてコンタクトホール
の形成に際し、第４図に示すようなドライエッチング方
法が用いられるようになった。第４図（ａ）はドライエ
ッチング前の試料の断面図で、６はフォトレジストマス
ク、７はａ−Si、８はSiN、９はSiO2、10は基板を示し
ている。第４図（ｂ）は前記試料をCF系ガスプラズマを
用いてドライエッチングした後の断面図を示している。
第４図に示すようなドライエッチングを用いることによ
り、ウェットエッチングで問題となっていたエッチング
量の制御の問題，再現性の問題，異物の付着等による汚
染の問題が解決できた。
の形成に際し、第４図に示すようなドライエッチング方
法が用いられるようになった。第４図（ａ）はドライエ
ッチング前の試料の断面図で、６はフォトレジストマス
ク、７はａ−Si、８はSiN、９はSiO2、10は基板を示し
ている。第４図（ｂ）は前記試料をCF系ガスプラズマを
用いてドライエッチングした後の断面図を示している。
第４図に示すようなドライエッチングを用いることによ
り、ウェットエッチングで問題となっていたエッチング
量の制御の問題，再現性の問題，異物の付着等による汚
染の問題が解決できた。
発明が解決しようとする課題 しかしながら、上記のような構成では、エッチング形
状が異方性となるため、エッチングの後工程であるAl膜
の膜づけに際し、Al膜の断線が発生しやすいという問題
がある。第５図はドライエッチング後のAl膜の膜づけを
示すもので、第５図（ａ）はAl膜の膜づけの後を示して
いる。第５図（ａ）の11は、ａ−Si,12はSiN、13はSi
O2、14は基板を示し、第５図（ｂ）の15はAl膜、16は膜
づけ時に発生する断厳部を示している。第５図（ｂ）の
状態が発生した場合、半導体装置の完成の際断線不良や
コンタクト抵抗の増大を来たし、半導体装置の信頼性を
著しく低下させるという問題を有していた。
状が異方性となるため、エッチングの後工程であるAl膜
の膜づけに際し、Al膜の断線が発生しやすいという問題
がある。第５図はドライエッチング後のAl膜の膜づけを
示すもので、第５図（ａ）はAl膜の膜づけの後を示して
いる。第５図（ａ）の11は、ａ−Si,12はSiN、13はSi
O2、14は基板を示し、第５図（ｂ）の15はAl膜、16は膜
づけ時に発生する断厳部を示している。第５図（ｂ）の
状態が発生した場合、半導体装置の完成の際断線不良や
コンタクト抵抗の増大を来たし、半導体装置の信頼性を
著しく低下させるという問題を有していた。
課題を解決するための手段 上記問題点を解決するために、本発明のドライエッチ
ング方法は、NF3もしくはSF6とCF系のガスを連続的に変
化させたガスプラズマを用いてエッチングを行うもので
ある。
ング方法は、NF3もしくはSF6とCF系のガスを連続的に変
化させたガスプラズマを用いてエッチングを行うもので
ある。
作用 本発明は上記した構成によって、コンタクトホールを
寸法精度よく加工できるとともに、コンタクトホール上
面エッジ部のテーパー形成を可能ならしめるものであ
る。この方法により、Al膜の膜づけ時の断線を防止する
とともに、ウェットエッチングで生じるエッチング量の
制御，再現性，異物の付着等による諸問題を回避するこ
とができる。
寸法精度よく加工できるとともに、コンタクトホール上
面エッジ部のテーパー形成を可能ならしめるものであ
る。この方法により、Al膜の膜づけ時の断線を防止する
とともに、ウェットエッチングで生じるエッチング量の
制御，再現性，異物の付着等による諸問題を回避するこ
とができる。
実 施 例 以下本発明の一実施例を図面を参照しながら説明す
る。
る。
第１図は本発明の第１の実施例におけるコンタクトホ
ール形成のためのドライエッチング方法を示すものであ
る。第１図（ａ）はドライエッチング前の試料であり、
17は厚さ1.2μｍのフォトレジストマスク、18は厚さ500
Åのａ−Si、19は厚さ0.4μｍのSiN、20は厚さ0.4μｍ
のSiO2を示している。ドライエッチング装置は平行平板
電極タイプを用いた。前記試料を、高周波電力を印加す
る側の電極上に置きガス流量がSF6を60SCCM,反応圧力が
800mTorr,高周波電力が800W（13.56MHz,電力密度3.4W/c
m2）の条件で45秒間エッチングしたものが第１図（ｂ）
である。第１図（ｂ）において、ａ−Si18とSiN19の一
部は等方性エッチングされている。第１図（ｃ）は第１
図（ｂ）をさらにガス流量がCF4＋５％O2、45SCCMと、C
HF3、30SCCM,反応圧力が800mTorr,高周波電力が800WC1
3.56MHz,電力密度3.4W/cm2）で210秒間エッチングした
時の断面を示している。第１図（ｃ）において、残りSi
N19とSiO220は異方性エッチングされている。第１図
（ｄ）は第１図（ｃ）のエッチング後、フォトレジスト
を除去し、スパッタリングで0.6μｍのAl膜を形成した
時の断面図で、22はAl膜を示している。この時、コンタ
クトホールでのAl膜22の断線は見られなかった。なお、
SF6ガス及びCF4とCHF3の混合ガスのいずれの場合でも、
反応圧力は800mTorr〜100mTorrの範囲で良好なテーパエ
ッチングができる。
ール形成のためのドライエッチング方法を示すものであ
る。第１図（ａ）はドライエッチング前の試料であり、
17は厚さ1.2μｍのフォトレジストマスク、18は厚さ500
Åのａ−Si、19は厚さ0.4μｍのSiN、20は厚さ0.4μｍ
のSiO2を示している。ドライエッチング装置は平行平板
電極タイプを用いた。前記試料を、高周波電力を印加す
る側の電極上に置きガス流量がSF6を60SCCM,反応圧力が
800mTorr,高周波電力が800W（13.56MHz,電力密度3.4W/c
m2）の条件で45秒間エッチングしたものが第１図（ｂ）
である。第１図（ｂ）において、ａ−Si18とSiN19の一
部は等方性エッチングされている。第１図（ｃ）は第１
図（ｂ）をさらにガス流量がCF4＋５％O2、45SCCMと、C
HF3、30SCCM,反応圧力が800mTorr,高周波電力が800WC1
3.56MHz,電力密度3.4W/cm2）で210秒間エッチングした
時の断面を示している。第１図（ｃ）において、残りSi
N19とSiO220は異方性エッチングされている。第１図
（ｄ）は第１図（ｃ）のエッチング後、フォトレジスト
を除去し、スパッタリングで0.6μｍのAl膜を形成した
時の断面図で、22はAl膜を示している。この時、コンタ
クトホールでのAl膜22の断線は見られなかった。なお、
SF6ガス及びCF4とCHF3の混合ガスのいずれの場合でも、
反応圧力は800mTorr〜100mTorrの範囲で良好なテーパエ
ッチングができる。
以上のように本実施例によれば、ａ−Si,SiN,SiO2の
複数層に対し、SF6のガスプラズマを用いてａ−SiとSiN
の一部をエッチングし、続いてCF4＋５％O2とCHF3のガ
スプラズマを用いて残りのSiNとSiO2をエッチングする
ことにより、ａ−SiとSiNの一部がテーパ状となり、Al
膜の膜づけの際コンタクトホールでの断線を防ぐことが
容易となる。
複数層に対し、SF6のガスプラズマを用いてａ−SiとSiN
の一部をエッチングし、続いてCF4＋５％O2とCHF3のガ
スプラズマを用いて残りのSiNとSiO2をエッチングする
ことにより、ａ−SiとSiNの一部がテーパ状となり、Al
膜の膜づけの際コンタクトホールでの断線を防ぐことが
容易となる。
次に、本発明の第２の実施例について図面を参照しな
がら説明する。
がら説明する。
第２図（ａ）は第１図（ａ）で示した試料を、ガス流
量を連続的に変化させドライエッチングした時のガス流
量の変化を示したものである。第２図の23はCF6、24はC
F4＋５％O2、25はCHF3を示している。上記のガス流量と
反応圧力が800mTorr,高周波電力が800W（13.56MHz,パワ
ー密度3.4W/cm2）の条件で、第１図（ａ）で示した試料
をエッチングしたところ、エッチング断面は第２図
（ｂ）に示したような、ａ−Si,SiN,SiO2がなめらかな
曲線になる形状となった。第２図（ｂ）において第１図
（ｃ）との同一番号は、同一の膜を表わしている。
量を連続的に変化させドライエッチングした時のガス流
量の変化を示したものである。第２図の23はCF6、24はC
F4＋５％O2、25はCHF3を示している。上記のガス流量と
反応圧力が800mTorr,高周波電力が800W（13.56MHz,パワ
ー密度3.4W/cm2）の条件で、第１図（ａ）で示した試料
をエッチングしたところ、エッチング断面は第２図
（ｂ）に示したような、ａ−Si,SiN,SiO2がなめらかな
曲線になる形状となった。第２図（ｂ）において第１図
（ｃ）との同一番号は、同一の膜を表わしている。
以上のように、上記方法を用いることにより、コンタ
クトホール上部のテーパエッチングができ、Al膜の膜厚
づけの際の断線を防止するとともに、エッチングを途中
で止めることなく連続的なエッチングを行うことが可能
となり、工程数の削減のため生産性の向上がはかれる。
クトホール上部のテーパエッチングができ、Al膜の膜厚
づけの際の断線を防止するとともに、エッチングを途中
で止めることなく連続的なエッチングを行うことが可能
となり、工程数の削減のため生産性の向上がはかれる。
なお、第１図（ｂ）の説明におけるエッチング条件に
おいて、反応ガスO2を添加し、そのガス流量を変化する
ことによってコンタクトホール上部のテーパ角度を任意
に変化させることができる。
おいて、反応ガスO2を添加し、そのガス流量を変化する
ことによってコンタクトホール上部のテーパ角度を任意
に変化させることができる。
また第１の実施例，第２の実施例で示したSF6のかわ
りに、NF3を使用しても同様の効果が得られる。
りに、NF3を使用しても同様の効果が得られる。
発明の効果 以上のように本発明は、NF3もしくはCF6と、CF系のガ
スを連続的に変化させたガスプラズマを用いて、SiO2,S
iN,a−Si3層を連続的にドライエッチングすることで工
程数の削減となり生産性の向上をはかることができる。
スを連続的に変化させたガスプラズマを用いて、SiO2,S
iN,a−Si3層を連続的にドライエッチングすることで工
程数の削減となり生産性の向上をはかることができる。
第１図（ａ）〜（ｄ）は本発明の第１の実施例における
ドライエッチング方法を示す工程断面図、第２図（ａ）
は第２の実施例におけるガス比を連続的に変化させたこ
とを示す特性図、第２図（ｂ）は本発明の第２の実施例
におけるドライエッチング方法によりエッチングされた
半導体の断面図、第３図（ａ），（ｂ）は従来例の第１
例のウェットエッチング形状を示す図、第４図（ａ），
（ｂ）は従来例の第２例のドライエッチング形状を示す
図、第５図（ａ），（ｂ）は従来例の第２例の問題点を
示す図である。 18……ａ−Si、19……SiN、20……SiO2、23……SF6、24
……CF4＋５％O2、25……CHF3。
ドライエッチング方法を示す工程断面図、第２図（ａ）
は第２の実施例におけるガス比を連続的に変化させたこ
とを示す特性図、第２図（ｂ）は本発明の第２の実施例
におけるドライエッチング方法によりエッチングされた
半導体の断面図、第３図（ａ），（ｂ）は従来例の第１
例のウェットエッチング形状を示す図、第４図（ａ），
（ｂ）は従来例の第２例のドライエッチング形状を示す
図、第５図（ａ），（ｂ）は従来例の第２例の問題点を
示す図である。 18……ａ−Si、19……SiN、20……SiO2、23……SF6、24
……CF4＋５％O2、25……CHF3。
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭54−38780（ＪＰ，Ａ) 特開 昭57−124440（ＪＰ，Ａ) 特開 昭61−156739（ＪＰ，Ａ)
Claims (1)
- 【請求項１】基板上に、SiO2,SiN,a−Siの順で形成され
た多層膜に対し、NF3もしくはSF6とCF系のガス混合比を
連続的に変化させたガスプラズマを用いて、ａ−Si,Si
N,SiO2の３層を連続的にドライエッチングすることを特
徴とするドライエッチング方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63111092A JP2650313B2 (ja) | 1988-05-06 | 1988-05-06 | ドライエッチング方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63111092A JP2650313B2 (ja) | 1988-05-06 | 1988-05-06 | ドライエッチング方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01280317A JPH01280317A (ja) | 1989-11-10 |
| JP2650313B2 true JP2650313B2 (ja) | 1997-09-03 |
Family
ID=14552177
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63111092A Expired - Lifetime JP2650313B2 (ja) | 1988-05-06 | 1988-05-06 | ドライエッチング方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2650313B2 (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04293233A (ja) * | 1991-03-22 | 1992-10-16 | Sony Corp | メタルプラグの形成方法 |
| EP0541160A1 (en) * | 1991-11-07 | 1993-05-12 | Koninklijke Philips Electronics N.V. | Method of manufacturing a semiconductor device whereby contact windows are provided in an insulating layer comprising silicon nitride in two etching steps |
| KR100242717B1 (ko) * | 1996-10-28 | 2000-03-02 | 윤종용 | 콘택호울의형성방법 |
| JPH11307512A (ja) * | 1998-04-23 | 1999-11-05 | Sony Corp | エッチング方法 |
| JP2002158213A (ja) * | 2000-11-21 | 2002-05-31 | Sharp Corp | 半導体装置の製造方法 |
| JP5551887B2 (ja) * | 2009-03-31 | 2014-07-16 | ラピスセミコンダクタ株式会社 | 半導体素子の製造方法 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5438780A (en) * | 1977-08-31 | 1979-03-23 | Cho Lsi Gijutsu Kenkyu Kumiai | Semiconductor |
| JPS57124440A (en) * | 1981-01-27 | 1982-08-03 | Nec Corp | Compound etching method |
| JPS6113627A (ja) * | 1984-06-28 | 1986-01-21 | Fujitsu Ltd | 半導体装置の製造方法 |
| JPS61156739A (ja) * | 1984-12-27 | 1986-07-16 | Matsushita Electric Ind Co Ltd | ドライエツチング方法 |
-
1988
- 1988-05-06 JP JP63111092A patent/JP2650313B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH01280317A (ja) | 1989-11-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100372742B1 (ko) | 무기 반사방지막을 사용한 배선 형성 방법 | |
| JPH0251232A (ja) | 半導体装置の製造方法 | |
| JPH06140396A (ja) | 半導体装置とその製法 | |
| JP3571784B2 (ja) | 半導体装置の配線形成方法 | |
| JP2650313B2 (ja) | ドライエッチング方法 | |
| JP3191896B2 (ja) | 半導体装置の製造方法 | |
| JPH0313744B2 (ja) | ||
| JPH04259241A (ja) | 半導体装置の製造方法 | |
| JPH0653334A (ja) | 半導体装置の製造方法 | |
| JPH06283460A (ja) | 半導体装置のドライエッチング方法 | |
| JPH09321024A (ja) | 半導体装置の製造方法 | |
| JP2002141336A (ja) | 半導体装置の製造方法 | |
| JP2695919B2 (ja) | 配線パターンの形成方法 | |
| JPS63296353A (ja) | コンタクトホ−ル形成方法 | |
| KR100221585B1 (ko) | 반도체 소자의 비아홀 형성방법 | |
| JPH03248429A (ja) | 半導体装置の製造方法 | |
| JPH02134818A (ja) | 配線構造体の形成法 | |
| JPS58132933A (ja) | 選択ドライエツチング方法 | |
| JPH08274078A (ja) | エッチング方法 | |
| KR100234907B1 (ko) | 반도체 소자 제조방법 | |
| JPH10154752A (ja) | 半導体装置の製造方法 | |
| JP3291387B2 (ja) | 半導体装置の製造方法 | |
| KR0181959B1 (ko) | 반도체 장치의 비아홀 형성방법 | |
| JPH088261A (ja) | 半導体装置の製造方法 | |
| JPH1065000A (ja) | 半導体装置のコンタクトホール形成方法 |