JPH01280317A - ドライエッチング方法 - Google Patents
ドライエッチング方法Info
- Publication number
- JPH01280317A JPH01280317A JP11109288A JP11109288A JPH01280317A JP H01280317 A JPH01280317 A JP H01280317A JP 11109288 A JP11109288 A JP 11109288A JP 11109288 A JP11109288 A JP 11109288A JP H01280317 A JPH01280317 A JP H01280317A
- Authority
- JP
- Japan
- Prior art keywords
- sin
- etching
- gas plasma
- film
- dry etching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000001312 dry etching Methods 0.000 title claims abstract description 20
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 21
- 238000000034 method Methods 0.000 claims abstract description 18
- 229910021417 amorphous silicon Inorganic materials 0.000 claims abstract description 13
- 239000000758 substrate Substances 0.000 claims abstract description 7
- 229910052581 Si3N4 Inorganic materials 0.000 claims abstract 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims abstract 2
- 229910052814 silicon oxide Inorganic materials 0.000 claims abstract 2
- 239000000203 mixture Substances 0.000 claims 1
- 238000005530 etching Methods 0.000 abstract description 18
- 229920002120 photoresistant polymer Polymers 0.000 abstract description 5
- XPDWGBQVDMORPB-UHFFFAOYSA-N Fluoroform Chemical compound FC(F)F XPDWGBQVDMORPB-UHFFFAOYSA-N 0.000 abstract description 4
- 238000004544 sputter deposition Methods 0.000 abstract description 2
- 230000015572 biosynthetic process Effects 0.000 abstract 1
- 238000004513 sizing Methods 0.000 abstract 1
- 239000007789 gas Substances 0.000 description 20
- 229910052681 coesite Inorganic materials 0.000 description 9
- 229910052906 cristobalite Inorganic materials 0.000 description 9
- 229910052682 stishovite Inorganic materials 0.000 description 9
- 229910052905 tridymite Inorganic materials 0.000 description 9
- 238000001039 wet etching Methods 0.000 description 8
- 239000000377 silicon dioxide Substances 0.000 description 7
- 235000012239 silicon dioxide Nutrition 0.000 description 7
- 239000004065 semiconductor Substances 0.000 description 6
- 238000010586 diagram Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 239000000126 substance Substances 0.000 description 3
- 238000011109 contamination Methods 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は半導体デバイス装置におけるドライエツチング
方法に関するものである。
方法に関するものである。
従来の技術
近年、多層配線におけるコンタクトホール形成方法は半
導体集積回路の高集積化、高密度化に伴い半導体装置の
製造工程において重要視されている。
導体集積回路の高集積化、高密度化に伴い半導体装置の
製造工程において重要視されている。
従来、基板上に、Ｓ ｘ ０２ 、 Ｓ Ｉ Ｎ 、
ａ Ｓ １の順で形成された多層膜にコンタクトホー
ルを形成する際には、第３図に示したようなウェットエ
ツチング方法が用いられていた。第３図（ａ）はウェッ
トエツチング前の試料の断面図で、１はフォトレジスト
マスク、２はａ−３ｔ、３は５ｉＮ１４はＳ ｚ Ｏ２
，５は基板を示している。第３図（ｂ）は前記試料をウ
ェットエツチングした後の断面図を示している。
ａ Ｓ １の順で形成された多層膜にコンタクトホー
ルを形成する際には、第３図に示したようなウェットエ
ツチング方法が用いられていた。第３図（ａ）はウェッ
トエツチング前の試料の断面図で、１はフォトレジスト
マスク、２はａ−３ｔ、３は５ｉＮ１４はＳ ｚ Ｏ２
，５は基板を示している。第３図（ｂ）は前記試料をウ
ェットエツチングした後の断面図を示している。
しかしながら、このようなウェットエツチング方法では
、エツチング量の制御が難しく、薬液の経時変化により
再現性が悪く、またエツチング面に異物の付着等による
汚染が発生する問題があった。
、エツチング量の制御が難しく、薬液の経時変化により
再現性が悪く、またエツチング面に異物の付着等による
汚染が発生する問題があった。
そこで、従来方法の第２の例としてコンタクトホールの
形成に際し、第４図に示すようなドライエツチング方法
が用いられるようになった。第４図（ａ）はドライエツ
チング前の試料の断面図で、６はフォトレジストマスク
、７はａ−ｓｔ、ａはＳｉＮ。
形成に際し、第４図に示すようなドライエツチング方法
が用いられるようになった。第４図（ａ）はドライエツ
チング前の試料の断面図で、６はフォトレジストマスク
、７はａ−ｓｔ、ａはＳｉＮ。
９はＳ ｉＯ２，１０は基板を示している。第４図（ｂ
）は前記試料をＣＦ系ガスプラズマを用いてドライエツ
チングした後の断面図を示している。第４図に示すよう
なドライエツチングを用いることによシ、ウェットエツ
チングで問題となっていたエツチング量の制御の問題、
再現性の問題、異物の付着等による汚染の問題が解決で
きた。
）は前記試料をＣＦ系ガスプラズマを用いてドライエツ
チングした後の断面図を示している。第４図に示すよう
なドライエツチングを用いることによシ、ウェットエツ
チングで問題となっていたエツチング量の制御の問題、
再現性の問題、異物の付着等による汚染の問題が解決で
きた。
発明が解決しようとする課題
しかしながら、上記のような構成では、エツチング形状
が異方性となるため、エラチングル後工程であるＭ膜の
膜づけに際し、Ａｔ膜の断線が発生しやすいという問題
がある。第６図はドライエツチング後のＡｔ膜の膜づけ
を示すもので、第５図（ａ）はＡ７膜の膜づけの後を示
している。第６図（、）の１１は、ａ−Ｓｉ、１２はＳ
ｉＮ、 １３はＳ １０２．１４は基板を示し、第６図
Φ）の１５はＡｔ膜、１６は膜づけ時に発生する断厳部
を示している。第６図［有］）の状態が発生した場合、
半導体装置の完成の際断線不良やコンタクト抵抗の増大
を来たし、半導体装置の信頼性を著しく低下させるとい
う問題を有していた。
が異方性となるため、エラチングル後工程であるＭ膜の
膜づけに際し、Ａｔ膜の断線が発生しやすいという問題
がある。第６図はドライエツチング後のＡｔ膜の膜づけ
を示すもので、第５図（ａ）はＡ７膜の膜づけの後を示
している。第６図（、）の１１は、ａ−Ｓｉ、１２はＳ
ｉＮ、 １３はＳ １０２．１４は基板を示し、第６図
Φ）の１５はＡｔ膜、１６は膜づけ時に発生する断厳部
を示している。第６図［有］）の状態が発生した場合、
半導体装置の完成の際断線不良やコンタクト抵抗の増大
を来たし、半導体装置の信頼性を著しく低下させるとい
う問題を有していた。
課題を解決するための手段
上記問題点を解決するために、本発明のドライエツチン
グ方法は、基板上のＳｔ、２． ＳｉＮ、 ａ−Ｓｉの
順で形成された複数膜を、ＮＦ４もしくはＳＦ６のガス
プラズマを用いてａ −Ｓ ｉ及びＳｉＮの一部をドラ
イエツチングし、続いてＣＦ系のガスプラズマを用いて
、残シのＳｉＮとＳｉＯ２をドライエツチングするもの
である。
グ方法は、基板上のＳｔ、２． ＳｉＮ、 ａ−Ｓｉの
順で形成された複数膜を、ＮＦ４もしくはＳＦ６のガス
プラズマを用いてａ −Ｓ ｉ及びＳｉＮの一部をドラ
イエツチングし、続いてＣＦ系のガスプラズマを用いて
、残シのＳｉＮとＳｉＯ２をドライエツチングするもの
である。
また、ＮＦ もしくはＳＦ６とＣＦ系のガスを連続的
に変化させたガスプラズマを用いて、上記複数膜を連続
的にドライエツチングするものである。
に変化させたガスプラズマを用いて、上記複数膜を連続
的にドライエツチングするものである。
作 用
本発明は上記した構成によって、コンタクトホールを寸
法精度よく加工できるとともに、コンタクトホール上面
エツジ部のテーパー形成を可能ならしめるものである。
法精度よく加工できるとともに、コンタクトホール上面
エツジ部のテーパー形成を可能ならしめるものである。
この方法により、Ａ７膜の膜づけ時の断線を防止すると
ともに、ウェットエツチングで生じるエツチング量の制
御、再現性。
ともに、ウェットエツチングで生じるエツチング量の制
御、再現性。
異物の付着等による諸問題を回避することができる。
実施例
以下本発明の一実施例を図面を参照しながら説明する。
第１図は本発明の第１の実施例におけるコンタクトホー
ル形成のためのドライエツチング方法を示すものである
。第１図（ａ）はドライエツチング前の試料であり、１
７は厚さ、２μｍのフォトレジストマスク、１８は厚さ
５００へのａ−ｓｔ、１９は厚さ０．４ μｍのＳｉＮ
、２０は厚さ０．４μｍのＳｉＯ２を示している。ドラ
イエツチング装置は平行平板電極タイプを用いた。前記
試料を、高周波電力を印加する側の電極上に置きガス流
量がＳＦ６を６０ ＳＣＣＭ 、反応圧力が８００ｍＴ
ｏｒｒ、高周波電力が８００ Ｗ （１３，６６ＭＨｚ
、電力密度３．４ＷΔ）の条件で４６秒間エツチング
したものが第１図（ｂ）である。第１図（ｂ）において
、ａ−９ｉ１８と５ｉＮ１９の一部は等方性エツチング
されている。第１図（Ｃ）は第１図ル）をさらにガス流
量がＣＦ４＋ｓ％０２．４５ ＳＣＣＭと、ＣＨＦ ３
、ｓ ｏ ＳＣＣＭ 、反応圧力が８００ ｍＴｏｒｒ
、高周波電力がｓ ｏ ｏＷＣ１３，５θＭＨｚ、電力
密度３．４Ｗ／ｆｆ１）で２１０秒間エツチングした時
の断面を示している。第１図（Ｃ）において、残５Ｓｉ
Ｎ１９と５１０２２０は異方性エツチングされている。
ル形成のためのドライエツチング方法を示すものである
。第１図（ａ）はドライエツチング前の試料であり、１
７は厚さ、２μｍのフォトレジストマスク、１８は厚さ
５００へのａ−ｓｔ、１９は厚さ０．４ μｍのＳｉＮ
、２０は厚さ０．４μｍのＳｉＯ２を示している。ドラ
イエツチング装置は平行平板電極タイプを用いた。前記
試料を、高周波電力を印加する側の電極上に置きガス流
量がＳＦ６を６０ ＳＣＣＭ 、反応圧力が８００ｍＴ
ｏｒｒ、高周波電力が８００ Ｗ （１３，６６ＭＨｚ
、電力密度３．４ＷΔ）の条件で４６秒間エツチング
したものが第１図（ｂ）である。第１図（ｂ）において
、ａ−９ｉ１８と５ｉＮ１９の一部は等方性エツチング
されている。第１図（Ｃ）は第１図ル）をさらにガス流
量がＣＦ４＋ｓ％０２．４５ ＳＣＣＭと、ＣＨＦ ３
、ｓ ｏ ＳＣＣＭ 、反応圧力が８００ ｍＴｏｒｒ
、高周波電力がｓ ｏ ｏＷＣ１３，５θＭＨｚ、電力
密度３．４Ｗ／ｆｆ１）で２１０秒間エツチングした時
の断面を示している。第１図（Ｃ）において、残５Ｓｉ
Ｎ１９と５１０２２０は異方性エツチングされている。
第１図（ｄ）は第１図（Ｃ）のエツチング後、７オトレ
ジストを除去し、スパッタリングで０．６μｍのＭ膜を
形成した時の断面図で、２２はＭ膜を示している。この
時、コンタクトホールでのＡｔ膜２２の断線は見られな
かった。なお、ＳＦ６ガス及びＣＦ４とＣＨＦ３の混合
ガスのいずれの場合でも、反応圧力は８００ｍＴｏｒｒ
〜１００ｍＴｏｒｒの範囲で良好なテーパエツチングが
できる。
ジストを除去し、スパッタリングで０．６μｍのＭ膜を
形成した時の断面図で、２２はＭ膜を示している。この
時、コンタクトホールでのＡｔ膜２２の断線は見られな
かった。なお、ＳＦ６ガス及びＣＦ４とＣＨＦ３の混合
ガスのいずれの場合でも、反応圧力は８００ｍＴｏｒｒ
〜１００ｍＴｏｒｒの範囲で良好なテーパエツチングが
できる。
以上のように本実施例によれば、ａ −Ｓｉ 、 Ｓｉ
Ｎ。
Ｎ。
Ｓ ｉＯ２の複数層に対し、ＳＦ６のガスプラズマを用
１ いてａ−Ｓｔ（！：ＳｉＮの一部をエツチングし、
続いてＣＦ４＋ ６％０２とＣＨＦ３のガスプラズマを
用いて残シのＳｉＮとＳ ｉ０２をエツチングすること
により、ａ −Ｓ ＬとＳｉＨの一部がテーパ状となシ
、Ａ７膜の膜づけの際コンタクトホールでの断線を防ぐ
ことが容易となる。
１ いてａ−Ｓｔ（！：ＳｉＮの一部をエツチングし、
続いてＣＦ４＋ ６％０２とＣＨＦ３のガスプラズマを
用いて残シのＳｉＮとＳ ｉ０２をエツチングすること
により、ａ −Ｓ ＬとＳｉＨの一部がテーパ状となシ
、Ａ７膜の膜づけの際コンタクトホールでの断線を防ぐ
ことが容易となる。
次に、本発明の第２の実施例について図面を参照しなが
ら説明する。
ら説明する。
第２図（、）は第１図（ａ）で示した試料を、ガス流量
を連続的に変化させドライエツチングした時のガス流量
の変化を示したものである。第２図の２３ハｃＦ６．２
４はＣＦ４＋ｓ％ｏ２．２５ ｉＪ： ＣＨＦ３ヲ示し
ている。上記のガス流量と反応圧力が８００ｍＴｏｒｒ
、 高周波電力が８００ Ｗ （１３，５６ＭＨｚ。
を連続的に変化させドライエツチングした時のガス流量
の変化を示したものである。第２図の２３ハｃＦ６．２
４はＣＦ４＋ｓ％ｏ２．２５ ｉＪ： ＣＨＦ３ヲ示し
ている。上記のガス流量と反応圧力が８００ｍＴｏｒｒ
、 高周波電力が８００ Ｗ （１３，５６ＭＨｚ。
パワー密度３．４Ｗ／ｃ７Ａ）の条件で、第１図（ａ）
ｆ示した試料をエツチングしたところ、エツチング断面
は第２図（ｂ）に示したような、ａ−Ｓｔ、ＳｉＮ。
ｆ示した試料をエツチングしたところ、エツチング断面
は第２図（ｂ）に示したような、ａ−Ｓｔ、ＳｉＮ。
Ｓ １０２がなめらかな曲線になる形状となった。第２
図（ｂ）において第１図（Ｃ）との同一番号は、同一の
膜を表わしている。
図（ｂ）において第１図（Ｃ）との同一番号は、同一の
膜を表わしている。
以上のように、上記方法を用いることにより、コンタク
トホール北部のテーパエツチングができ、Ｍ膜の膜厚づ
けの際の断線を防止するとともに、エツチングを途中で
止めることなく連続的なエツチングを行うことが可能と
なシ、工程数の削減のため生産性の向上がはかれる。
トホール北部のテーパエツチングができ、Ｍ膜の膜厚づ
けの際の断線を防止するとともに、エツチングを途中で
止めることなく連続的なエツチングを行うことが可能と
なシ、工程数の削減のため生産性の向上がはかれる。
なお、第１図（ｂ）の説明におけるエツチング条件にお
いて、反応ガスｏ２を添加し、そのガス流量を変化する
ことによってコンタクトホール上部のテーパ角度を任意
に変化させることができる。
いて、反応ガスｏ２を添加し、そのガス流量を変化する
ことによってコンタクトホール上部のテーパ角度を任意
に変化させることができる。
また第１の実施例、第２の実施例で示したＳＦ６のかわ
りに、ＮＦ３を使用しても同様の効果が得られる。
りに、ＮＦ３を使用しても同様の効果が得られる。
発明の効果
以上のように本発明は、ＳｉＯ２，ＳｉＮ、 ａ Ｓ
ｉの順で構成された多層膜に対し、ＮＦ４もしくはＳＦ
６のガスプラズマを用いてａ −Ｓ ｉ及びＳｉＮの一
部をドライエツチングし、続いてＣＦ系のガスプラズマ
を用いて、残シの５ｉＮ（！：Ｓｔ○２をドライエツチ
ングすることによシ、コンタクトホール上部のテーパエ
ツチングが可能となシ、次工程のＡｔ膜の膜づけに際し
断線を防止することができかつウェットエツチングで生
ずるエツチング量の制御、再現性、異物の付着等による
諸問題を回避することができる。さらにＮＦ３もしくは
ＣＦ６と、ＣＦ系のガスを連続的に変化させたガスプラ
ズマを用イテ、ＳｉＯ２、ＳｉＮ、ａ−３Ｌ３層を連続
的にドライエツチングすることで工程数の削減となり生
産性の向上をはかることができる。
ｉの順で構成された多層膜に対し、ＮＦ４もしくはＳＦ
６のガスプラズマを用いてａ −Ｓ ｉ及びＳｉＮの一
部をドライエツチングし、続いてＣＦ系のガスプラズマ
を用いて、残シの５ｉＮ（！：Ｓｔ○２をドライエツチ
ングすることによシ、コンタクトホール上部のテーパエ
ツチングが可能となシ、次工程のＡｔ膜の膜づけに際し
断線を防止することができかつウェットエツチングで生
ずるエツチング量の制御、再現性、異物の付着等による
諸問題を回避することができる。さらにＮＦ３もしくは
ＣＦ６と、ＣＦ系のガスを連続的に変化させたガスプラ
ズマを用イテ、ＳｉＯ２、ＳｉＮ、ａ−３Ｌ３層を連続
的にドライエツチングすることで工程数の削減となり生
産性の向上をはかることができる。
エツチング方法を示す工程断面図、第２図（ａ）は第２
の実施例におけるガス比を連続的に変化させたことを示
す特性図、第２図（ｂ）は本発明の第２の実施例におけ
るドライエツチング方法によシエソチングされた半導体
の断面図、第３図（ａ） 、 （ｂ）は従来例の第１例
のウェットエツチング形状を示す図、第４図（ａ） 、
（ｂ）は従来例の第２例のドライエツチング形状を示
す図、第５図（ａ） 、 （ｂ）は従来例の第２例の問
題点を示す図である。
の実施例におけるガス比を連続的に変化させたことを示
す特性図、第２図（ｂ）は本発明の第２の実施例におけ
るドライエツチング方法によシエソチングされた半導体
の断面図、第３図（ａ） 、 （ｂ）は従来例の第１例
のウェットエツチング形状を示す図、第４図（ａ） 、
（ｂ）は従来例の第２例のドライエツチング形状を示
す図、第５図（ａ） 、 （ｂ）は従来例の第２例の問
題点を示す図である。
１８・・・・・・ａ−３Ｌ、１９・・・・・・ＳｉＮ、
２０・・・・・・ＳｉＯ２，２３・・・・・・ＳＦ６．
２４・・・・・・ＣＦ４＋ｓ俤０２．２６・・・・・・
ＣＨＦ ３゜ 代理人の氏名 弁理士 中 尾 敏 男 ほか１名」） −Ｓ ０ −一＼ノ
＼／ヒ；
２０・・・・・・ＳｉＯ２，２３・・・・・・ＳＦ６．
２４・・・・・・ＣＦ４＋ｓ俤０２．２６・・・・・・
ＣＨＦ ３゜ 代理人の氏名 弁理士 中 尾 敏 男 ほか１名」） −Ｓ ０ −一＼ノ
＼／ヒ；
Claims (2)
- （１）基板上に、シリコン酸化膜（以下ＳｉＯ＿２と記
す）、シリコン窒化膜（以下ＳｉＮと記す）、アモルフ
ァスシリコン膜（以下ａ−Ｓｉと記す）の順で形成され
た複数膜に対し、ＮＦ＿３もしくはＳＦ＿６のガスプラ
ズマを用いて、ａ−Ｓｉ及びＳｉＮの一部をドライエッ
チングし、続いてＣＦ系のガスプラズマを用いて、残り
のＳｉＮとＳｉＯ＿２をドライエツチングすることを特
徴とするやドライエッチング方法。 - （２）基板上に、ＳｉＯ＿２、ＳｉＮ、ａ−Ｓｉの順で
形成された多層膜に対し、ＮＦ＿３もしくはＳＦ＿６を
、ＣＦ系のガス混合比を連続的に変化させたガスプラズ
マを用いて、ａ−Ｓｉ、ＳｉＮ、ＳｉＯ＿２の３層を連
続的にドライエッチングすることを特徴とするドライエ
ッチング方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63111092A JP2650313B2 (ja) | 1988-05-06 | 1988-05-06 | ドライエッチング方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63111092A JP2650313B2 (ja) | 1988-05-06 | 1988-05-06 | ドライエッチング方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01280317A true JPH01280317A (ja) | 1989-11-10 |
| JP2650313B2 JP2650313B2 (ja) | 1997-09-03 |
Family
ID=14552177
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63111092A Expired - Lifetime JP2650313B2 (ja) | 1988-05-06 | 1988-05-06 | ドライエッチング方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2650313B2 (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0541160A1 (en) * | 1991-11-07 | 1993-05-12 | Koninklijke Philips Electronics N.V. | Method of manufacturing a semiconductor device whereby contact windows are provided in an insulating layer comprising silicon nitride in two etching steps |
| US5374591A (en) * | 1991-03-22 | 1994-12-20 | Sony Corporation | Method of making a metal plug |
| KR100242717B1 (ko) * | 1996-10-28 | 2000-03-02 | 윤종용 | 콘택호울의형성방법 |
| KR100438630B1 (ko) * | 2000-11-21 | 2004-07-02 | 샤프 가부시키가이샤 | 반도체 장치의 제조방법 |
| KR100593769B1 (ko) * | 1998-04-23 | 2006-06-28 | 소니 가부시끼 가이샤 | 에칭 방법 |
| JP2010238988A (ja) * | 2009-03-31 | 2010-10-21 | Oki Semiconductor Co Ltd | 半導体素子の製造方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5438780A (en) * | 1977-08-31 | 1979-03-23 | Cho Lsi Gijutsu Kenkyu Kumiai | Semiconductor |
| JPS57124440A (en) * | 1981-01-27 | 1982-08-03 | Nec Corp | Compound etching method |
| JPS6113627A (ja) * | 1984-06-28 | 1986-01-21 | Fujitsu Ltd | 半導体装置の製造方法 |
| JPS61156739A (ja) * | 1984-12-27 | 1986-07-16 | Matsushita Electric Ind Co Ltd | ドライエツチング方法 |
-
1988
- 1988-05-06 JP JP63111092A patent/JP2650313B2/ja not_active Expired - Lifetime
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5438780A (en) * | 1977-08-31 | 1979-03-23 | Cho Lsi Gijutsu Kenkyu Kumiai | Semiconductor |
| JPS57124440A (en) * | 1981-01-27 | 1982-08-03 | Nec Corp | Compound etching method |
| JPS6113627A (ja) * | 1984-06-28 | 1986-01-21 | Fujitsu Ltd | 半導体装置の製造方法 |
| JPS61156739A (ja) * | 1984-12-27 | 1986-07-16 | Matsushita Electric Ind Co Ltd | ドライエツチング方法 |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5374591A (en) * | 1991-03-22 | 1994-12-20 | Sony Corporation | Method of making a metal plug |
| EP0541160A1 (en) * | 1991-11-07 | 1993-05-12 | Koninklijke Philips Electronics N.V. | Method of manufacturing a semiconductor device whereby contact windows are provided in an insulating layer comprising silicon nitride in two etching steps |
| KR100242717B1 (ko) * | 1996-10-28 | 2000-03-02 | 윤종용 | 콘택호울의형성방법 |
| KR100593769B1 (ko) * | 1998-04-23 | 2006-06-28 | 소니 가부시끼 가이샤 | 에칭 방법 |
| KR100438630B1 (ko) * | 2000-11-21 | 2004-07-02 | 샤프 가부시키가이샤 | 반도체 장치의 제조방법 |
| JP2010238988A (ja) * | 2009-03-31 | 2010-10-21 | Oki Semiconductor Co Ltd | 半導体素子の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2650313B2 (ja) | 1997-09-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS62291940A (ja) | 半導体装置の製造方法 | |
| JPH06140396A (ja) | 半導体装置とその製法 | |
| JP2830658B2 (ja) | 微細金属配線形成方法 | |
| JPH01280317A (ja) | ドライエッチング方法 | |
| JP2720785B2 (ja) | 半導体装置の製造方法 | |
| JPH0313744B2 (ja) | ||
| JP2001274411A (ja) | 薄膜トランジスタの製造方法 | |
| JPH0653334A (ja) | 半導体装置の製造方法 | |
| JPS63260134A (ja) | スル−・ホ−ルの形成方法 | |
| JPS59167021A (ja) | 半導体装置の製造方法 | |
| JP2000306882A (ja) | 凹槽に薄膜を沈積させる際のステップカバレージを改善する方法及び半導体素子の製造への適用 | |
| JPH07201994A (ja) | 半導体装置およびその製造方法 | |
| JPS63177537A (ja) | 半導体素子の製造方法 | |
| JPH0258222A (ja) | パターン形成方法 | |
| JPS6254427A (ja) | 半導体装置の製造方法 | |
| JPS63296353A (ja) | コンタクトホ−ル形成方法 | |
| JPS6119132A (ja) | 半導体装置の製造方法 | |
| JPH10116815A (ja) | 半導体装置にコンタクトホールを形成する方法 | |
| JPS5928358A (ja) | 半導体装置の製造方法 | |
| JPH07135198A (ja) | エッチング方法 | |
| JPH04369854A (ja) | 半導体装置及びその製造方法 | |
| JP2001210618A (ja) | ドライエッチング方法 | |
| JPS5933849A (ja) | 半導体装置およびその製造方法 | |
| JPH0521430A (ja) | 半導体装置の製造方法 | |
| JPH03297134A (ja) | パターン形成方法 |