JPH10116815A - 半導体装置にコンタクトホールを形成する方法 - Google Patents
半導体装置にコンタクトホールを形成する方法Info
- Publication number
- JPH10116815A JPH10116815A JP26712796A JP26712796A JPH10116815A JP H10116815 A JPH10116815 A JP H10116815A JP 26712796 A JP26712796 A JP 26712796A JP 26712796 A JP26712796 A JP 26712796A JP H10116815 A JPH10116815 A JP H10116815A
- Authority
- JP
- Japan
- Prior art keywords
- contact hole
- etching
- forming
- insulating film
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Weting (AREA)
- Electrodes Of Semiconductors (AREA)
- Drying Of Semiconductors (AREA)
Abstract
(57)【要約】 （修正有）
【課題】 半導体装置の絶縁膜にコンタクトホールを形
成する方法において、工程数を増やすことなく、絶縁膜
に微細なコンタクトホールを簡便かつ生産性よく形成す
る方法を提供すること。 【解決手段】 （ａ）前記絶縁膜１４上にフォトレジス
ト１５でエッチングパターンを形成する工程と、（ｂ）
前記絶縁膜を、ドライエッチング処理により、前記エッ
チングパターンに沿ってエッチングして、コンタクトホ
ール１７を形成する工程と、（ｃ）前記フォトレジスト
１５の表面を親水性に改質処理する工程と、（ｄ）前記
コンタクトホールをウエットエッチング処理によりさら
にエッチングする工程とを備えることを特徴とする。
成する方法において、工程数を増やすことなく、絶縁膜
に微細なコンタクトホールを簡便かつ生産性よく形成す
る方法を提供すること。 【解決手段】 （ａ）前記絶縁膜１４上にフォトレジス
ト１５でエッチングパターンを形成する工程と、（ｂ）
前記絶縁膜を、ドライエッチング処理により、前記エッ
チングパターンに沿ってエッチングして、コンタクトホ
ール１７を形成する工程と、（ｃ）前記フォトレジスト
１５の表面を親水性に改質処理する工程と、（ｄ）前記
コンタクトホールをウエットエッチング処理によりさら
にエッチングする工程とを備えることを特徴とする。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体装置の製造
に際し、特に絶縁膜にコンタクトホールを形成する方法
に関する。
に際し、特に絶縁膜にコンタクトホールを形成する方法
に関する。
【０００２】
【従来の技術】半導体装置にコンタクトホールを形成す
る際、半導体装置の集積度の向上の点からはコンタクト
ホールを小さくする必要がある。また、同時にコンタク
トホールに埋設される配線がコンタクトホールの肩付近
で断線等の問題が生じないようにステップカバレッジを
良くする必要もある。つまり、コンタクトホールの断面
形状は、上記の要求を満たすには、図２に示すような下
の凸形様（逆凸形様）であることが好ましい。
る際、半導体装置の集積度の向上の点からはコンタクト
ホールを小さくする必要がある。また、同時にコンタク
トホールに埋設される配線がコンタクトホールの肩付近
で断線等の問題が生じないようにステップカバレッジを
良くする必要もある。つまり、コンタクトホールの断面
形状は、上記の要求を満たすには、図２に示すような下
の凸形様（逆凸形様）であることが好ましい。
【０００３】しかし、絶縁膜をドライエッチング法のみ
でエッチングするとコンタクトホールの断面形状は図３
のようになり、コンタクトホール底への配線の埋め込み
が困難となり、断線等の問題も起きやすく、微細なコン
タクトホールの形成には使えない。またウェットエッチ
ング法のみでエッチングすると図４のようにコンタクト
ホールが非常に大きくなり微細パターン形成が困難であ
る。
でエッチングするとコンタクトホールの断面形状は図３
のようになり、コンタクトホール底への配線の埋め込み
が困難となり、断線等の問題も起きやすく、微細なコン
タクトホールの形成には使えない。またウェットエッチ
ング法のみでエッチングすると図４のようにコンタクト
ホールが非常に大きくなり微細パターン形成が困難であ
る。
【０００４】そこで、図２の断面形状のコンタクトホー
ルを得るための絶縁膜のエッチング方法として、ウェッ
トエッチング法とドライエッチング法を組み合わせた方
法がある。
ルを得るための絶縁膜のエッチング方法として、ウェッ
トエッチング法とドライエッチング法を組み合わせた方
法がある。
【０００５】例えば、ウェットエッチング法を先に行う
方法としては図５の方法があり、形状良く微細なコンタ
クトホールを形成できる。しかし、さらに微細なコンタ
クトホールパターンを形成しようとする場合には、ウェ
ットエッチング液がコンタクトホール底に十分に供給さ
れないため、ウエハ面内のウェットエッチングのエッチ
ングムラが生じ、エッチングされたコンタクトホールと
エッチングの十分にされないコンタクトホールとが混在
して、製品品質の低下を招く。
方法としては図５の方法があり、形状良く微細なコンタ
クトホールを形成できる。しかし、さらに微細なコンタ
クトホールパターンを形成しようとする場合には、ウェ
ットエッチング液がコンタクトホール底に十分に供給さ
れないため、ウエハ面内のウェットエッチングのエッチ
ングムラが生じ、エッチングされたコンタクトホールと
エッチングの十分にされないコンタクトホールとが混在
して、製品品質の低下を招く。
【０００６】このような問題を解決するために、微細な
コンタクトホールを形成するためのプロセスにおいて
は、界面活性剤を添加したウェットエッチング液を用い
てエッチングムラが起きないようにしている。この方法
では、界面活性剤を添加することによって、レジスト膜
表面の濡れ性が改善され、エッチング液がコンタクトホ
ール内に浸透し易くなり、均一なエッチングが可能とな
る。
コンタクトホールを形成するためのプロセスにおいて
は、界面活性剤を添加したウェットエッチング液を用い
てエッチングムラが起きないようにしている。この方法
では、界面活性剤を添加することによって、レジスト膜
表面の濡れ性が改善され、エッチング液がコンタクトホ
ール内に浸透し易くなり、均一なエッチングが可能とな
る。
【０００７】また、図６のようにレジストパターン形成
後、アッシング処理等によりレジスト膜表面の改質処理
を行う。このようなレジスト膜表面の改質処理によっ
て、レジスト膜の濡れ性が高められると共に、レジスト
パターン形成時にレジスト膜と絶縁膜との界面に残留す
るレジスト残り（スカム）が除去され、次に続くウェッ
トエッチング処理で絶縁膜がパターンどうりにムラ無く
エッチングされるようになり、さらに次のドライエッチ
ング処理により異方性エッチングを行い、図１に示すよ
うな断面形状のコンタクトホールが形成される。
後、アッシング処理等によりレジスト膜表面の改質処理
を行う。このようなレジスト膜表面の改質処理によっ
て、レジスト膜の濡れ性が高められると共に、レジスト
パターン形成時にレジスト膜と絶縁膜との界面に残留す
るレジスト残り（スカム）が除去され、次に続くウェッ
トエッチング処理で絶縁膜がパターンどうりにムラ無く
エッチングされるようになり、さらに次のドライエッチ
ング処理により異方性エッチングを行い、図１に示すよ
うな断面形状のコンタクトホールが形成される。
【０００８】
【発明が解決しようとする課題】しかしながら、上記の
方法では絶縁膜に微細なコンタクトホールのパターンを
形成する場合、界面活性剤を添加したウェットエッチン
グ液を用いたり、または、レジストの表面処理を行うた
めの改質処理の工程が増え、工程が、改質処理からウェ
ットエッチング処理、そして再度ドライエッチング処理
と複雑になり、工程数が増加し、生産性が低下するとい
う問題があった。
方法では絶縁膜に微細なコンタクトホールのパターンを
形成する場合、界面活性剤を添加したウェットエッチン
グ液を用いたり、または、レジストの表面処理を行うた
めの改質処理の工程が増え、工程が、改質処理からウェ
ットエッチング処理、そして再度ドライエッチング処理
と複雑になり、工程数が増加し、生産性が低下するとい
う問題があった。
【０００９】したがって、本発明の目的は、工程数を増
やすことなく、絶縁膜に微細なコンタクトホールを簡便
に、かつ生産性良く形成する方法を提供することにあ
る。
やすことなく、絶縁膜に微細なコンタクトホールを簡便
に、かつ生産性良く形成する方法を提供することにあ
る。
【００１０】
【課題を解決するための手段】本発明者は上記の課題を
解決すべく鋭意検討した結果、以下の発明をなすに至っ
た、すなわち、本発明による半導体装置の絶縁膜にコン
タクトホールを形成する方法は、（ａ）上記絶縁膜上に
フォトレジストでエッチングパターンを形成する工程
と、（ｂ）上記絶縁膜を、ドライエッチング処理によ
り、上記エッチングパターンに沿ってエッチングして、
コンタクトホールを形成する工程と、（ｃ）上記フォト
レジストの表面をより親水性に改質処理する工程と、
（ｄ）上記コンタクトホールを、ウエットエッチング処
理により、さらにエッチングする工程とを備えることを
特徴とする。
解決すべく鋭意検討した結果、以下の発明をなすに至っ
た、すなわち、本発明による半導体装置の絶縁膜にコン
タクトホールを形成する方法は、（ａ）上記絶縁膜上に
フォトレジストでエッチングパターンを形成する工程
と、（ｂ）上記絶縁膜を、ドライエッチング処理によ
り、上記エッチングパターンに沿ってエッチングして、
コンタクトホールを形成する工程と、（ｃ）上記フォト
レジストの表面をより親水性に改質処理する工程と、
（ｄ）上記コンタクトホールを、ウエットエッチング処
理により、さらにエッチングする工程とを備えることを
特徴とする。
【００１１】ここで、上記工程（ｃ）の改質処理が、上
記工程（ｂ）のドライエッチング処理が終了した後継続
して、同一の装置内で行われてもよい。
記工程（ｂ）のドライエッチング処理が終了した後継続
して、同一の装置内で行われてもよい。
【００１２】さらに、上記方法において、上記工程
（ｃ）の改質処理がドライエッチングガスの存在下、少
なくとも１種の酸化性ガスを用いて行われてもよい。
（ｃ）の改質処理がドライエッチングガスの存在下、少
なくとも１種の酸化性ガスを用いて行われてもよい。
【００１３】さらに、上記方法において、上記絶縁膜は
ウエットエッチレートの異なった複数の層からなり、該
複数の層はコンタクトホールの底面側から上方側へウエ
ットエッチレートが小さい順に積層されていてもよい。
ウエットエッチレートの異なった複数の層からなり、該
複数の層はコンタクトホールの底面側から上方側へウエ
ットエッチレートが小さい順に積層されていてもよい。
【００１４】
【発明の実施の形態】本発明においては、好ましくは、
絶縁膜は少なくとも２層以上からなり、そのウェットエ
ッチレートは下層の絶縁膜ほどウェットエッチレートが
遅い膜を用いる。このようなウエットエッチレートの順
番に積層されることにより、ウエットエッチング処理を
行った際に、導体基板に対して好ましいテーパー形の断
面を有するコンタクトホールが形成できるようになる。
絶縁膜は少なくとも２層以上からなり、そのウェットエ
ッチレートは下層の絶縁膜ほどウェットエッチレートが
遅い膜を用いる。このようなウエットエッチレートの順
番に積層されることにより、ウエットエッチング処理を
行った際に、導体基板に対して好ましいテーパー形の断
面を有するコンタクトホールが形成できるようになる。
【００１５】本発明の方法において、まず、基板上の絶
縁膜上にフォトレジストを用いて、エッチングパターン
を形成するが、ここで用いられるフォトレジストは、ポ
ジ型およびネガ型のいずれであってもよい。
縁膜上にフォトレジストを用いて、エッチングパターン
を形成するが、ここで用いられるフォトレジストは、ポ
ジ型およびネガ型のいずれであってもよい。
【００１６】次に、ドライエッチング処理を行い、上記
の絶縁膜を上記エッチングパターンに沿ってエッチング
して、コンタクトホールを形成する。ドライエッチング
処理に用いられるエッチングガスとしては、ＣＨＦ3 、
ＣＦ4 、ＮＦ3 、ＳＦ6 等がある。
の絶縁膜を上記エッチングパターンに沿ってエッチング
して、コンタクトホールを形成する。ドライエッチング
処理に用いられるエッチングガスとしては、ＣＨＦ3 、
ＣＦ4 、ＮＦ3 、ＳＦ6 等がある。
【００１７】ドライエッチング処理に続いて、同一の装
置内で、継続して、上記フォトレジストの表面をより親
水性に改質処理する。この改質処理は、ドライエッチン
グを行う装置内で可能であり、かつフォトレジスト表面
をより親水性に改質できる作用を有するものであれば、
如何なる手段でもよいが、好ましくは、ドライエッチン
グガスの存在下、酸化性ガスを用いて行う。用いられる
ドライエッチングガスとしては、上記したようなガスが
挙げられ、前工程であるドライエッチングに用いられた
エッチングガスと同一であってもよく、あるいは異なっ
ていてもよい。酸化性ガスとしては、Ｏ2 、ＮＯ2 、Ｏ
3 、ＮＯ等が挙げられる。この時、酸化性ガスとしてＯ
2 を用いる場合、Ｏ2 のガス比として５〜５０％、ＲＦ
パワー１００〜５００Ｗの条件で５秒〜６０秒処理すれ
ばよい。これによりレジスト表面の親水性が向上し、次
に行うウェットエッチング時に、ウェハ面内をムラ無く
ウェットエッチング液がコンタクトホール内に入り込
み、工程の大幅な増加が無く、品質の高い製品を作るこ
とができる。このように、ドライエッチング処理を行っ
た後、同一の装置内で、レジスト表面の改質処理を継続
して行うことが可能になったことが、本発明の方法の特
徴である。したがって、従来方法のように、レジスト表
面改質用の装置や工程を特別に別途設ける必要がなく、
簡便に行える。
置内で、継続して、上記フォトレジストの表面をより親
水性に改質処理する。この改質処理は、ドライエッチン
グを行う装置内で可能であり、かつフォトレジスト表面
をより親水性に改質できる作用を有するものであれば、
如何なる手段でもよいが、好ましくは、ドライエッチン
グガスの存在下、酸化性ガスを用いて行う。用いられる
ドライエッチングガスとしては、上記したようなガスが
挙げられ、前工程であるドライエッチングに用いられた
エッチングガスと同一であってもよく、あるいは異なっ
ていてもよい。酸化性ガスとしては、Ｏ2 、ＮＯ2 、Ｏ
3 、ＮＯ等が挙げられる。この時、酸化性ガスとしてＯ
2 を用いる場合、Ｏ2 のガス比として５〜５０％、ＲＦ
パワー１００〜５００Ｗの条件で５秒〜６０秒処理すれ
ばよい。これによりレジスト表面の親水性が向上し、次
に行うウェットエッチング時に、ウェハ面内をムラ無く
ウェットエッチング液がコンタクトホール内に入り込
み、工程の大幅な増加が無く、品質の高い製品を作るこ
とができる。このように、ドライエッチング処理を行っ
た後、同一の装置内で、レジスト表面の改質処理を継続
して行うことが可能になったことが、本発明の方法の特
徴である。したがって、従来方法のように、レジスト表
面改質用の装置や工程を特別に別途設ける必要がなく、
簡便に行える。
【００１８】次に、ウエットエッチング処理を行う。こ
の際に用いられるウエットエッチング液としては、慣用
のものが使用可能である。しかし、上記したようなウエ
ットエッチレートの順番に積層された複数層からなる絶
縁膜を用いる場合には、４０％ＮＨ4 Ｆと５０％ＨＦの
２０：１混合液（２０：１バッファードフッ酸）や９：
１混合液（９：１バッファードフッ酸）などが好まし
い。２０：１バッファードフッ酸を用いた場合に本発明
の効果が得られる絶縁膜の構成として、下層から順番
に、ＴＥＯＳ膜(Tetra Ethoxy Silane) を原料として用
いたＳｉＯ2 膜と、４％常圧ＰＳＧ(Photo-silicate Gl
ass)膜と、ＳＯＧ(Spin On Glass) 膜とからなる３層絶
縁膜、あるいはＴＥＯＳ膜と、プラズマＳｉＯ2 膜と、
ＳＯＧ膜とからなる３層絶縁膜、あるいはＴＥＯＳ膜
と、ＢＰＳＧ(Borophosphosilicate Glass) 膜とからな
る２層絶縁膜等がある。この時行うウェットエッチング
時間は、２０：１のバッファードフッ酸を用いる場合、
３０〜１８０秒で行えばよい。
の際に用いられるウエットエッチング液としては、慣用
のものが使用可能である。しかし、上記したようなウエ
ットエッチレートの順番に積層された複数層からなる絶
縁膜を用いる場合には、４０％ＮＨ4 Ｆと５０％ＨＦの
２０：１混合液（２０：１バッファードフッ酸）や９：
１混合液（９：１バッファードフッ酸）などが好まし
い。２０：１バッファードフッ酸を用いた場合に本発明
の効果が得られる絶縁膜の構成として、下層から順番
に、ＴＥＯＳ膜(Tetra Ethoxy Silane) を原料として用
いたＳｉＯ2 膜と、４％常圧ＰＳＧ(Photo-silicate Gl
ass)膜と、ＳＯＧ(Spin On Glass) 膜とからなる３層絶
縁膜、あるいはＴＥＯＳ膜と、プラズマＳｉＯ2 膜と、
ＳＯＧ膜とからなる３層絶縁膜、あるいはＴＥＯＳ膜
と、ＢＰＳＧ(Borophosphosilicate Glass) 膜とからな
る２層絶縁膜等がある。この時行うウェットエッチング
時間は、２０：１のバッファードフッ酸を用いる場合、
３０〜１８０秒で行えばよい。
【００１９】上記したように、本発明の方法によれば、
微細で、かつ基板に対して逆凸形様の断面形状を有する
コンタクトホールが精度よく形成できる。
微細で、かつ基板に対して逆凸形様の断面形状を有する
コンタクトホールが精度よく形成できる。
【００２０】
【実施例】図１に、本実施例に係わるコンタクトホール
の形成方法の作業工程を示す。
の形成方法の作業工程を示す。
【００２１】まず、図１（ａ）に示すように、シリコン
（Ｓｉ）ウェハ１１上に、ＴＥＯＳ膜１２と４％ＰＳＧ
膜１３とＳＯＧ膜１４とを順次この順にデポジションま
たはコートした。ここでは、例えば、ＴＥＯＳ膜１２の
原料ガスとしてＳｉ（ＯＣ2Ｈ5 ）4 を用い、７２６
℃、０．２５Ｔｏｒｒの低圧ＣＶＤ条件で約１５０ｎｍ
の厚さで形成した。また４％ＰＳＧ膜１３はＳｉＨ4 ／
ＰＨ3 を用い、４０５℃の常圧ＣＶＤ条件で約４５０ｎ
ｍの膜厚にした。ＳＯＧ膜１４はＳｉ（ＯＨ）4を用
い、回転塗布後、約９５０℃、２０分のベークを行い、
６０ｎｍの厚さに形成した。ここで、コンタクトホール
形成におけるウェットエッチングでのエッチレートはＳ
ＯＧ膜＞４％ＰＳＧ膜＞ＴＥＯＳ膜の順となる。
（Ｓｉ）ウェハ１１上に、ＴＥＯＳ膜１２と４％ＰＳＧ
膜１３とＳＯＧ膜１４とを順次この順にデポジションま
たはコートした。ここでは、例えば、ＴＥＯＳ膜１２の
原料ガスとしてＳｉ（ＯＣ2Ｈ5 ）4 を用い、７２６
℃、０．２５Ｔｏｒｒの低圧ＣＶＤ条件で約１５０ｎｍ
の厚さで形成した。また４％ＰＳＧ膜１３はＳｉＨ4 ／
ＰＨ3 を用い、４０５℃の常圧ＣＶＤ条件で約４５０ｎ
ｍの膜厚にした。ＳＯＧ膜１４はＳｉ（ＯＨ）4を用
い、回転塗布後、約９５０℃、２０分のベークを行い、
６０ｎｍの厚さに形成した。ここで、コンタクトホール
形成におけるウェットエッチングでのエッチレートはＳ
ＯＧ膜＞４％ＰＳＧ膜＞ＴＥＯＳ膜の順となる。
【００２２】続いてＳＯＧ膜１４上にポジ型フォトレジ
スト１５を図１（ａ）のように塗布し、露光、現像処理
を順次行いホール径が１．０ミクロンのパターンを抜い
た。この段階までは絶縁膜をエッチングする前のウェハ
である。
スト１５を図１（ａ）のように塗布し、露光、現像処理
を順次行いホール径が１．０ミクロンのパターンを抜い
た。この段階までは絶縁膜をエッチングする前のウェハ
である。
【００２３】次に、ＲＦパワー３００Ｗ、処理圧力０．
５Ｔｏｒｒ、ＣＦ4 の流量２４ｓｃｃｍ、ＣＨＦ3 の流
量２４ｓｃｃｍ、Ｈｅの流量９８ｓｃｃｍの条件でドラ
イエッチング処理を行い、基板までエッチングして図１
（ｂ）に示されるような断面形状を有するコンタクトホ
ール１７を形成し、連続して同一装置内でＯ2 の流量：
２０ｓｃｃｍ、ＣＦ4 の流量：１００ｓｃｃｍ、処理圧
力：０．３Ｔｏｒｒ、ＲＦパワー１００Ｗの条件で約７
秒間の処理をした。その結果、レジスト膜１５の表面が
図１（ｃ）に示すように親水性に改質され、次に行うウ
ェットエッチング処理で絶縁膜がレジスト膜のパターン
どおりにウェハ面内でムラ無くエッチングされるように
なった。
５Ｔｏｒｒ、ＣＦ4 の流量２４ｓｃｃｍ、ＣＨＦ3 の流
量２４ｓｃｃｍ、Ｈｅの流量９８ｓｃｃｍの条件でドラ
イエッチング処理を行い、基板までエッチングして図１
（ｂ）に示されるような断面形状を有するコンタクトホ
ール１７を形成し、連続して同一装置内でＯ2 の流量：
２０ｓｃｃｍ、ＣＦ4 の流量：１００ｓｃｃｍ、処理圧
力：０．３Ｔｏｒｒ、ＲＦパワー１００Ｗの条件で約７
秒間の処理をした。その結果、レジスト膜１５の表面が
図１（ｃ）に示すように親水性に改質され、次に行うウ
ェットエッチング処理で絶縁膜がレジスト膜のパターン
どおりにウェハ面内でムラ無くエッチングされるように
なった。
【００２４】続いて、ウエットエッチング処理を行う
が、このウェットエッチングは、２０：１バッファード
フッ酸で約６０秒間エッチングを行った。これにより、
図１（ｄ）に示すような、断面形状が逆凸形様でなだら
かなコンタクトホール１７が形成された。このコンタク
トホール１７は、次に続く配線層のカバレッジを良好な
ものとした。
が、このウェットエッチングは、２０：１バッファード
フッ酸で約６０秒間エッチングを行った。これにより、
図１（ｄ）に示すような、断面形状が逆凸形様でなだら
かなコンタクトホール１７が形成された。このコンタク
トホール１７は、次に続く配線層のカバレッジを良好な
ものとした。
【００２５】
【発明の効果】上記方法により、微細なコンタクトホー
ル形成時に必要であった、アッシング等によるレジスト
膜表面の改質処理や界面活性剤入りウェットエッチング
液の使用が不要となり、工程を複雑にすることなく、信
頼性の高いコンタクトホールの形成が可能となった。
ル形成時に必要であった、アッシング等によるレジスト
膜表面の改質処理や界面活性剤入りウェットエッチング
液の使用が不要となり、工程を複雑にすることなく、信
頼性の高いコンタクトホールの形成が可能となった。
【図１】本発明の実施例によるコンタクトホールの形成
方法を説明するための工程（ａ）〜（ｄ）を示す断面図
である。
方法を説明するための工程（ａ）〜（ｄ）を示す断面図
である。
【図２】コンタクトホールの望ましい断面形状を示す断
面図である。
面図である。
【図３】従来技術により形成されたコンタクトホールの
断面図である。
断面図である。
【図４】同じく従来技術により形成されたコンタクトホ
ールの断面図である。
ールの断面図である。
【図５】同じく従来技術によるコンタクトホールの形成
方法を説明するための工程（ａ）〜（ｃ）を示す断面図
である。
方法を説明するための工程（ａ）〜（ｃ）を示す断面図
である。
【図６】同じく従来技術によるコンタクトホールの形成
方法を説明するための工程（ａ）〜（ｄ）を示す断面図
である。
方法を説明するための工程（ａ）〜（ｄ）を示す断面図
である。
１１ Ｓｉウェハ １２ ＴＥＯＳ膜 １３ ４％ＰＳＧ膜 １４ ＳＯＧ膜 １５ フォトレジスト膜 １５′ フォトレジスト膜の改質された領域 １６ コンタクト層間膜 １７ コンタクトホール
Claims (4)
- 【請求項１】 半導体装置の絶縁膜にコンタクトホール
を形成する方法であって、 （ａ）前記絶縁膜上にフォトレジストでエッチングパタ
ーンを形成する工程と、 （ｂ）前記絶縁膜を、ドライエッチング処理により、前
記エッチングパターンに沿ってエッチングして、コンタ
クトホールを形成する工程と、 （ｃ）前記フォトレジストの表面をより親水性に改質処
理する工程と、 （ｄ）前記コンタクトホールを、ウエットエッチング処
理により、さらにエッチングする工程とを備えることを
特徴とする半導体装置にコンタクトホールを形成する方
法。 - 【請求項２】 前記工程（ｃ）の改質処理が、前記工程
（ｂ）のドライエッチング処理が終了した後継続して、
同一の装置内で行われることを特徴とする請求項１に記
載の半導体装置にコンタクトホールを形成する方法。 - 【請求項３】 前記工程（ｃ）の改質処理がドライエッ
チングガスの存在下、少なくとも１種の酸化性ガスを用
いて行われることを特徴とする請求項１または２に記載
の半導体装置にコンタクトホールを形成する方法。 - 【請求項４】 前記絶縁膜はウエットエッチレートの異
なった複数の層からなり、該複数の層はコンタクトホー
ルの底面側から上方側へウエットエッチレートが小さい
順に積層されていることを特徴とする請求項１〜３のい
ずれかに記載の半導体装置にコンタクトホールを形成す
る方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26712796A JPH10116815A (ja) | 1996-10-08 | 1996-10-08 | 半導体装置にコンタクトホールを形成する方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26712796A JPH10116815A (ja) | 1996-10-08 | 1996-10-08 | 半導体装置にコンタクトホールを形成する方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10116815A true JPH10116815A (ja) | 1998-05-06 |
Family
ID=17440452
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26712796A Pending JPH10116815A (ja) | 1996-10-08 | 1996-10-08 | 半導体装置にコンタクトホールを形成する方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH10116815A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100451989B1 (ko) * | 2002-06-29 | 2004-10-08 | 주식회사 하이닉스반도체 | 반도체소자의 금속배선 형성방법 |
| JP2007180304A (ja) * | 2005-12-28 | 2007-07-12 | Seiko Epson Corp | パターンの形成方法、及び液滴吐出ヘッド |
| US9761685B2 (en) | 2015-08-20 | 2017-09-12 | Renesas Electronics Corporation | Manufacturing method for semiconductor device |
-
1996
- 1996-10-08 JP JP26712796A patent/JPH10116815A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100451989B1 (ko) * | 2002-06-29 | 2004-10-08 | 주식회사 하이닉스반도체 | 반도체소자의 금속배선 형성방법 |
| JP2007180304A (ja) * | 2005-12-28 | 2007-07-12 | Seiko Epson Corp | パターンの形成方法、及び液滴吐出ヘッド |
| US9761685B2 (en) | 2015-08-20 | 2017-09-12 | Renesas Electronics Corporation | Manufacturing method for semiconductor device |
| US10043884B2 (en) | 2015-08-20 | 2018-08-07 | Renesas Electronics Corporation | Manufacturing method for semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH01290236A (ja) | 幅の広いトレンチを平坦化する方法 | |
| JPH08330305A (ja) | 半導体装置の絶縁膜形成方法 | |
| US5366850A (en) | Submicron planarization process with passivation on metal line | |
| KR100518587B1 (ko) | 얕은 트렌치 소자 분리 구조의 제조 방법 및 얕은 트렌치소자 분리 구조를 포함하는 미세 전자 소자 | |
| JP2720785B2 (ja) | 半導体装置の製造方法 | |
| JPS63272038A (ja) | ＳｉＯ↓２絶縁層に傾斜側面を持つ接触孔の形成方法 | |
| JPH10116815A (ja) | 半導体装置にコンタクトホールを形成する方法 | |
| US20020168834A1 (en) | Method for fabricating shallow rench isolation structure | |
| KR100369338B1 (ko) | 반도체 소자의 콘택홀 형성 방법 | |
| JPH07240466A (ja) | 半導体装置の製造方法 | |
| KR19990057932A (ko) | 콘택홀 프로파일 개선을 위한 반도체 소자 제조 방법 | |
| KR100243277B1 (ko) | 반도체장치의 요철형 커패시터 제조방법 | |
| US6284645B1 (en) | Controlling improvement of critical dimension of dual damasceue process using spin-on-glass process | |
| JPH04125925A (ja) | 半導体装置の製造方法 | |
| KR100513798B1 (ko) | 유동성 절연막의 평탄화 특성을 개선한 반도체 소자의제조방법 | |
| EP0146613A1 (en) | METHOD FOR PRODUCING SEMICONDUCTOR STRUCTURES. | |
| JP2002026020A (ja) | 半導体装置の製造方法 | |
| JP2001223270A (ja) | ビットラインの製造方法 | |
| JPH0712040B2 (ja) | 半導体装置の製造方法 | |
| JPH0594975A (ja) | 半導体装置の製造方法 | |
| JPH02275627A (ja) | 半導体装置の製造方法 | |
| JPH08124907A (ja) | 半導体装置の製造方法 | |
| JPH0685171A (ja) | パターン形成方法および半導体装置の製造方法 | |
| JPH0621043A (ja) | 半導体装置の製造方法 | |
| JPH08111405A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Effective date: 20040106 Free format text: JAPANESE INTERMEDIATE CODE: A02 |