JPH08124907A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH08124907A JPH08124907A JP26070994A JP26070994A JPH08124907A JP H08124907 A JPH08124907 A JP H08124907A JP 26070994 A JP26070994 A JP 26070994A JP 26070994 A JP26070994 A JP 26070994A JP H08124907 A JPH08124907 A JP H08124907A
- Authority
- JP
- Japan
- Prior art keywords
- film
- opening
- etching
- deposited
- contact hole
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【目的】半導体基板上の絶縁膜に上層配線を形成する場
合段切れの生じない良好なコンタクト孔を形成する。 【構成】半導体基板１上の絶縁膜２上に形成したフォト
レジスト膜３に開孔部４Ａを形成した後、全面にＣとＦ
を主成分とする堆積膜５を形成し、次に開孔部４Ａの底
面の堆積膜を異方性プラズマエッチングにより中央から
周辺に向かって除去し、同時に開孔部４Ａの下方の絶縁
膜２を前記プラズマエッチングにより除去していくこと
により、テーパー形状のコンタクト孔６Ａを形成する。
合段切れの生じない良好なコンタクト孔を形成する。 【構成】半導体基板１上の絶縁膜２上に形成したフォト
レジスト膜３に開孔部４Ａを形成した後、全面にＣとＦ
を主成分とする堆積膜５を形成し、次に開孔部４Ａの底
面の堆積膜を異方性プラズマエッチングにより中央から
周辺に向かって除去し、同時に開孔部４Ａの下方の絶縁
膜２を前記プラズマエッチングにより除去していくこと
により、テーパー形状のコンタクト孔６Ａを形成する。
Description
【０００１】
【産業上の利用分野】本発明は、半導体装置の製造方法
に関し、特にコンタクト孔を有する半導体装置の製造方
法に関する。
に関し、特にコンタクト孔を有する半導体装置の製造方
法に関する。
【０００２】
【従来の技術】半導体装置の製造工程における半導体基
板上の絶縁膜にコンタクト孔を形成する場合、コンタク
ト孔の外径をリソグラフィー技術によるレジストパタン
の加工寸法よりも小径にするために、次に示すようなサ
イドウォールを用いる技術が実施されている。
板上の絶縁膜にコンタクト孔を形成する場合、コンタク
ト孔の外径をリソグラフィー技術によるレジストパタン
の加工寸法よりも小径にするために、次に示すようなサ
イドウォールを用いる技術が実施されている。
【０００３】まず図２（ａ）に示すように、コンタクト
孔を形成するべき半導体基板１上の絶縁膜としての酸化
シリコン膜２上にマスク用の第１のポリシリコン膜７を
形成し、さらにその上層にフォトレジスト膜３Ａを付着
してリソグラフィー技術により開孔部を形成する。その
後異方性プラズマエッチングにより、フォトレジスト膜
３Ａをマスクとして第１のポリシリコン膜７に開孔部４
Ｂを形成する。
孔を形成するべき半導体基板１上の絶縁膜としての酸化
シリコン膜２上にマスク用の第１のポリシリコン膜７を
形成し、さらにその上層にフォトレジスト膜３Ａを付着
してリソグラフィー技術により開孔部を形成する。その
後異方性プラズマエッチングにより、フォトレジスト膜
３Ａをマスクとして第１のポリシリコン膜７に開孔部４
Ｂを形成する。
【０００４】次に図２（ｂ）に示すように、フォトレジ
スト膜３Ａを剥離したのち全面に第２のポリシリコン膜
８を形成する。
スト膜３Ａを剥離したのち全面に第２のポリシリコン膜
８を形成する。
【０００５】次に図２（ｃ）に示すように、異方性のプ
ラズマエッチングにより、第２のポリシリコン膜８をエ
ッチングして開孔部４Ｂの側壁部にサイドウォール８Ａ
を残し、開孔面積を小さくする。
ラズマエッチングにより、第２のポリシリコン膜８をエ
ッチングして開孔部４Ｂの側壁部にサイドウォール８Ａ
を残し、開孔面積を小さくする。
【０００６】次に図２（ｄ）に示すように、この狭めら
れた開孔部より異方性のプラズマエッチングを行う事に
より、リソグラフィー技術による加工寸法よりも小さな
コンタクト孔６Ｂを形成する。なお、開孔部に形成する
サイドウォール等の材料はポリシリコンに限られるもの
ではない。
れた開孔部より異方性のプラズマエッチングを行う事に
より、リソグラフィー技術による加工寸法よりも小さな
コンタクト孔６Ｂを形成する。なお、開孔部に形成する
サイドウォール等の材料はポリシリコンに限られるもの
ではない。
【０００７】
【発明が解決しようとする課題】しかしながら上述した
サイドウォール技術を利用してコンタクト孔を形成する
方法においては多くの工数を必要とするばかりでなく、
コンタクト孔を埋めて配線や電極を形成する際に次のよ
うな問題点がある。
サイドウォール技術を利用してコンタクト孔を形成する
方法においては多くの工数を必要とするばかりでなく、
コンタクト孔を埋めて配線や電極を形成する際に次のよ
うな問題点がある。
【０００８】すなわち、スパッタ法によって上層膜を形
成する場合、コンタクト孔の部分で上層膜が段切れを起
こす。また、化学的気相成長法で上層膜を形成する場
合、コンタクト孔の中央に空洞が発生したりする。これ
はコンタクト孔の側壁形状がほぼ垂直なので、スパッタ
法においてはコンタクト孔側壁に上層膜がスパッタされ
にくく、また化学的気相成長法においてはコンタクト孔
の深部に上層膜が成長されにくいためである。
成する場合、コンタクト孔の部分で上層膜が段切れを起
こす。また、化学的気相成長法で上層膜を形成する場
合、コンタクト孔の中央に空洞が発生したりする。これ
はコンタクト孔の側壁形状がほぼ垂直なので、スパッタ
法においてはコンタクト孔側壁に上層膜がスパッタされ
にくく、また化学的気相成長法においてはコンタクト孔
の深部に上層膜が成長されにくいためである。
【０００９】本発明は、上記のような問題点に着目して
なされたもので、サイドウォール技術を用いてリソグラ
フィー技術による加工寸法よりも小さなコンタクト孔を
少い工数で形成すると共に、電極や配線を形成する場合
においても段切れや空洞が発生することがなく信頼性及
び歩留りの向上した半導体装置の製造方法を提供するこ
とにある。
なされたもので、サイドウォール技術を用いてリソグラ
フィー技術による加工寸法よりも小さなコンタクト孔を
少い工数で形成すると共に、電極や配線を形成する場合
においても段切れや空洞が発生することがなく信頼性及
び歩留りの向上した半導体装置の製造方法を提供するこ
とにある。
【００１０】
【課題を解決するための手段】本発明の半導体装置の製
造方法は、半導体基板上に絶縁膜とフォトレジスト膜と
を順次形成したのちこのフォトレジスト膜に開孔部を形
成する工程と、前記半導体基板を水素を含むＨＦ系ガス
を用いたプラズマ中で処理し前記開孔部内を含む全面に
ＣとＦを主成分とする堆積膜を形成する工程と、この堆
積膜と前記絶縁膜に対するエッチング速度がほぼ等しい
異方性プラズマエッチング法により前記堆積膜をエッチ
ングし前記開孔部底面の中央から周辺に向って除去する
と共に、当該エッチングにより前記開孔部内に露出した
前記絶縁膜をエッチングしテーパーを有するコンタクト
孔を形成する工程とを含むことを特徴とするものであ
る。
造方法は、半導体基板上に絶縁膜とフォトレジスト膜と
を順次形成したのちこのフォトレジスト膜に開孔部を形
成する工程と、前記半導体基板を水素を含むＨＦ系ガス
を用いたプラズマ中で処理し前記開孔部内を含む全面に
ＣとＦを主成分とする堆積膜を形成する工程と、この堆
積膜と前記絶縁膜に対するエッチング速度がほぼ等しい
異方性プラズマエッチング法により前記堆積膜をエッチ
ングし前記開孔部底面の中央から周辺に向って除去する
と共に、当該エッチングにより前記開孔部内に露出した
前記絶縁膜をエッチングしテーパーを有するコンタクト
孔を形成する工程とを含むことを特徴とするものであ
る。
【００１１】
【実施例】次に本発明について図面を参照して説明す
る。図１（ａ）〜（ｄ）は本発明の一実施例を説明する
為の工程順に示した半導体チップの断面図である。
る。図１（ａ）〜（ｄ）は本発明の一実施例を説明する
為の工程順に示した半導体チップの断面図である。
【００１２】まず図１（ａ）に示すように、シリコン等
からなる半導体基板１上に絶縁膜としてＣＶＤ法により
酸化シリコン膜２を厚さ０．４μｍに形成する。
からなる半導体基板１上に絶縁膜としてＣＶＤ法により
酸化シリコン膜２を厚さ０．４μｍに形成する。
【００１３】次でフォトレジスト膜３を形成した後選択
除去してこのフォトレジスト膜に開孔部４Ａを形成す
る。
除去してこのフォトレジスト膜に開孔部４Ａを形成す
る。
【００１４】次に図１（ｂ）に示すように、ＣＨＦ3 ガ
スを用い、高圧力低高周波電力で発生させたプラズマ中
にこの半導体基板を置くことにより開孔部４Ａの側壁や
底面を含む全面に堆積膜５を約０．２μｍの厚さに形成
する。この堆積膜５はＣとＦを主成分とするものであ
り、ＣＨＦ3 の分解によるＣＦ2 のポリマーと考えられ
る。堆積膜５の形成は次の酸化シリコン膜２をドライエ
ッチングするための平行平板型ドライエッチング装置に
て行うことができる。
スを用い、高圧力低高周波電力で発生させたプラズマ中
にこの半導体基板を置くことにより開孔部４Ａの側壁や
底面を含む全面に堆積膜５を約０．２μｍの厚さに形成
する。この堆積膜５はＣとＦを主成分とするものであ
り、ＣＨＦ3 の分解によるＣＦ2 のポリマーと考えられ
る。堆積膜５の形成は次の酸化シリコン膜２をドライエ
ッチングするための平行平板型ドライエッチング装置に
て行うことができる。
【００１５】堆積膜５を形成するために発生させるプラ
ズマは等方性となるように十分高圧で、かつ酸化シリコ
ン膜をエッチングしないように十分低高周波電力でなけ
ればならない。平行平板型ドライエッチング装置を用い
た場合、電極間隔２．０ｃｍ，ＣＨＦ3 ガス流量１００
ｓｃｃｍ，高周波電力３００Ｗ，圧力３．２Ｔｏｒｒに
て良好な堆積膜５を得ることができる。厚さ０．２μｍ
の堆積膜５は約３０秒間の処理で得られる。
ズマは等方性となるように十分高圧で、かつ酸化シリコ
ン膜をエッチングしないように十分低高周波電力でなけ
ればならない。平行平板型ドライエッチング装置を用い
た場合、電極間隔２．０ｃｍ，ＣＨＦ3 ガス流量１００
ｓｃｃｍ，高周波電力３００Ｗ，圧力３．２Ｔｏｒｒに
て良好な堆積膜５を得ることができる。厚さ０．２μｍ
の堆積膜５は約３０秒間の処理で得られる。
【００１６】次に図１（ｃ）に示すように、堆積膜５と
酸化シリコン膜２に対するエッチング速度がほぼ等しい
条件のプラズマエッチング法により開孔部４Ａ底面の堆
積膜５を中央部から周辺に向かってエッチングして除去
し、同時に開孔部４Ａの下方の露出した酸化シリコン膜
２をエッチングする。酸化シリコン膜２のプラズマエッ
チングはマイクロローディング効果により堆積膜５の除
去が終了した開孔部４Ａの中央部からはじまり、次第に
周辺部へと広がってゆくことから、図１（ｄ）に示すよ
うに、テーパー形状を有するコンタクト孔６Ａが形成さ
れる。
酸化シリコン膜２に対するエッチング速度がほぼ等しい
条件のプラズマエッチング法により開孔部４Ａ底面の堆
積膜５を中央部から周辺に向かってエッチングして除去
し、同時に開孔部４Ａの下方の露出した酸化シリコン膜
２をエッチングする。酸化シリコン膜２のプラズマエッ
チングはマイクロローディング効果により堆積膜５の除
去が終了した開孔部４Ａの中央部からはじまり、次第に
周辺部へと広がってゆくことから、図１（ｄ）に示すよ
うに、テーパー形状を有するコンタクト孔６Ａが形成さ
れる。
【００１７】このときの異方性プラズマエッチングの条
件は堆積膜５と酸化シリコン膜２のエッチング速度をほ
ぼ等しくすると共に、開孔部側壁の堆積膜５や形成され
たコンタクト孔６Ａの側壁の酸化シリコン膜２をエッチ
ングしない様に十分異方性でなければならない。枚葉式
の平行平板型ドライエッチング装置を用いた場合、電極
間隔０．８〜１．２ｃｍ，ＣＦ4 ガス流量１５〜２５ｓ
ｃｃｍ，ＣＨＦ3 ガス流量１５〜２５ｓｃｃｍ，アルゴ
ンガス流量３５０〜４５０ｓｃｃｍ，高周波電力８００
Ｗ〜１０００Ｗ，圧力９００ｍＴｏｒｒのエッチング条
件を用いることにより、堆積膜５と酸化シリコン膜２に
対するエッチング速度は約９８０ｎｍ／ｍｉｎとなり、
良好な異方性エッチングが可能であった。
件は堆積膜５と酸化シリコン膜２のエッチング速度をほ
ぼ等しくすると共に、開孔部側壁の堆積膜５や形成され
たコンタクト孔６Ａの側壁の酸化シリコン膜２をエッチ
ングしない様に十分異方性でなければならない。枚葉式
の平行平板型ドライエッチング装置を用いた場合、電極
間隔０．８〜１．２ｃｍ，ＣＦ4 ガス流量１５〜２５ｓ
ｃｃｍ，ＣＨＦ3 ガス流量１５〜２５ｓｃｃｍ，アルゴ
ンガス流量３５０〜４５０ｓｃｃｍ，高周波電力８００
Ｗ〜１０００Ｗ，圧力９００ｍＴｏｒｒのエッチング条
件を用いることにより、堆積膜５と酸化シリコン膜２に
対するエッチング速度は約９８０ｎｍ／ｍｉｎとなり、
良好な異方性エッチングが可能であった。
【００１８】以下フォトレジスト膜３と開孔部側壁に残
されたサイドウォールとしての堆積膜５を除去する。な
お、テーパーを有するコンタクト孔６Ａは、開孔部４Ａ
の側壁に付着したサイドウォールとしての堆積膜５の寸
法分リソグラフィー技術の加工精度で得られる寸法より
も小径にすることができる。
されたサイドウォールとしての堆積膜５を除去する。な
お、テーパーを有するコンタクト孔６Ａは、開孔部４Ａ
の側壁に付着したサイドウォールとしての堆積膜５の寸
法分リソグラフィー技術の加工精度で得られる寸法より
も小径にすることができる。
【００１９】このように本実施例によれば、コンタクト
孔６Ａの上層に、配線や電極を形成するためにポリシリ
コンや金属の上層膜を形成する場合、コンタクト孔の形
状がテーパー状のためスパッタ法によって形成する場合
でも段切れが発生しにくくなる。また、化学的気相成長
法で上層膜を形成する場合も同様に、コンタクト孔内部
に空洞ができにくくなる。又、従来のように、マスク用
のポリシリコン膜やサイドウォール形成の工程等が不要
である為、工程数を大幅に低減できる。
孔６Ａの上層に、配線や電極を形成するためにポリシリ
コンや金属の上層膜を形成する場合、コンタクト孔の形
状がテーパー状のためスパッタ法によって形成する場合
でも段切れが発生しにくくなる。また、化学的気相成長
法で上層膜を形成する場合も同様に、コンタクト孔内部
に空洞ができにくくなる。又、従来のように、マスク用
のポリシリコン膜やサイドウォール形成の工程等が不要
である為、工程数を大幅に低減できる。
【００２０】尚、上記実施例においては堆積膜５の形成
にＣＨＦ3 ガスを用いた場合について説明したが、ＣＦ
4 とＨ2 との混合ガスを用いてもよい。又絶縁膜として
はＰＳＧ膜やＢＰＳＧ膜等の酸化膜や窒化膜であっても
よい。
にＣＨＦ3 ガスを用いた場合について説明したが、ＣＦ
4 とＨ2 との混合ガスを用いてもよい。又絶縁膜として
はＰＳＧ膜やＢＰＳＧ膜等の酸化膜や窒化膜であっても
よい。
【００２１】
【発明の効果】以上説明したように本発明は、絶縁膜上
に開孔部を有するフォトレジスト膜を形成したのち、全
面にＣとＦを主成分とする堆積膜を形成し、次でこの堆
積膜と絶縁膜に対するエッチング速度のほぼ等しい条件
で堆積膜を異方性エッチングすると共に、開孔部底部の
絶縁膜をエッチングすることにより、従来の方法に比べ
少い工程数でテーパーを有するコンタクト孔を形成でき
る。この為、このコンタクト孔を埋めて電極や配線を形
成しても段切れや空洞の発生がなくなる為、信頼性及び
歩留りの向上した半導体装置の製造方法が得られる。
に開孔部を有するフォトレジスト膜を形成したのち、全
面にＣとＦを主成分とする堆積膜を形成し、次でこの堆
積膜と絶縁膜に対するエッチング速度のほぼ等しい条件
で堆積膜を異方性エッチングすると共に、開孔部底部の
絶縁膜をエッチングすることにより、従来の方法に比べ
少い工程数でテーパーを有するコンタクト孔を形成でき
る。この為、このコンタクト孔を埋めて電極や配線を形
成しても段切れや空洞の発生がなくなる為、信頼性及び
歩留りの向上した半導体装置の製造方法が得られる。
【図１】本発明の一実施例を説明する為の半導体チップ
の断面図。
の断面図。
【図２】従来の半導体装置の製造方法を説明する為の半
導体チップの断面図。
導体チップの断面図。
１ 半導体基板 ２ 酸化シリコン膜 ３，３Ａ フォトレジスト膜 ４Ａ，４Ｂ 開孔部 ５ 堆積膜 ６Ａ，６Ｂ コンタクト孔 ７ 第１のポリシリコン膜 ８ 第２のポリシリコン膜 ８Ａ サイドウォール
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 21/90 Ｃ
Claims (2)
- 【請求項１】 半導体基板上に絶縁膜とフォトレジスト
膜とを順次形成したのちこのフォトレジスト膜に開孔部
を形成する工程と、前記半導体基板を水素を含むＨＦ系
ガスを用いたプラズマ中で処理し前記開孔部内を含む全
面にＣとＦを主成分とする堆積膜を形成する工程と、こ
の堆積膜と前記絶縁膜に対するエッチング速度がほぼ等
しい異方性プラズマエッチング法により前記堆積膜をエ
ッチングし前記開孔部底面の中央から周辺に向って除去
すると共に、当該エッチングにより前記開孔部内に露出
した前記絶縁膜をエッチングしテーパーを有するコンタ
クト孔を形成する工程とを含むことを特徴とする半導体
装置の製造方法。 - 【請求項２】 堆積膜の形成と堆積膜及び絶縁膜のエッ
チングとを同一装置を用いて行う請求項１記載の半導体
装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26070994A JPH08124907A (ja) | 1994-10-25 | 1994-10-25 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26070994A JPH08124907A (ja) | 1994-10-25 | 1994-10-25 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08124907A true JPH08124907A (ja) | 1996-05-17 |
Family
ID=17351681
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26070994A Pending JPH08124907A (ja) | 1994-10-25 | 1994-10-25 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08124907A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10177992A (ja) * | 1996-12-16 | 1998-06-30 | Sharp Corp | 微細コンタクトホールのテーパエッチング方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62154734A (ja) * | 1985-12-27 | 1987-07-09 | Hitachi Ltd | エツチング方法およびそれに用いる装置 |
| JPS63261837A (ja) * | 1987-04-20 | 1988-10-28 | Fujitsu Ltd | テ−パエツチング方法 |
-
1994
- 1994-10-25 JP JP26070994A patent/JPH08124907A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62154734A (ja) * | 1985-12-27 | 1987-07-09 | Hitachi Ltd | エツチング方法およびそれに用いる装置 |
| JPS63261837A (ja) * | 1987-04-20 | 1988-10-28 | Fujitsu Ltd | テ−パエツチング方法 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10177992A (ja) * | 1996-12-16 | 1998-06-30 | Sharp Corp | 微細コンタクトホールのテーパエッチング方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5160407A (en) | Low pressure anisotropic etch process for tantalum silicide or titanium silicide layer formed over polysilicon layer deposited on silicon oxide layer on semiconductor wafer | |
| JP2913936B2 (ja) | 半導体装置の製造方法 | |
| US6458710B1 (en) | Process for forming uniform multiple contact holes | |
| US6124208A (en) | Method of preventing bowing in a via formation process | |
| JPH08195384A (ja) | 半導体装置の製造方法 | |
| JP3063710B2 (ja) | 半導体装置の製造方法 | |
| JPH02219227A (ja) | プラズマ散乱現象を利用した蝕刻方法 | |
| JPH1041389A (ja) | 半導体装置の製造方法 | |
| JP2650313B2 (ja) | ドライエッチング方法 | |
| JPH08124907A (ja) | 半導体装置の製造方法 | |
| JPH11243080A (ja) | 半導体基板のエッチング方法 | |
| JPH0653334A (ja) | 半導体装置の製造方法 | |
| US6943120B1 (en) | Method to improve via or contact hole profile using an in-situ polymer deposition and strip procedure | |
| JPH11330045A (ja) | 酸化膜及びシリコン層の積層膜のエッチング方法 | |
| JPH05283407A (ja) | 半導体装置の製造方法 | |
| JPS63260134A (ja) | スル−・ホ−ルの形成方法 | |
| JPH03248429A (ja) | 半導体装置の製造方法 | |
| US7205243B2 (en) | Process for producing a mask on a substrate | |
| KR20010060984A (ko) | 반도체 장치의 콘택홀 형성방법 | |
| JPH1012868A (ja) | 半導体装置及びその製造方法 | |
| JP2746077B2 (ja) | 半導体装置の製造方法 | |
| JPH0745551A (ja) | コンタクトホールの形成方法 | |
| JPH11307516A (ja) | 半導体装置の製造方法 | |
| JP2002026020A (ja) | 半導体装置の製造方法 | |
| JPH0590420A (ja) | 接続孔の形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19970318 |