JPH05283407A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH05283407A JPH05283407A JP8369892A JP8369892A JPH05283407A JP H05283407 A JPH05283407 A JP H05283407A JP 8369892 A JP8369892 A JP 8369892A JP 8369892 A JP8369892 A JP 8369892A JP H05283407 A JPH05283407 A JP H05283407A
- Authority
- JP
- Japan
- Prior art keywords
- etching
- insulating film
- interlayer insulating
- anisotropic dry
- dry etching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Drying Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】
【構成】シリコン基板（１）上の層間絶縁膜（２）上
に、所定の形状を有するレジスト膜（３）を形成し、次
に、第１の異方性ドライエッチングによりレジスト膜
（３）をマスクとして層間絶縁膜（２）をその膜厚の途
中までエッチングし、次に、第２の異方性ドライエッチ
ングによりレジスト膜（３）を所定の時間だけエッチン
グし、次に、第３の異方性ドライエッチングにより層間
絶縁膜（２）を所定の時間だけエッチングする構成。 【効果】層間接続孔のエッチング途中にレジスト膜のエ
ッチング工程を挿入することにより、層間接続孔の開口
上部を広く、かつ、テーパ状に形成することができるの
で、上層配線層の段差被覆性が向上し、断線防止に寄与
することができ、その結果、歩留りの向上を図ることが
できる。
に、所定の形状を有するレジスト膜（３）を形成し、次
に、第１の異方性ドライエッチングによりレジスト膜
（３）をマスクとして層間絶縁膜（２）をその膜厚の途
中までエッチングし、次に、第２の異方性ドライエッチ
ングによりレジスト膜（３）を所定の時間だけエッチン
グし、次に、第３の異方性ドライエッチングにより層間
絶縁膜（２）を所定の時間だけエッチングする構成。 【効果】層間接続孔のエッチング途中にレジスト膜のエ
ッチング工程を挿入することにより、層間接続孔の開口
上部を広く、かつ、テーパ状に形成することができるの
で、上層配線層の段差被覆性が向上し、断線防止に寄与
することができ、その結果、歩留りの向上を図ることが
できる。
Description
【０００１】
【産業上の利用分野】本発明は、半導体装置のコンタク
トホールやスルーホール、すなわち、層間接続孔を形成
する半導体装置の製造方法に係り、特に、上記層間接続
孔の側壁部にテーパを形成する方法に関する。
トホールやスルーホール、すなわち、層間接続孔を形成
する半導体装置の製造方法に係り、特に、上記層間接続
孔の側壁部にテーパを形成する方法に関する。
【０００２】
【従来の技術】従来から、半導体装置の層間絶縁膜に微
細なコンタクトホールあるいはスルーホールを形成する
に当り、反応性イオンエッチング（ＲＩＥ）法が広く利
用されている。
細なコンタクトホールあるいはスルーホールを形成する
に当り、反応性イオンエッチング（ＲＩＥ）法が広く利
用されている。
【０００３】ところで、反応性イオンエッチング法で被
エッチング物をエッチングした場合、例えば、シリコン
基板上に形成されたシリコン酸化膜の上面にパターニン
グしたレジスト膜をマスクにして反応性イオンエッチン
グ法を行なった場合には、通常、シリコン酸化膜のエッ
チング断面が非常に急峻なものとなる。このようなエッ
チング方法をコンタクトホール形成時に用いた場合、後
続する金属配線層の堆積の際に、堆積膜厚がエッチング
断面の段差で非常に薄くなり、金属配線層の断線が生
じ、歩留りの低下および寿命低下を招くおそれがある。
エッチング物をエッチングした場合、例えば、シリコン
基板上に形成されたシリコン酸化膜の上面にパターニン
グしたレジスト膜をマスクにして反応性イオンエッチン
グ法を行なった場合には、通常、シリコン酸化膜のエッ
チング断面が非常に急峻なものとなる。このようなエッ
チング方法をコンタクトホール形成時に用いた場合、後
続する金属配線層の堆積の際に、堆積膜厚がエッチング
断面の段差で非常に薄くなり、金属配線層の断線が生
じ、歩留りの低下および寿命低下を招くおそれがある。
【０００４】また、コンタクトホールのテーパ加工法と
して、開口部の上方を等方エッチングによりテーパを形
成した後、異方性ドライエッチングにより底部まで開口
する方法や、レジスト膜と層間絶縁膜のエッチレート比
（両者のエッチング速度の比である選択比）をコントロ
ールしつつ、コンタクトホールを開口する方法などが提
案されている。
して、開口部の上方を等方エッチングによりテーパを形
成した後、異方性ドライエッチングにより底部まで開口
する方法や、レジスト膜と層間絶縁膜のエッチレート比
（両者のエッチング速度の比である選択比）をコントロ
ールしつつ、コンタクトホールを開口する方法などが提
案されている。
【０００５】図２（ａ）〜（ｃ）に、特開昭６３−８６
５２２号公報において開示された従来のコンタクトホー
ルの形成法の一例を示す。シリコン基板１上にソース／
ドレイン領域６−１、６−２を形成するとともに、ゲー
ト絶縁膜７を介してゲート電極８を形成し、これら各ソ
ース／ドレイン領域６−１、６−２、ゲート電極８の上
面にＢＰＳＧ（ほう素添加リンシリコンガラス）からな
る層間絶縁膜２を形成し、この層間絶縁膜２の上面にパ
ターニングしたレジスト膜３を形成する（図２
（ａ））。次に、上記ソース／ドレイン領域６−１、６
−２上の上記層間絶縁膜２に等方性エッチングによりテ
ーパ９を形成し（図２（ｂ））、次に、異方性ドライエ
ッチングによりコンタクトホール（層間接続孔）４を開
孔するようにしている（図２（ｃ））。
５２２号公報において開示された従来のコンタクトホー
ルの形成法の一例を示す。シリコン基板１上にソース／
ドレイン領域６−１、６−２を形成するとともに、ゲー
ト絶縁膜７を介してゲート電極８を形成し、これら各ソ
ース／ドレイン領域６−１、６−２、ゲート電極８の上
面にＢＰＳＧ（ほう素添加リンシリコンガラス）からな
る層間絶縁膜２を形成し、この層間絶縁膜２の上面にパ
ターニングしたレジスト膜３を形成する（図２
（ａ））。次に、上記ソース／ドレイン領域６−１、６
−２上の上記層間絶縁膜２に等方性エッチングによりテ
ーパ９を形成し（図２（ｂ））、次に、異方性ドライエ
ッチングによりコンタクトホール（層間接続孔）４を開
孔するようにしている（図２（ｃ））。
【０００６】図３（ａ）〜（ｄ）に、従来のコンタクト
ホール形成法の別の例を示す。シリコン基板１上に層間
絶縁膜２を形成し、その上面にパターニングしたレジス
ト膜３を形成する（図３（ａ））。次に、反応性イオン
エッチング（ＲＩＥ）装置などを用いた異方性ドライエ
ッチングにより、コンタクトホールを層間絶縁膜２の途
中までエッチングする（図３（ｂ））。次に、レジスト
膜３に対する層間絶縁膜２のエッチレート比が小さくな
るようなエッチング条件を用いて残りの層間絶縁膜２を
エッチングすることにより図３（ｃ）に示すように、開
口部にテーパ５を有するコンタクトホール４が形成さ
れ、最後に、レジスト膜３を除去すると図３（ｄ）に図
示するようなテーパ状のコンタクトホールが形成され
る。
ホール形成法の別の例を示す。シリコン基板１上に層間
絶縁膜２を形成し、その上面にパターニングしたレジス
ト膜３を形成する（図３（ａ））。次に、反応性イオン
エッチング（ＲＩＥ）装置などを用いた異方性ドライエ
ッチングにより、コンタクトホールを層間絶縁膜２の途
中までエッチングする（図３（ｂ））。次に、レジスト
膜３に対する層間絶縁膜２のエッチレート比が小さくな
るようなエッチング条件を用いて残りの層間絶縁膜２を
エッチングすることにより図３（ｃ）に示すように、開
口部にテーパ５を有するコンタクトホール４が形成さ
れ、最後に、レジスト膜３を除去すると図３（ｄ）に図
示するようなテーパ状のコンタクトホールが形成され
る。
【０００７】
【発明が解決しようとする課題】しかし、上記図２
（ａ）〜（ｃ）に示したテーパ状のコンタクトホールの
形成法においては、素子を微細化すると、上記テーパ部
９上に形成される配線層とゲート電極８との間の層間絶
縁膜２が薄くなり、耐圧が不足して集積回路の不良の原
因となっている。
（ａ）〜（ｃ）に示したテーパ状のコンタクトホールの
形成法においては、素子を微細化すると、上記テーパ部
９上に形成される配線層とゲート電極８との間の層間絶
縁膜２が薄くなり、耐圧が不足して集積回路の不良の原
因となっている。
【０００８】また、上記図３（ａ）〜（ｄ）に示した形
成方法においては、テーパ形成時のエッチング条件で、
シリコン基板１をオーバエッチングすると、シリコン基
板１のエッチング速度は比較的大きいために、シリコン
基板１に深い掘れ込みが生じる場合がある。この掘れ込
み量がソース／ドレイン領域の接合深さより大きくなる
と、素子特性は得られなくなり、半導体装置は不良とな
る。
成方法においては、テーパ形成時のエッチング条件で、
シリコン基板１をオーバエッチングすると、シリコン基
板１のエッチング速度は比較的大きいために、シリコン
基板１に深い掘れ込みが生じる場合がある。この掘れ込
み量がソース／ドレイン領域の接合深さより大きくなる
と、素子特性は得られなくなり、半導体装置は不良とな
る。
【０００９】本発明の目的は、層間接続孔の側壁にテー
パ状の段差を形成し、開口上部の径を大きく形成するこ
とができ、それにより上層配線層の断線防止に寄与し、
安定した高歩留りを得る半導体装置の製造方法を提供す
ることにある。
パ状の段差を形成し、開口上部の径を大きく形成するこ
とができ、それにより上層配線層の断線防止に寄与し、
安定した高歩留りを得る半導体装置の製造方法を提供す
ることにある。
【００１０】
【課題を解決するための手段】上記目的を達成するため
に、本発明の半導体装置の製造方法は、基板上に形成し
た少なくとも１層からなる層間絶縁膜上に、所定の形状
を有するレジスト膜を形成する第１の工程と、第１の異
方性ドライエッチングにより、上記レジスト膜をマスク
として上記層間絶縁膜をその膜厚の途中までエッチング
する第２の工程と、第２の異方性ドライエッチングによ
り、上記レジスト膜を所定の時間だけエッチングする第
３の工程と、第３の異方性ドライエッチングにより、上
記層間絶縁膜を所定の時間だけエッチングする第４の工
程とを順次含んでなることを特徴とする。
に、本発明の半導体装置の製造方法は、基板上に形成し
た少なくとも１層からなる層間絶縁膜上に、所定の形状
を有するレジスト膜を形成する第１の工程と、第１の異
方性ドライエッチングにより、上記レジスト膜をマスク
として上記層間絶縁膜をその膜厚の途中までエッチング
する第２の工程と、第２の異方性ドライエッチングによ
り、上記レジスト膜を所定の時間だけエッチングする第
３の工程と、第３の異方性ドライエッチングにより、上
記層間絶縁膜を所定の時間だけエッチングする第４の工
程とを順次含んでなることを特徴とする。
【００１１】
【作用】本発明では、層間接続孔のエッチング途中に、
レジスト膜のエッチング工程を挿入することにより、層
間接続孔の開口上部を広く、かつ、テーパ状に形成する
ことができ、上層配線層の段差被覆性の向上が図れ、断
線防止に寄与する。
レジスト膜のエッチング工程を挿入することにより、層
間接続孔の開口上部を広く、かつ、テーパ状に形成する
ことができ、上層配線層の段差被覆性の向上が図れ、断
線防止に寄与する。
【００１２】
【実施例】図１（ａ）〜（ｅ）は、本発明の半導体装置
の製造方法の一実施例を説明するための各工程における
形成構造の模造式的断面構造図である。
の製造方法の一実施例を説明するための各工程における
形成構造の模造式的断面構造図である。
【００１３】まず、シリコン基板１上に層間絶縁膜２を
形成し、この層間絶縁膜２の上面にレジスト膜３を塗布
形成し、レジスト膜３に層間接続孔開口用のレジストパ
ターン３ａを形成する（第１の工程：図１（ａ））。
形成し、この層間絶縁膜２の上面にレジスト膜３を塗布
形成し、レジスト膜３に層間接続孔開口用のレジストパ
ターン３ａを形成する（第１の工程：図１（ａ））。
【００１４】次に、レジストパターン３ａを有するレジ
スト膜３をマスクにして層間絶縁膜２を第１の異方性ド
ライエッチング（プラズマ処理）によりエッチングす
る。第１の異方性ドライエッチングとしては、反応性イ
オンエッチング（ＲＩＥ）を用い層間接続孔４を途中ま
で形成する。例えば、エッチングガスにＣＨＦ3とＯ2の
混合ガスを用い、その混合比をＣＨＦ3／Ｏ2＝１００／
２０ｓｃｃｍ、圧力５０ｍＴｏｒｒ、ＲＦ電力１２００
Ｗとした場合、層間接続孔４の断面形状はほぼ垂直に形
成される。層間接続孔４の底部近傍では、パターン加工
精度を保持するため、断面形状を垂直に形成する必要が
あるが、側壁底部近傍以外では開口上部に向けて広がり
を持つテーパ状になることが望ましい。エッチングガス
の混合比を変えることにより、レジストに対する層間絶
縁膜のエッチレート比が変わるので、層間接続孔４のテ
ーパ加工が可能となる。例えば、上記エッチング条件で
垂直加工をした後、引き続いて、ガス流量比ＣＨＦ3／
Ｏ2＝８０／１５０ｓｃｃｍ、圧力５０ｍＴｏｒｒ、Ｒ
Ｆ電力１０００Ｗとした場合、層間接続孔４の断面形状
は上方でテーパ状、下方で垂直に形成される。上記垂直
およびテーパ加工は連続処理が可能であるため、これら
を第１の異方性ドライエッチングと称する（第２の工
程：図１（ｂ））。なお、上記のようにエッチング条件
を変化させ、レジストと被加工物である層間絶縁膜との
エッチレート比を変えてテーパを付ける工程において
も、層間接続孔４の下方の垂直な孔がそのまま垂直にエ
ッチング加工が進むのは、異方性エッチングによりエッ
チングするためと、底部とテーパ部のエッチング速度が
等しいか、底部の方がテーパ部より速いためである。
スト膜３をマスクにして層間絶縁膜２を第１の異方性ド
ライエッチング（プラズマ処理）によりエッチングす
る。第１の異方性ドライエッチングとしては、反応性イ
オンエッチング（ＲＩＥ）を用い層間接続孔４を途中ま
で形成する。例えば、エッチングガスにＣＨＦ3とＯ2の
混合ガスを用い、その混合比をＣＨＦ3／Ｏ2＝１００／
２０ｓｃｃｍ、圧力５０ｍＴｏｒｒ、ＲＦ電力１２００
Ｗとした場合、層間接続孔４の断面形状はほぼ垂直に形
成される。層間接続孔４の底部近傍では、パターン加工
精度を保持するため、断面形状を垂直に形成する必要が
あるが、側壁底部近傍以外では開口上部に向けて広がり
を持つテーパ状になることが望ましい。エッチングガス
の混合比を変えることにより、レジストに対する層間絶
縁膜のエッチレート比が変わるので、層間接続孔４のテ
ーパ加工が可能となる。例えば、上記エッチング条件で
垂直加工をした後、引き続いて、ガス流量比ＣＨＦ3／
Ｏ2＝８０／１５０ｓｃｃｍ、圧力５０ｍＴｏｒｒ、Ｒ
Ｆ電力１０００Ｗとした場合、層間接続孔４の断面形状
は上方でテーパ状、下方で垂直に形成される。上記垂直
およびテーパ加工は連続処理が可能であるため、これら
を第１の異方性ドライエッチングと称する（第２の工
程：図１（ｂ））。なお、上記のようにエッチング条件
を変化させ、レジストと被加工物である層間絶縁膜との
エッチレート比を変えてテーパを付ける工程において
も、層間接続孔４の下方の垂直な孔がそのまま垂直にエ
ッチング加工が進むのは、異方性エッチングによりエッ
チングするためと、底部とテーパ部のエッチング速度が
等しいか、底部の方がテーパ部より速いためである。
【００１５】次に、第２の異方性ドライエッチングによ
り、レジストパターン３ａを有するレジスト膜３のみを
所定の時間エッチングする。第２の異方性ドライエッチ
ングとしては、レジスト膜３を制御性よくエッチングで
きることが必要である。例えば、ＲＩＥを用いて、エッ
チングガスにＯ2を使用した場合には、流量１５０ｓｃ
ｃｍ、圧力８０ｍＴｏｒｒ、ＲＦ電力８００Ｗのとき、
レジストパターン３ａの横方向エッチング量は０．０３
μｍ／分であり、片側０．１μｍのレジスト後退を行う
場合には、レジストエッチング時間を３．３分とすれば
よい。しかし、ＲＩＥ装置では、主に、シリコン酸化膜
やシリコン窒化膜などをエッチングする場合が多く、シ
リコン酸化膜やシリコン窒化膜のエッチング時に、チェ
ンバー内壁に付着した反応生成物が下地基板に影響を及
ぼす可能性があるため、これらの諸材料とレジスト膜の
加工を混用することはまれである。上記レジストエッチ
ング条件の場合には、シリコン酸化膜は３０Å／分、Ｐ
形シリコン基板は１５Å／分の割合でエッチングされ
る。第２の異方性ドライエッチングとして、このような
下地への影響を許容できない場合には、別の装置を使用
する必要がある。例えば、プラズマエッチング装置を用
いた場合、上記と同様にレジストパターンを０．１μｍ
後退させるには、Ｏ2流量：１００ｓｃｃｍ、圧力：
０．３Ｔｏｒｒ、ＲＦ電力：２００Ｗで７５秒エッチン
グすればよい。このようにして層間接続孔４上面周縁に
レジスト後退領域が形成される（第３の工程：図１
（ｃ））。
り、レジストパターン３ａを有するレジスト膜３のみを
所定の時間エッチングする。第２の異方性ドライエッチ
ングとしては、レジスト膜３を制御性よくエッチングで
きることが必要である。例えば、ＲＩＥを用いて、エッ
チングガスにＯ2を使用した場合には、流量１５０ｓｃ
ｃｍ、圧力８０ｍＴｏｒｒ、ＲＦ電力８００Ｗのとき、
レジストパターン３ａの横方向エッチング量は０．０３
μｍ／分であり、片側０．１μｍのレジスト後退を行う
場合には、レジストエッチング時間を３．３分とすれば
よい。しかし、ＲＩＥ装置では、主に、シリコン酸化膜
やシリコン窒化膜などをエッチングする場合が多く、シ
リコン酸化膜やシリコン窒化膜のエッチング時に、チェ
ンバー内壁に付着した反応生成物が下地基板に影響を及
ぼす可能性があるため、これらの諸材料とレジスト膜の
加工を混用することはまれである。上記レジストエッチ
ング条件の場合には、シリコン酸化膜は３０Å／分、Ｐ
形シリコン基板は１５Å／分の割合でエッチングされ
る。第２の異方性ドライエッチングとして、このような
下地への影響を許容できない場合には、別の装置を使用
する必要がある。例えば、プラズマエッチング装置を用
いた場合、上記と同様にレジストパターンを０．１μｍ
後退させるには、Ｏ2流量：１００ｓｃｃｍ、圧力：
０．３Ｔｏｒｒ、ＲＦ電力：２００Ｗで７５秒エッチン
グすればよい。このようにして層間接続孔４上面周縁に
レジスト後退領域が形成される（第３の工程：図１
（ｃ））。
【００１６】次に、第３の異方性ドライエッチングによ
り、残存の層間絶縁膜２をエッチングする。第３の異方
性ドライエッチングとしては、第１の異方性ドライエッ
チングと同じＲＩＥを用い、例えば、エッチングガスに
ＣＨＦ3とＯ2の混合ガスを、その流量比をＣＨＦ3／Ｏ2
＝１００／１０ｓｃｃｍ、圧力５０ｍＴｏｒｒ、ＲＦ電
力１２００Ｗとする。この条件では、シリコン基板１に
対するシリコン酸化膜のエッチレート比は約１０以上あ
り、層間絶縁膜２のオーバエッチングによりシリコン基
板の掘れ込み量は僅少である。また、第３の異方性ドラ
イエッチングを施すことによって、前工程の層間接続孔
４の側壁途中に形成された段差の突端部５はイオンのス
パッタ効果により、丸味をおび、テーパ化される（第４
の工程：図１（ｄ））。
り、残存の層間絶縁膜２をエッチングする。第３の異方
性ドライエッチングとしては、第１の異方性ドライエッ
チングと同じＲＩＥを用い、例えば、エッチングガスに
ＣＨＦ3とＯ2の混合ガスを、その流量比をＣＨＦ3／Ｏ2
＝１００／１０ｓｃｃｍ、圧力５０ｍＴｏｒｒ、ＲＦ電
力１２００Ｗとする。この条件では、シリコン基板１に
対するシリコン酸化膜のエッチレート比は約１０以上あ
り、層間絶縁膜２のオーバエッチングによりシリコン基
板の掘れ込み量は僅少である。また、第３の異方性ドラ
イエッチングを施すことによって、前工程の層間接続孔
４の側壁途中に形成された段差の突端部５はイオンのス
パッタ効果により、丸味をおび、テーパ化される（第４
の工程：図１（ｄ））。
【００１７】最後に、不要となったレジスト膜３をアッ
シング装置などにより除去する（図１（ｅ））。
シング装置などにより除去する（図１（ｅ））。
【００１８】上記のような工程を有する本実施例の方法
では、層間接続孔４のエッチング途中に、レジスト膜３
のエッチング工程を挿入することにより、層間接続孔４
の開口上部を広く、かつ、テーパ状に形成することがで
き、第２図の従来例のように、配線層と電極との間の層
間絶縁膜に薄い部分や、第３図の従来例のように、基板
に深い堀れ込みが生じることなく、上層配線層の段差被
覆性の向上が図れ、断線防止に寄与することができる。
では、層間接続孔４のエッチング途中に、レジスト膜３
のエッチング工程を挿入することにより、層間接続孔４
の開口上部を広く、かつ、テーパ状に形成することがで
き、第２図の従来例のように、配線層と電極との間の層
間絶縁膜に薄い部分や、第３図の従来例のように、基板
に深い堀れ込みが生じることなく、上層配線層の段差被
覆性の向上が図れ、断線防止に寄与することができる。
【００１９】以上本発明を上記実施例に基づいて具体的
に説明したが、本発明は上記実施例に限定されるもので
はなく、その要旨を逸脱しない範囲において種々変更可
能であることは勿論である。例えば、上記実施例では、
第２の異方性ドライエッチングを１回行なった場合につ
いて説明したが、層間接続孔のテーパ形状をさらに平滑
化したい場合には、上記第３の工程と第４の工程のそれ
ぞれのエッチング時間を制御して、かつ、交互に複数回
行なうことによって実現できる。
に説明したが、本発明は上記実施例に限定されるもので
はなく、その要旨を逸脱しない範囲において種々変更可
能であることは勿論である。例えば、上記実施例では、
第２の異方性ドライエッチングを１回行なった場合につ
いて説明したが、層間接続孔のテーパ形状をさらに平滑
化したい場合には、上記第３の工程と第４の工程のそれ
ぞれのエッチング時間を制御して、かつ、交互に複数回
行なうことによって実現できる。
【００２０】また、上記実施例では、層間接続孔４とし
てコンタクトホールを例にあげて説明したが、図１
（ａ）〜（ｅ）におけるシリコン基板１を配線層と置き
換えれば、スルーホールに関しても同様に適用できる。
てコンタクトホールを例にあげて説明したが、図１
（ａ）〜（ｅ）におけるシリコン基板１を配線層と置き
換えれば、スルーホールに関しても同様に適用できる。
【００２１】
【発明の効果】以上説明したように、本発明の半導体装
置の製造方法によれば、異方性ドライエッチング法を用
いて、所定の形状を有するレジスト膜をマスクにして、
層間絶縁膜をエッチングして層間接続孔を形成する際
に、層間接続孔のエッチング途中にレジスト膜のエッチ
ング工程を挿入することにより、層間接続孔の開口上部
を広く、かつ、テーパ状に形成することができるので、
上層配線層の段差被覆性が向上し、断線防止に寄与する
ことができ、その結果、歩留りの向上を図ることができ
る。
置の製造方法によれば、異方性ドライエッチング法を用
いて、所定の形状を有するレジスト膜をマスクにして、
層間絶縁膜をエッチングして層間接続孔を形成する際
に、層間接続孔のエッチング途中にレジスト膜のエッチ
ング工程を挿入することにより、層間接続孔の開口上部
を広く、かつ、テーパ状に形成することができるので、
上層配線層の段差被覆性が向上し、断線防止に寄与する
ことができ、その結果、歩留りの向上を図ることができ
る。
【図１】（ａ）〜（ｅ）は、本発明の半導体装置の製造
方法の一実施例の各工程における模式的構造断面図であ
る。
方法の一実施例の各工程における模式的構造断面図であ
る。
【図２】（ａ）〜（ｃ）は、従来の層間接続孔のテーパ
形成方法における模式的構造断面図である。
形成方法における模式的構造断面図である。
【図３】（ａ）〜（ｄ）は、従来の層間接続孔のテーパ
形成方法における模式的構造断面図である。
形成方法における模式的構造断面図である。
１…シリコン基板、２…層間絶縁膜、３…レジスト、３
ａ…レジストパターン、４…層間接続孔（コンタクトホ
ール、スルーホール）、５…段差の突端部、６−１、６
−２…ソース／ドレイン領域、７…ゲート絶縁膜、８…
ゲート電極、９…（等方性エッチングの）テーパ。
ａ…レジストパターン、４…層間接続孔（コンタクトホ
ール、スルーホール）、５…段差の突端部、６−１、６
−２…ソース／ドレイン領域、７…ゲート絶縁膜、８…
ゲート電極、９…（等方性エッチングの）テーパ。
Claims (1)
- 【請求項１】基板上に形成した少なくとも１層からなる
層間絶縁膜上に、所定の形状を有するレジスト膜を形成
する第１の工程と、第１の異方性ドライエッチングによ
り、上記レジスト膜をマスクとして上記層間絶縁膜をそ
の膜厚の途中までエッチングする第２の工程と、第２の
異方性ドライエッチングにより、上記レジスト膜を所定
の時間だけエッチングする第３の工程と、第３の異方性
ドライエッチングにより、上記層間絶縁膜を所定の時間
だけエッチングする第４の工程とを順次含んでなること
を特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8369892A JPH05283407A (ja) | 1992-04-06 | 1992-04-06 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8369892A JPH05283407A (ja) | 1992-04-06 | 1992-04-06 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05283407A true JPH05283407A (ja) | 1993-10-29 |
Family
ID=13809719
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8369892A Pending JPH05283407A (ja) | 1992-04-06 | 1992-04-06 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05283407A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100274752B1 (ko) * | 1997-12-27 | 2001-01-15 | 김영환 | 반도체장치제조방법 |
| JP2007149773A (ja) * | 2005-11-24 | 2007-06-14 | Mitsumi Electric Co Ltd | 半導体装置の製造方法 |
| KR100782485B1 (ko) * | 2006-08-18 | 2007-12-05 | 삼성전자주식회사 | 알루미늄 및 구리 배선들을 전기적으로 접속시키는구조체들 및 그의 형성방법들 |
| JP2008085161A (ja) * | 2006-09-28 | 2008-04-10 | Fuji Xerox Co Ltd | 表面発光型半導体アレイ素子、モジュール、光源装置、情報処理装置、光送信装置、光空間伝送装置、および光空間伝送システム |
| JP2014160836A (ja) * | 2007-03-26 | 2014-09-04 | Semiconductor Energy Lab Co Ltd | 半導体装置の作製方法および半導体装置 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH027521A (ja) * | 1988-06-27 | 1990-01-11 | Nec Corp | 半導体装置の製造方法 |
-
1992
- 1992-04-06 JP JP8369892A patent/JPH05283407A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH027521A (ja) * | 1988-06-27 | 1990-01-11 | Nec Corp | 半導体装置の製造方法 |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100274752B1 (ko) * | 1997-12-27 | 2001-01-15 | 김영환 | 반도체장치제조방법 |
| JP2007149773A (ja) * | 2005-11-24 | 2007-06-14 | Mitsumi Electric Co Ltd | 半導体装置の製造方法 |
| KR100782485B1 (ko) * | 2006-08-18 | 2007-12-05 | 삼성전자주식회사 | 알루미늄 및 구리 배선들을 전기적으로 접속시키는구조체들 및 그의 형성방법들 |
| US8211793B2 (en) | 2006-08-18 | 2012-07-03 | Samsung Electronics Co., Ltd. | Structures electrically connecting aluminum and copper interconnections and methods of forming the same |
| JP2008085161A (ja) * | 2006-09-28 | 2008-04-10 | Fuji Xerox Co Ltd | 表面発光型半導体アレイ素子、モジュール、光源装置、情報処理装置、光送信装置、光空間伝送装置、および光空間伝送システム |
| EP1919046A2 (en) * | 2006-09-28 | 2008-05-07 | Fuji Xerox Co., Ltd. | Surface-emitting semiconductor array device, module, light source device, data processing apparatus, light transmitting device, light spatial transmitting apparatus, and light spatial tansmitting system |
| US7672352B2 (en) | 2006-09-28 | 2010-03-02 | Fuji Xerox Co., Ltd. | Surface-emitting semiconductor array device, module, light source device, data processing apparatus, light transmitting device, light spatial transmitting apparatus, and light spatial transmitting system |
| EP1919046A3 (en) * | 2006-09-28 | 2011-01-05 | Fuji Xerox Co., Ltd. | Surface-emitting semiconductor array device, module, light source device, data processing apparatus, light transmitting device, light spatial transmitting apparatus, and light spatial tansmitting system |
| JP2014160836A (ja) * | 2007-03-26 | 2014-09-04 | Semiconductor Energy Lab Co Ltd | 半導体装置の作製方法および半導体装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5629237A (en) | Taper etching without re-entrance profile | |
| US4980018A (en) | Plasma etching process for refractory metal vias | |
| JP3669681B2 (ja) | 半導体装置の製造方法 | |
| JPH04137751A (ja) | バイア・ホールの形成方法 | |
| US5807660A (en) | Avoid photoresist lifting by post-oxide-dep plasma treatment | |
| EP0536968A2 (en) | Process for forming contact holes in the fabrication of semi-conducteur devices | |
| US6100577A (en) | Contact process using Y-contact etching | |
| US5308415A (en) | Enhancing step coverage by creating a tapered profile through three dimensional resist pull back | |
| JPH08335634A (ja) | 半導体装置の製造方法 | |
| US6083845A (en) | Etching method | |
| US6074957A (en) | Methods of forming openings and methods of controlling the degree of taper of openings | |
| JPH05283407A (ja) | 半導体装置の製造方法 | |
| JP4039504B2 (ja) | 半導体装置の製造方法 | |
| US6528385B2 (en) | Method for fabricating a capacitor | |
| JPH09120954A (ja) | 半導体装置の製造方法 | |
| US5672241A (en) | Method of forming metal contact holes in semiconductor fabrication | |
| JP2001118927A (ja) | 半導体装置およびその製造方法 | |
| JP2628339B2 (ja) | 半導体装置の製造方法 | |
| US20010051386A1 (en) | Method of manufacturing a semiconductor device | |
| JPH05291247A (ja) | 半導体装置の製造方法 | |
| US7183218B2 (en) | Methods for fabricating a semiconductor device with etch end point detection | |
| JPS63260134A (ja) | スル−・ホ−ルの形成方法 | |
| JPH09321024A (ja) | 半導体装置の製造方法 | |
| JPH0483336A (ja) | 半導体装置の製造方法 | |
| JPS63296353A (ja) | コンタクトホ−ル形成方法 |