JPH027521A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH027521A JPH027521A JP15966188A JP15966188A JPH027521A JP H027521 A JPH027521 A JP H027521A JP 15966188 A JP15966188 A JP 15966188A JP 15966188 A JP15966188 A JP 15966188A JP H027521 A JPH027521 A JP H027521A
- Authority
- JP
- Japan
- Prior art keywords
- film
- reactive ion
- polycrystalline silicon
- ion etching
- etching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 22
- 238000004519 manufacturing process Methods 0.000 title claims description 5
- 238000001020 plasma etching Methods 0.000 claims abstract description 33
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 32
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 22
- 238000005530 etching Methods 0.000 claims abstract description 20
- 238000000034 method Methods 0.000 claims abstract description 10
- 239000000758 substrate Substances 0.000 claims abstract description 7
- 229910052782 aluminium Inorganic materials 0.000 abstract description 11
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 abstract description 11
- 239000005360 phosphosilicate glass Substances 0.000 description 6
- 239000007795 chemical reaction product Substances 0.000 description 5
- 238000007796 conventional method Methods 0.000 description 5
- 238000011109 contamination Methods 0.000 description 3
- 230000008021 deposition Effects 0.000 description 2
- 229910004014 SiF4 Inorganic materials 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- ABTOQLMXBSRXSM-UHFFFAOYSA-N silicon tetrafluoride Chemical compound F[Si](F)(F)F ABTOQLMXBSRXSM-UHFFFAOYSA-N 0.000 description 1
- 238000000992 sputter etching Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Landscapes
- Electrodes Of Semiconductors (AREA)
- Drying Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体装置の製造方法に関し、特に絶縁膜にコ
ンタクト孔を形成する工程を含む半導体装置の製造方法
に関する。
ンタクト孔を形成する工程を含む半導体装置の製造方法
に関する。
半導体素子の微細化に伴い、配線層のコンタクト孔周辺
での配線等の段切れが大きな問題となってきた。その防
止のため、コンタクト孔に適度なテーパーをつけること
が必要となってくる。
での配線等の段切れが大きな問題となってきた。その防
止のため、コンタクト孔に適度なテーパーをつけること
が必要となってくる。
従来のコンタクト孔に適度なテーパーをつける方法とし
て、ホトレジストをマスクとした絶縁膜の反応性イオン
エツチングにおいてホトレジスト膜を後退させながら行
い、エツチングが進むにつれ開孔部を広げ、テーパーを
つけるという方法がある。
て、ホトレジストをマスクとした絶縁膜の反応性イオン
エツチングにおいてホトレジスト膜を後退させながら行
い、エツチングが進むにつれ開孔部を広げ、テーパーを
つけるという方法がある。
第３図（ａ）、（ｂ）は従来の半導体装置のコンタクト
孔形成方法を説明するための工程順に示した半導体チッ
プの断面図である。
孔形成方法を説明するための工程順に示した半導体チッ
プの断面図である。
まず、第３図（ａ）に糸すように、半導体基板１上に絶
縁膜としてリンケイ酸ガラス膜（以下ＰＳＧＢと記す）
２を形成する。次に、所定のコンタクト孔を形成するた
めの・パターンを有するホトレジスト膜４を形成する。
縁膜としてリンケイ酸ガラス膜（以下ＰＳＧＢと記す）
２を形成する。次に、所定のコンタクト孔を形成するた
めの・パターンを有するホトレジスト膜４を形成する。
このときホトレジスト膜４のパターンのエッヂはＰＳＧ
Ｓ２Ｏ２応性イオンエツチングにおいて後退するように
テーパーをつけておく。
Ｓ２Ｏ２応性イオンエツチングにおいて後退するように
テーパーをつけておく。
次に、第３図（ｂ）に示すように、ＰＳＧＳ２Ｏ２応性
イオンエツチングを施す、この時、ＰＳＧｌｌｉのホト
レジスト膜に対する選択比を下げてホトレジスト膜４が
充分エツチングされ、エツチングが進むにつれ、開孔部
５が広がるようにする必要がある。このようにして、や
やテーパーのついたコンタクト孔が形成される。
イオンエツチングを施す、この時、ＰＳＧｌｌｉのホト
レジスト膜に対する選択比を下げてホトレジスト膜４が
充分エツチングされ、エツチングが進むにつれ、開孔部
５が広がるようにする必要がある。このようにして、や
やテーパーのついたコンタクト孔が形成される。
ところが上述した従来の技術は、ホトレジスト膜のパタ
ーンのエッチ部に充分なテーパーをつけることが極めて
難かしく、絶縁膜のコタクト孔に充分なテーパーを制御
性良くつけることができないという大きな欠点があった
。
ーンのエッチ部に充分なテーパーをつけることが極めて
難かしく、絶縁膜のコタクト孔に充分なテーパーを制御
性良くつけることができないという大きな欠点があった
。
さらに絶縁膜の反応性イオンエツチングにおいて、テー
パーをつけるため呻ホトレジスト膜のエツチング量を大
きくして行うため、ホトレジスト膜のエツチング反応生
成物によるエツチングチャンバーの汚染や、コンタクト
孔への反応生成物の堆積を起しやすいという欠点もあっ
た。
パーをつけるため呻ホトレジスト膜のエツチング量を大
きくして行うため、ホトレジスト膜のエツチング反応生
成物によるエツチングチャンバーの汚染や、コンタクト
孔への反応生成物の堆積を起しやすいという欠点もあっ
た。
本発明の半導体装置の製造方法は、半導体基板表面上に
絶縁膜を形成する工程と、前記絶縁膜上に多結晶シリコ
ン膜を形成する工程と、前記多結晶シリコン膜上に所定
のパターンを有するホトレジスト膜を形成する工程と、
前記ホトレジスト膜をマスクとして、前記多結晶シリコ
ン膜を等方的にエツチングする工程と、前記ホトレジス
ト膜を除去する工程と、前記多結晶シリコン膜をマスク
として前記絶縁膜を反応性イオンエツチングしかつ前記
反応性イオンエツチングの途中に前記多結晶シリコン膜
を少くとも１回反応性イオンエツチングする工程とを含
んで構成される。
絶縁膜を形成する工程と、前記絶縁膜上に多結晶シリコ
ン膜を形成する工程と、前記多結晶シリコン膜上に所定
のパターンを有するホトレジスト膜を形成する工程と、
前記ホトレジスト膜をマスクとして、前記多結晶シリコ
ン膜を等方的にエツチングする工程と、前記ホトレジス
ト膜を除去する工程と、前記多結晶シリコン膜をマスク
として前記絶縁膜を反応性イオンエツチングしかつ前記
反応性イオンエツチングの途中に前記多結晶シリコン膜
を少くとも１回反応性イオンエツチングする工程とを含
んで構成される。
次に、本発明の実施例について図面を参照して説明する
。
。
第１図（ａ）〜（ｇ）は本発明の第１の実施例を説明す
るための工程順に示した半導体チップの断面図である。
るための工程順に示した半導体チップの断面図である。
まず、第１図（ａ）に示すように、半導体基板１の上に
絶縁膜としてリンケイ酸ガラス膜（以下ＰＳＧ膜と記す
）２を１．２μｍの厚さに形成し、その上に多結晶シリ
コン膜３を０．８μｍの厚さに形成し、その表面に所定
のコンタクト功開孔のためのパターンを有するホトレジ
スト膜４を形成する。このホトレジスト膜４をマスクと
して多結晶シリコンＭ３を等方的にエツチングする。こ
のエツチングは、例えば、ＣＦ４と０２ガスを用いたプ
ラズマエツチングにより可能である。その結果、多結晶
シリコン膜３の開口部５のエッチ部は適度なテーパーが
つく。いま、テーパーの過度をＰＳＧＳ２Ｏ２傍で約４
５度とする。
絶縁膜としてリンケイ酸ガラス膜（以下ＰＳＧ膜と記す
）２を１．２μｍの厚さに形成し、その上に多結晶シリ
コン膜３を０．８μｍの厚さに形成し、その表面に所定
のコンタクト功開孔のためのパターンを有するホトレジ
スト膜４を形成する。このホトレジスト膜４をマスクと
して多結晶シリコンＭ３を等方的にエツチングする。こ
のエツチングは、例えば、ＣＦ４と０２ガスを用いたプ
ラズマエツチングにより可能である。その結果、多結晶
シリコン膜３の開口部５のエッチ部は適度なテーパーが
つく。いま、テーパーの過度をＰＳＧＳ２Ｏ２傍で約４
５度とする。
次に、第１図（ｂ）に示すように、ホトレジスト膜４を
除去し、多結晶シリコン膜３をマスクとしてＰＳＧＳ２
Ｏ２応性イオンエツチングを施す。その途中で、多結晶
シリコン膜を反応性イオンエツチングしながら行う。こ
こで、ＰＳＧ膜と多結晶シリコン膜の反応性イオンエツ
チングは同一の反応性イオンエツチング装置でガス系を
変えるのみで連続的に処理できる。ガス系は、例えば、
Ｐ Ｓ ＧＨニハＣＦ ４ ／ Ｈ２系を用イルトソノ
エッチング速度が約６０ｎｍ／ｍｉｎ、多結晶シリコン
膜にはＣＦ４１０□系を用いるとそのエツチング速度が
約８０ｎｍ／ｍｉｎとなる。そこで、第１図（ｂ）に示
すように、多結晶シリコン膜３をマスクとしてＰＳＧＳ
２Ｏ２の膜厚の１／３になる０、４μｍの深さまで反応
性イオンエツチングする。
除去し、多結晶シリコン膜３をマスクとしてＰＳＧＳ２
Ｏ２応性イオンエツチングを施す。その途中で、多結晶
シリコン膜を反応性イオンエツチングしながら行う。こ
こで、ＰＳＧ膜と多結晶シリコン膜の反応性イオンエツ
チングは同一の反応性イオンエツチング装置でガス系を
変えるのみで連続的に処理できる。ガス系は、例えば、
Ｐ Ｓ ＧＨニハＣＦ ４ ／ Ｈ２系を用イルトソノ
エッチング速度が約６０ｎｍ／ｍｉｎ、多結晶シリコン
膜にはＣＦ４１０□系を用いるとそのエツチング速度が
約８０ｎｍ／ｍｉｎとなる。そこで、第１図（ｂ）に示
すように、多結晶シリコン膜３をマスクとしてＰＳＧＳ
２Ｏ２の膜厚の１／３になる０、４μｍの深さまで反応
性イオンエツチングする。
次に、第１図（Ｃ）に示すように、ガス系を変えて、多
結晶シリコン膜３を反応性イオンエツチングする。今、
そのエツチング量を０．２μｍとすると、開孔部５にに
て横方向に約０．２μｍ後退する。
結晶シリコン膜３を反応性イオンエツチングする。今、
そのエツチング量を０．２μｍとすると、開孔部５にに
て横方向に約０．２μｍ後退する。
次に、第１図（ｄ）に示すように、ガスを変えて今度は
ＰＳＧＳ２Ｏ２，４μｍ程度反応性イオンエツチングす
る。
ＰＳＧＳ２Ｏ２，４μｍ程度反応性イオンエツチングす
る。
次に、第１図（ｅ）に示すように、再びガスを変えて、
今度は多結晶シリコン膜３を０．２μｍ反応性イオンエ
ツチングすると、開孔部にて横方向に約０．２μｍさら
に後退する。
今度は多結晶シリコン膜３を０．２μｍ反応性イオンエ
ツチングすると、開孔部にて横方向に約０．２μｍさら
に後退する。
次に、第１図（ｆ）に示すように、ＰＳＧＳ２Ｏ２り膜
厚０．４μｍを反応性イオンエツチングする。これによ
り、開孔部が底面に対して片側的０．４μｍ広がったコ
ンタクト孔が形成される。
厚０．４μｍを反応性イオンエツチングする。これによ
り、開孔部が底面に対して片側的０．４μｍ広がったコ
ンタクト孔が形成される。
通常、コンタクト孔形成後、その上には配線層が形成さ
れるため、残った多結晶シリコン膜３はこの段階で除去
する必要はなく配線層形成後、不要部分をまとめて除去
すればよい。
れるため、残った多結晶シリコン膜３はこの段階で除去
する必要はなく配線層形成後、不要部分をまとめて除去
すればよい。
次に、第１図（ｇ）に示すように、アルミニウムの蒸着
、選択除去によりアルミニウム配線７を形成する。
、選択除去によりアルミニウム配線７を形成する。
本実施例ではＰＳＧ膜の反応性イオンエツチングの途中
に多結晶シリコン膜の反応性イオンエツチングを２回行
った例を示したが、さらに多く行えばよ′りなだらかな
テーパーをつけることができる。また、多結晶シリコン
のエツチング量を制御することによりテーパーの角度を
自在に制御できる。
に多結晶シリコン膜の反応性イオンエツチングを２回行
った例を示したが、さらに多く行えばよ′りなだらかな
テーパーをつけることができる。また、多結晶シリコン
のエツチング量を制御することによりテーパーの角度を
自在に制御できる。
またＰＳＧｌｉの反応性イオンエツチングではホトレジ
スト膜を用いていないため、反応性イオンエツチングに
おける反応生成物は主としてＳｉＦ４等の揮発生物質で
あり、エツチング室の汚染の少いエツチングが達成でき
る。
スト膜を用いていないため、反応性イオンエツチングに
おける反応生成物は主としてＳｉＦ４等の揮発生物質で
あり、エツチング室の汚染の少いエツチングが達成でき
る。
第２図（ａ）〜（ｄ）は本発明の第２の実施例を説明す
るための工程順に示した半導体チップの断面図である。
るための工程順に示した半導体チップの断面図である。
まず、第２図（ａ）に示すように、半導体基板１の表面
に酸化膜７を設け、その上にアルミニウム配線８を形成
する０次に、全面に酸化膜９、多結晶シリコン層３を順
次堆積する。
に酸化膜７を設け、その上にアルミニウム配線８を形成
する０次に、全面に酸化膜９、多結晶シリコン層３を順
次堆積する。
次に、第２図（ｂ）に示すように、等方性エッチにより
アルミニウム配線８の上方に開孔部５が形成されるよう
に多結晶シリコン膜３をエツチングする。
アルミニウム配線８の上方に開孔部５が形成されるよう
に多結晶シリコン膜３をエツチングする。
次に、第２図（ｃ）に示すように、第１の実施例と同様
に、酸化膜９に反応性イオンエツチングを施し、その途
中に２回多結晶シリコン膜３を反応性イオンエツチング
する。
に、酸化膜９に反応性イオンエツチングを施し、その途
中に２回多結晶シリコン膜３を反応性イオンエツチング
する。
次に、第２図（ｄ）に示すように、多結晶シリコン膜３
を除去する。そして通常の方法によりアルミニウム配線
（図示せず）を形成する。
を除去する。そして通常の方法によりアルミニウム配線
（図示せず）を形成する。
アルミニウム膜上の絶縁膜にテーパーをつける反応性イ
オンエツチングでは、従来のホトレジスト膜を用いた方
法では特にアルミニウム膜上にホトレジストの反応生成
物が堆積しゃすく導通不良を引起しやすい欠点があった
が、本発明によれば、このような金属配線馬上のコンタ
クト孔（スルーホール）のテーパーをつけた開孔にも適
用できる。
オンエツチングでは、従来のホトレジスト膜を用いた方
法では特にアルミニウム膜上にホトレジストの反応生成
物が堆積しゃすく導通不良を引起しやすい欠点があった
が、本発明によれば、このような金属配線馬上のコンタ
クト孔（スルーホール）のテーパーをつけた開孔にも適
用できる。
以上説明したように本発明は、絶縁膜にコンタクト孔を
あける反応性イオンエツチングにおいて、多結晶シリコ
ン膜をマスクとして行い、その途中で多結晶シリコン膜
の反応性イオンエツチングを行うことにより、容易にテ
ーパーのついたコンタクト孔を形成でき、かつ、エツチ
ング室の汚染のきわめて少い、また反応生成物のコンタ
クトホールへの堆積の極めて少いエツチングが可能とな
るという効果を有する。
あける反応性イオンエツチングにおいて、多結晶シリコ
ン膜をマスクとして行い、その途中で多結晶シリコン膜
の反応性イオンエツチングを行うことにより、容易にテ
ーパーのついたコンタクト孔を形成でき、かつ、エツチ
ング室の汚染のきわめて少い、また反応生成物のコンタ
クトホールへの堆積の極めて少いエツチングが可能とな
るという効果を有する。
第１図（ａ）〜（ｇ）は本発明の第１の実施例を説明す
るための工程順に示した半導体チップの断面図、第２図
（ａ）〜（ｄ）は本発明の第２の実施例を説明するため
の工程順に示した半導体チップの断面図、第３図（ａ）
、（ｂ）は従来の半導体装置のコンタクト孔形成方法を
説明するための工程順に示した半導体チップの断面図で
ある。 １・・・半導体基板、２・・・ＰＳＧＪｆｉ、３・・・
多結晶シリコン膜、４・・・ホトレジスト膜、５・・・
開孔部、６・・・アルミニウム配線、７・・・酸化膜、
８・・・アルミニウム配線、９・・・酸化膜。
るための工程順に示した半導体チップの断面図、第２図
（ａ）〜（ｄ）は本発明の第２の実施例を説明するため
の工程順に示した半導体チップの断面図、第３図（ａ）
、（ｂ）は従来の半導体装置のコンタクト孔形成方法を
説明するための工程順に示した半導体チップの断面図で
ある。 １・・・半導体基板、２・・・ＰＳＧＪｆｉ、３・・・
多結晶シリコン膜、４・・・ホトレジスト膜、５・・・
開孔部、６・・・アルミニウム配線、７・・・酸化膜、
８・・・アルミニウム配線、９・・・酸化膜。
Claims (1)
- 半導体基板表面上に絶縁膜を形成する工程と、前記絶縁
膜上に多結晶シリコン膜を形成する工程と、前記多結晶
シリコン膜上に所定のパターンを有するホトレジスト膜
を形成しこれをマスクとして、前記多結晶シリコン膜を
等方的にエッチングした後前記ホトレジスト膜を除去す
る工程と、前記多結晶シリコン膜をマスクとして前記絶
縁膜を反応性イオンエッチングしかつ前記反応性イオン
エッチングの途中で少くとも１回前記多結晶シリコン膜
を反応性イオンエッチングする工程とを含むことを特徴
とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15966188A JPH027521A (ja) | 1988-06-27 | 1988-06-27 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15966188A JPH027521A (ja) | 1988-06-27 | 1988-06-27 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH027521A true JPH027521A (ja) | 1990-01-11 |
Family
ID=15698580
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15966188A Pending JPH027521A (ja) | 1988-06-27 | 1988-06-27 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH027521A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05283407A (ja) * | 1992-04-06 | 1993-10-29 | Nippon Telegr & Teleph Corp <Ntt> | 半導体装置の製造方法 |
| JPH05291247A (ja) * | 1992-04-06 | 1993-11-05 | Nippon Telegr & Teleph Corp <Ntt> | 半導体装置の製造方法 |
-
1988
- 1988-06-27 JP JP15966188A patent/JPH027521A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05283407A (ja) * | 1992-04-06 | 1993-10-29 | Nippon Telegr & Teleph Corp <Ntt> | 半導体装置の製造方法 |
| JPH05291247A (ja) * | 1992-04-06 | 1993-11-05 | Nippon Telegr & Teleph Corp <Ntt> | 半導体装置の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0030116B2 (en) | Method of manufacturing a semiconductor device having a patterned multi-layer structure | |
| EP0536968A2 (en) | Process for forming contact holes in the fabrication of semi-conducteur devices | |
| JP3019367B2 (ja) | 半導体装置の製造方法 | |
| US5041397A (en) | Method of fabricating a semiconductor device | |
| JP2822430B2 (ja) | 層間絶縁膜の形成方法 | |
| JPH027521A (ja) | 半導体装置の製造方法 | |
| JPH02219227A (ja) | プラズマ散乱現象を利用した蝕刻方法 | |
| JPS607737A (ja) | 半導体装置の製造方法 | |
| JPH04370929A (ja) | ドライエッチング方法 | |
| JPH0483336A (ja) | 半導体装置の製造方法 | |
| JPS6254427A (ja) | 半導体装置の製造方法 | |
| JPH06104206A (ja) | 半導体装置の製造方法および製造装置 | |
| JPH0265256A (ja) | 半導体装置の製造方法 | |
| JP2535148B2 (ja) | コンタクトホ−ルの形成方法 | |
| JPH0258222A (ja) | パターン形成方法 | |
| JP2671369B2 (ja) | 半導体装置の製造方法 | |
| JP2570729B2 (ja) | 半導体装置の製造方法 | |
| JPH05343371A (ja) | 半導体装置の製造方法 | |
| JPS63213930A (ja) | 半導体装置の製造方法 | |
| JPH0497523A (ja) | 半導体装置の製造方法 | |
| JPH07135198A (ja) | エッチング方法 | |
| JPS62166523A (ja) | 半導体装置の製造方法 | |
| JPH05283378A (ja) | 半導体装置の製造方法 | |
| JPH029153A (ja) | 半導体基板の平坦化処理法 | |
| JPS62172721A (ja) | コンタクトホ−ルの形成方法 |