JPH06104206A - 半導体装置の製造方法および製造装置 - Google Patents
半導体装置の製造方法および製造装置Info
- Publication number
- JPH06104206A JPH06104206A JP24939092A JP24939092A JPH06104206A JP H06104206 A JPH06104206 A JP H06104206A JP 24939092 A JP24939092 A JP 24939092A JP 24939092 A JP24939092 A JP 24939092A JP H06104206 A JPH06104206 A JP H06104206A
- Authority
- JP
- Japan
- Prior art keywords
- contact hole
- shadow mask
- deposited
- metal film
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Physical Vapour Deposition (AREA)
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】
【目的】 コンタクトホール内の金属膜の被覆性を改善
する。 【構成】 コンタクトホール３の上方にコンタクトホー
ル径より大きい穴の開いたシャドーマスク４を設置して
スパッタリング法により金属膜５を堆積する。
する。 【構成】 コンタクトホール３の上方にコンタクトホー
ル径より大きい穴の開いたシャドーマスク４を設置して
スパッタリング法により金属膜５を堆積する。
Description
【０００１】
【産業上の利用分野】コンタクトホール内の金属配線の
被覆性改善に係わる。
被覆性改善に係わる。
【０００２】
【従来の技術】図２で従来の技術を説明する。半導体素
子が形成された半導体基板１上に絶縁膜２を形成しコン
タクトホール３を開けた後スパッタリング法により金属
膜６を堆積し金属配線としていた。
子が形成された半導体基板１上に絶縁膜２を形成しコン
タクトホール３を開けた後スパッタリング法により金属
膜６を堆積し金属配線としていた。
【０００３】
【発明が解決しようとする課題】スパッタリング法によ
り堆積する金属膜の厚さは半導体基板上の各部位に到達
し得る金属粒子の入射角の広さ（以下では立体角とい
う）に依存する。従来の技術ではコンタクトホール側壁
下部の立体角が側壁上部より極めて小さいため側壁下部
の金属膜の厚さは側壁上部に比べて薄くなる。さらに側
壁上部の金属膜の堆積が進むと側壁下部の立体角が著し
く減少するため側壁下部には金属膜が十分に堆積されな
い。
り堆積する金属膜の厚さは半導体基板上の各部位に到達
し得る金属粒子の入射角の広さ（以下では立体角とい
う）に依存する。従来の技術ではコンタクトホール側壁
下部の立体角が側壁上部より極めて小さいため側壁下部
の金属膜の厚さは側壁上部に比べて薄くなる。さらに側
壁上部の金属膜の堆積が進むと側壁下部の立体角が著し
く減少するため側壁下部には金属膜が十分に堆積されな
い。
【０００４】
【課題を解決するための手段】本発明では金属膜を堆積
するときにコンタクトホール上方にコンタクトホール径
より大きい穴の開いたシャドーマスクを設置することに
よりこれを解決する。
するときにコンタクトホール上方にコンタクトホール径
より大きい穴の開いたシャドーマスクを設置することに
よりこれを解決する。
【０００５】
【作用】図３はコンタクトホール内の立体角を２次元的
に示したものである。コンタクトホール側壁上部の立体
角７はシャドーマスクにより減少するが、側壁下部の立
体角８は減少しないため両者の立体角の比は１に近くな
る。従って側壁上部の金属膜の堆積が進んで側壁下部の
立体角が減少する前に側壁下部に金属膜が十分に堆積さ
れる。
に示したものである。コンタクトホール側壁上部の立体
角７はシャドーマスクにより減少するが、側壁下部の立
体角８は減少しないため両者の立体角の比は１に近くな
る。従って側壁上部の金属膜の堆積が進んで側壁下部の
立体角が減少する前に側壁下部に金属膜が十分に堆積さ
れる。
【０００６】
【実施例】図１は製造工程の改良による本発明の実施例
である。図１（１）に示すように、半導体素子が形成さ
れた半導体基板１上に絶縁膜２を形成しコンタクトホー
ル３を開ける。この上にフォトレジストのように後で容
易に除去できる材料で薄膜を形成しコンタクトホールの
位置にコンタクトホール径より大きい穴をあけてシャド
ーマスク４にする。このシャドーマスク４の材料とし
て、フォトレジスト、ポリイミド、スピンオンガラスな
どが使用できる。ここでシャドーマスク４の側壁は金属
膜が堆積しないようにするためアンダーカットした形状
にする。
である。図１（１）に示すように、半導体素子が形成さ
れた半導体基板１上に絶縁膜２を形成しコンタクトホー
ル３を開ける。この上にフォトレジストのように後で容
易に除去できる材料で薄膜を形成しコンタクトホールの
位置にコンタクトホール径より大きい穴をあけてシャド
ーマスク４にする。このシャドーマスク４の材料とし
て、フォトレジスト、ポリイミド、スピンオンガラスな
どが使用できる。ここでシャドーマスク４の側壁は金属
膜が堆積しないようにするためアンダーカットした形状
にする。
【０００７】このアンダーカットする方法は、例えば、
シャドーマスク４の上にパターニングされたフォトマス
クを残したままエッチングすることによりなされる。ま
た、別の方法として、エッチレートの異なる材料を２層
重ねたシャドーマスク４を用いることも可能である。こ
のシャドーマスク４にアンダーカットを施しておかない
と、シャドーマスク４の側壁にも金属膜が堆積してしま
い、シャドーマスク４の除去が困難となる。
シャドーマスク４の上にパターニングされたフォトマス
クを残したままエッチングすることによりなされる。ま
た、別の方法として、エッチレートの異なる材料を２層
重ねたシャドーマスク４を用いることも可能である。こ
のシャドーマスク４にアンダーカットを施しておかない
と、シャドーマスク４の側壁にも金属膜が堆積してしま
い、シャドーマスク４の除去が困難となる。
【０００８】続いてスパッタリング法によりコンタクト
ホール内に金属膜５を堆積した後シャドーマスク上に堆
積した金属膜とともにシャドーマスク４を除去し、図１
（２）に示すように、もう１度スパッタリング法により
コンタクトホール以外の部分に金属配線に必要な厚さの
金属膜６を堆積して金属配線とする。
ホール内に金属膜５を堆積した後シャドーマスク上に堆
積した金属膜とともにシャドーマスク４を除去し、図１
（２）に示すように、もう１度スパッタリング法により
コンタクトホール以外の部分に金属配線に必要な厚さの
金属膜６を堆積して金属配線とする。
【０００９】第４図は製造装置の改良による本発明の実
施例である。コンタクトホールを開けた半導体基板１と
薄膜でできたシャドーマスク４をスパッタリング装置内
で位置合わせする機構を有しシャドーマスク越しに金属
膜を堆積する。
施例である。コンタクトホールを開けた半導体基板１と
薄膜でできたシャドーマスク４をスパッタリング装置内
で位置合わせする機構を有しシャドーマスク越しに金属
膜を堆積する。
【００１０】
【発明の効果】コンタクトホール内の金属膜の被覆性が
改善され、信頼性の高い半導体装置が得られる。
改善され、信頼性の高い半導体装置が得られる。
【図１】本発明の実施例による半導体装置の製造工程順
断面図である。
断面図である。
【図２】従来の技術による半導体装置の断面図である。
【図３】本発明の作用を説明する半導体装置の断面図で
ある。
ある。
【図４】本発明の実施例による製造装置の構成図であ
る。
る。
１ 半導体基板 ２ 絶縁膜 ３ コンタクトホール ４ シャドーマスク ５ 金属膜 ６ 金属膜 ７ コンタクトホール側壁上部の立体角 ８ コンタクトホール側壁下部の立体角
Claims (2)
- 【請求項１】 コンタクトホール上方にコンタクトホー
ル径より大きい穴の開いたシャドーマスクを設置してス
パッタリング法により金属膜を堆積することを特徴とす
る半導体装置の製造方法 - 【請求項２】 コンタクトホール上方にコンタクトホー
ル径より大きい穴の開いたシャドーマスクを設置してス
パッタリング法により金属膜を堆積することを特徴とす
る半導体装置の製造装置
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24939092A JPH06104206A (ja) | 1992-09-18 | 1992-09-18 | 半導体装置の製造方法および製造装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24939092A JPH06104206A (ja) | 1992-09-18 | 1992-09-18 | 半導体装置の製造方法および製造装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06104206A true JPH06104206A (ja) | 1994-04-15 |
Family
ID=17192289
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24939092A Pending JPH06104206A (ja) | 1992-09-18 | 1992-09-18 | 半導体装置の製造方法および製造装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06104206A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7132361B2 (en) * | 2004-12-23 | 2006-11-07 | Advantech Global, Ltd | System for and method of forming via holes by multiple deposition events in a continuous inline shadow mask deposition process |
| WO2007142603A1 (en) * | 2006-06-09 | 2007-12-13 | Agency For Science, Technology And Research | An integrated shadow mask and method of fabrication thereof |
| JP2008538592A (ja) * | 2005-04-22 | 2008-10-30 | ヴィテックス・システムズ・インコーポレーテッド | 個別シートの上に多層コーティングを堆積する装置 |
| JP2018508375A (ja) * | 2015-02-20 | 2018-03-29 | シーウェア システムズＳｉ−Ｗａｒｅ Ｓｙｓｔｅｍｓ | 微細加工構造のための選択的なステップカバレッジ |
-
1992
- 1992-09-18 JP JP24939092A patent/JPH06104206A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7132361B2 (en) * | 2004-12-23 | 2006-11-07 | Advantech Global, Ltd | System for and method of forming via holes by multiple deposition events in a continuous inline shadow mask deposition process |
| JP2008538592A (ja) * | 2005-04-22 | 2008-10-30 | ヴィテックス・システムズ・インコーポレーテッド | 個別シートの上に多層コーティングを堆積する装置 |
| JP2013122092A (ja) * | 2005-04-22 | 2013-06-20 | Samsung Display Co Ltd | 個別シートの上に多層コーティングを堆積する装置 |
| WO2007142603A1 (en) * | 2006-06-09 | 2007-12-13 | Agency For Science, Technology And Research | An integrated shadow mask and method of fabrication thereof |
| JP2018508375A (ja) * | 2015-02-20 | 2018-03-29 | シーウェア システムズＳｉ−Ｗａｒｅ Ｓｙｓｔｅｍｓ | 微細加工構造のための選択的なステップカバレッジ |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4352724A (en) | Method of manufacturing a semiconductor device | |
| US5382545A (en) | Interconnection process with self-aligned via plug | |
| JPH0476496B2 (ja) | ||
| EP0076215B1 (en) | Lift-off shadow mask | |
| JPH06104206A (ja) | 半導体装置の製造方法および製造装置 | |
| JP2765561B2 (ja) | 微細空中配線の作製方法 | |
| US5804514A (en) | Method of planarizing a film of a semiconductor device | |
| JPH02172261A (ja) | 半導体装置の製造方法 | |
| JP2000150415A (ja) | 半導体装置のコンタクト形成方法 | |
| KR100228765B1 (ko) | 셀 어퍼처 마스크 제조방법 | |
| JPS6113627A (ja) | 半導体装置の製造方法 | |
| JPH0117253B2 (ja) | ||
| JPH05343514A (ja) | 第１材料層に狭い溝を形成する方法 | |
| JP2671369B2 (ja) | 半導体装置の製造方法 | |
| JPH0423322A (ja) | 半導体装置の製造方法 | |
| JPS5877246A (ja) | 多層配線構造の形成方法 | |
| JPH0364933A (ja) | 半導体装置の製造方法 | |
| JPH04158533A (ja) | 化合物半導体装置の製造方法 | |
| JPS6149437A (ja) | 半導体装置 | |
| JPH01225336A (ja) | 半導体装置の製造方法 | |
| JPH03116930A (ja) | 半導体装置の製造方法 | |
| JPH04133426A (ja) | 半導体装置の製造方法 | |
| JPH04107920A (ja) | 半導体装置の製造方法 | |
| JPS61296722A (ja) | 半導体装置の製造方法 | |
| JPS6193629A (ja) | 半導体装置の製造方法 |