KR100228765B1 - 셀 어퍼처 마스크 제조방법 - Google Patents
셀 어퍼처 마스크 제조방법 Download PDFInfo
- Publication number
- KR100228765B1 KR100228765B1 KR1019960024310A KR19960024310A KR100228765B1 KR 100228765 B1 KR100228765 B1 KR 100228765B1 KR 1019960024310 A KR1019960024310 A KR 1019960024310A KR 19960024310 A KR19960024310 A KR 19960024310A KR 100228765 B1 KR100228765 B1 KR 100228765B1
- Authority
- KR
- South Korea
- Prior art keywords
- silicon
- oxide film
- silicon oxide
- layer
- cell aperture
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
- G03F1/20—Masks or mask blanks for imaging by charged particle beam [CPB] radiation, e.g. by electron beam; Preparation thereof
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Preparing Plates And Mask In Photomechanical Process (AREA)
- Electron Beam Exposure (AREA)
Abstract
본 발명은 반도체소자의 리소그라피 공정에서 전자빔 직묘에 의한 패턴을 형성 하는데 이용되는 SOI(silicon on insulation) 구조의 셀 어퍼처 마스크(Cell Aperture Mask) 제조방법에 관한 것으로, SOI 웨이퍼에 실리콘 산화막을 저압화학증착(LPCVD)방식으로 증착하여 SOI 웨이퍼상의 실리콘층 식각시 마스크로 이용하고, 단일 레지스트 공정으로 셀 어퍼처 마스크를 제조하여 제조공정을 용이하게 함으로써 공정 수율을 향상시키고 그에 따른 소자의 생산성을 향상시킬수 있는 기술이다.
Description
제1(a)-(h)도는 종래의 기술로 SOI(silicon on insulation) 구조의 셀어퍼처 마스크를 제조하는 단계를 도시한 단면도.
제2(a)-(g)도는 본 발명에 의해 SOI 구조의 셀 어퍼처 마스크를 제조하는 단계를 도시한 단면도.
* 도면의 주요부분에 대한 부호의 설명
1, 11 : 실리콘 웨이퍼 2 : 실리콘 산화막
3, 13 : 실리콘층 4 : 하층 레지스트
5 : 중간층 6 : 상층 레지스트
7 : 질화막 8, 16 : 레지스트 패턴
9, 17 : 홈 12 : 제1실리콘산화막
14 : 제2실리콘산화막
본 발명은 반도체소자의 리소그라피 공정에 적용되는 SOI(silicon on insulation) 구조의 셀 어퍼처 마스크(Cell Aperture Mask) 제조방법에 관한 것으로, 특히 전자빔 직묘에 의한 패턴을 형성 하는데 이용되는 셀 어퍼처 제조방법에 관한 것이다.
제1도는 종래기술에 따라 SOI 구조의 셀 어퍼처 마스크를 제작하는 공정을 도시한 것이다.
제1(a)도는 결정방향이 (100)을 가지며, 500의 실리콘 웨이퍼(1) 상부에 실리콘 산화막(2)을 1의 두께로 증착하고, 그 상부에 (111)의 결정 방향을 갖는 실리콘층(3)을 20의 두께로 증착한 단면도이다.
제1(b)도는 상기 20두께의 실리콘층(3)을 식각하기 위하여 노광 공정시 3층 레지스트를 이용하기 위하여 하층 레지스트(4), 중간층(5), 상층 레지스트(6)을 순차적으로 형성한 단면도이다.
상기 하층 레지스트(4)는 1, 중간층(5)는 0.1, 상층 레지스트(6)는 0.3의 두께로 형성 된다.
상기 중간층(5)은 노광시 발생할 수 있는 전자빔의 차지 업(Charge-up)현상을 제거하기 위하여 중간층에 금속 성분을 첨가한 전도성 물질을 사용한다.
제1(c)도는 마스크를 이용한 노광 및 현상 공정으로 상층 레지스트(6) 패턴을 형성하고, 이것을 마스크로 이용한 식각 공정으로 중간층(5) 패턴을 형성하고, 상기 중간층(5) 패턴을 마스크로 이용한 산소 플라즈마 식각 공정을 하층 레지스트(4)를 식각하여 하층 레지스트 패턴(4')을 형성한 단면도이다. 이때 상층 레지스트(6) 패턴은 상기 하층 레지스트(4) 패터닝공정시 제거되되, 제거되지않은 경우는 별도의 공정으로 상기 중간층(5)패턴을 제거하기 전에 제거한다. 물론, 상기 중간층(5)패턴의 제거공정시 상기 상층 레지스트(6)를 같이 제거할 수 있다.
제1(d)도는 상기 하층 레지스트 패턴(4')을 마스크로 이용한 식각공정으로 실리콘층(3)을 식각하여 실리콘층 패턴(3')을 형성하고, 상기 하층 레지스트 패턴(4')을 제거한 단면도이다.
제1(e)도는 보호막으로 질화막(7)을 SOI 기판 표면에 약 200Å의 두께로 형성한 단면도이다.
제1(f)도는 상기 실리콘 웨이퍼(1)의 저부면에 백사이드 식각용 레지스트 패턴(8)을 형성한 단면도이다.
제1(g)도는 상기 백사이드용 레지스트 패턴(8)을 마스크로 하여 상기 실리콘 웨이퍼(1)의 하측으로부터 상기 질화막(7)을 식각하고, 상기 레지스트 패턴(8)을 마스크로 하여 상기 실리콘 웨이퍼(1)를 습식식각함으로써 SOI 웨이퍼의 저부로부터 상기 실리콘 산화막(2)이 노출되도록 홈(9)을 형성한 것을 도시한 단면도이다.
제1(h)도는 상기 백사이드용 레지스트 패턴(8)과 질화막(7)을 제거하여 셀 어퍼처 마스크를 완성한 단면도이다. 여기서, 상기 레지스트 패턴(8)과 질화막(7)의 제거공정시 상기 실리콘 산화막(2)의 노출된 부분이 식각된다.
상기한 바와같이 종래기술에 따른 셀 어퍼처 마스크 제조방법은, 공정수가 많고, 3층 레지스트 공정시 흔히 발생하는 최종 패턴에서의 CD 변화문제와 전도성 물질의 식각이 챔버를 오염시키며, 연속적이고 원활한 공정이 이루어지기 어려운 문제점이 있다.
따라서, 본 발명은 상기한 문제점을 해결 하기 위하여, SOI 웨이퍼에 실리콘 산화막을 저압화학증착(LPCVD)방식으로 증착하여 SOI 웨이퍼상의 실리콘층 식각시 마스크로 이용하고, 단일 레지스트 공정으로 셀 어퍼처를 형성하는 셀 어퍼처 마스크 제조방법을 제공하는데 그 목적이 있다.
상기한 목적을 달성하기 위한 본 발명은 셀 어퍼처 마스크 제조방법은, 셀 어퍼처 마스크 제조방법에 있어서, 실리콘 웨이퍼 상부에 제1실리콘 산화막 및 실리콘층을 증착하는 단계와, 상기 실리콘 웨이퍼, 제1실리콘산화막 및 실리콘층의 전체표면상부에 제2실리콘산화막을 형성하는 단계와, 상기 실리콘 웨이퍼 상측의 상기 제2실리콘산화막과 실리콘층을 패터닝하는 단계와, 상기 실리콘 웨이퍼의 저부로부터 상기 제1실리콘산화막을 노출시키는 홈을 형성하는 단계와, 상기 제1실리콘산화막을 제거하는 동시에 상기 노출된 부분의 제1실리콘산화막을 제거하는 단계를 포함하는 것을 특징으로한다.
이하, 첨부된 도면을 참조하여 본 발명을 상세히 설명하기로 한다.
제2도는 본 발명에 실시예에 따른 SOI 구조의 셀 어퍼처 마스크 제조방법을 도시한 단면도이다.
제2(a)도는 결정방향이 (100)을 가지며 약 500의 실리콘 웨이퍼(11) 상부에 제1실리콘산화막(12)을 약 1의 두께로 증착하고, 그 상부에 결정 방향이 (111)을 갖는 실리콘층(13)을 약 20의 두께로 증착한 단면도이다.
제2(b)도는, 전체표면상에 0.3 - 1.0두께의 제2실리콘산화막(14)을 저압화학증착(LPCVD)방식으로 형성한 단면도이다.
제2(c)도는 상기 제2실리콘산화막(14)의 상부면에 레지스트를 1정도의 두께로 도포하고, 마스크를 이용한 노광 및 현상 공정으로 레지스트 턴(15)을 형성한 것으로 도시한 단면도이다.
제2(d)도는 상기 레지스트 패턴(15)을 마스크로 하여 상기 제2실리콘산화막(14)및 실리콘층(13)을 식각함으로써 패터닝하고, 상기 레지스트 패턴(15)을 제거한 것을 도시한 단면도이다.
제2(e)도는 표면에 제1실리콘산화막(14)이 형성된 상기 실리콘 웨이퍼(11)의 저부면에 백사이드 식각용 레지스트 패턴(16)을 형성한 것을 도시한 단면도이다.
제2(f)도는 상기 백사이드용 레지스트 패턴(16)을 마스크로 하여 상기 실리콘 웨이퍼(11) 저부면으로부터 상기 제2실리콘산화막(14) 및 상기 실리콘 웨이퍼(11)를 습식식각함으로써 상기 제1실리콘산화막(12)을 노출시킨 홈(17)을 형성한 것을 도시한 단면도이다.
제2(g)도는 상기 백사이드용 레지스트 패턴(16)을 제거하고, 상기 제2실리콘산화막(14)을 제거하여 셀 어퍼처 마스크를 형성한 단면도이다.
여기서, 상기 제1실리콘산화막(12)의 노출된 부분은 상기 제2실리콘산화막(14)의 제거공정시 같이 제거된다.
상기한 바와같이 본 발명에 따른 셀 어퍼처 마스크 제조방법은, 단층 레지스트를 이용하여 공정을 단순화시키고, 정밀한 패턴을 형성할 수 있으며 실리콘층을 식각후 실리콘산화막을 제거하지 않고 백사이드 노광시 필요한 보호막 역할을 할 수 있도록 함으로써 공정 단순화가 가능하도록 함으로써 반도체소자의 수율 및 생산성을 향상시킬 수 있는 효과가 있다.
Claims (5)
- 셀 어퍼처 마스크 제조방법에 있어서, 실리콘 웨이퍼 상부에 제1실리콘산화막 및 실리콘층을 증착하는 단계와, 상기 실리콘웨이퍼, 제1실리콘산화막 및 실리콘층의 전체표면상부에 제2실리콘산화막을 형성하는 단계와, 상기 실리콘 웨이퍼 상측의 상기 제2실리콘산화막과 실리콘층을 패터닝하는 단계와, 상기 실리콘 웨이퍼의 저부로부터 상기 제1실리콘산화막을 노출시키는 홈을 형성하는 단계와, 상기 제2실리콘산화막을 제거하는 동시에 상기 노출된 부분의 제1실리콘산화막을 제거하는 단계를 포함하는 셀 어퍼처 마스크 제조방법.
- 제1항에 있어서, 상기 제2실리콘산화막의 패터닝공정은 단층 레지스트를 이용하여 실시하는 것을 특징으로 하는 셀 어퍼처 마스크 제조방법.
- 제1항에 있어서, 상기 실리콘 웨이퍼는 결정방향이 (100)인 것을 특징으로 하는 셀 어퍼처 마스크 제조방법.
- 제1항에 있어서, 상기 실리콘층은 결정 방향이 (111) 인 것을 특징으로 하는 셀 어퍼처 마스크 제조방법.
- 제1항에 있어서, 상기 실리콘산화막은 0.3 - 1.0두께로 형성하는 것을 특징으로 하는 셀 어퍼처 마스크 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960024310A KR100228765B1 (ko) | 1996-06-27 | 1996-06-27 | 셀 어퍼처 마스크 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960024310A KR100228765B1 (ko) | 1996-06-27 | 1996-06-27 | 셀 어퍼처 마스크 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR980003794A KR980003794A (ko) | 1998-03-30 |
| KR100228765B1 true KR100228765B1 (ko) | 1999-11-01 |
Family
ID=19463755
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019960024310A KR100228765B1 (ko) | 1996-06-27 | 1996-06-27 | 셀 어퍼처 마스크 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100228765B1 (ko) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100415098B1 (ko) * | 1998-12-24 | 2004-03-22 | 주식회사 하이닉스반도체 | 셀투사마스크의제조방법 |
| KR20220170208A (ko) * | 2021-06-22 | 2022-12-29 | (주)휴넷플러스 | 대면적 다중 박막 초고해상도 증착용 마스크 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101384725B1 (ko) * | 2012-08-24 | 2014-04-14 | 한국전기연구원 | Ｓｏｉ 구조 웨이퍼 접합 기술을 활용한 마이크로 그리드 구조물 제조 방법 |
-
1996
- 1996-06-27 KR KR1019960024310A patent/KR100228765B1/ko not_active IP Right Cessation
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100415098B1 (ko) * | 1998-12-24 | 2004-03-22 | 주식회사 하이닉스반도체 | 셀투사마스크의제조방법 |
| KR20220170208A (ko) * | 2021-06-22 | 2022-12-29 | (주)휴넷플러스 | 대면적 다중 박막 초고해상도 증착용 마스크 |
| KR102615023B1 (ko) * | 2021-06-22 | 2023-12-19 | (주)휴넷플러스 | 대면적 다중 박막 초고해상도 증착용 마스크 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR980003794A (ko) | 1998-03-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH06177090A (ja) | 集積回路の製造方法およびこの方法により製造された集積回路 | |
| KR100228765B1 (ko) | 셀 어퍼처 마스크 제조방법 | |
| JP2741175B2 (ja) | 半導体素子の微細パターン形成方法 | |
| JP2765561B2 (ja) | 微細空中配線の作製方法 | |
| JPH0281426A (ja) | 半導体装置の製造方法 | |
| KR100295669B1 (ko) | 듀얼게이트산화막제조방법 | |
| US4772569A (en) | Method for forming oxide isolation films on french sidewalls | |
| JP3274448B2 (ja) | ステンシルマスクの製造方法 | |
| KR100218338B1 (ko) | 실린더형 캐패시터 제조방법 | |
| JP3140828B2 (ja) | 半導体装置の製造方法 | |
| KR100499622B1 (ko) | 반도체소자의셀투사형마스크제조방법 | |
| JPH05343514A (ja) | 第１材料層に狭い溝を形成する方法 | |
| JPH01119028A (ja) | 半導体装置の製造方法 | |
| KR100442288B1 (ko) | 반도체소자의셀마스크및그의제작방법 | |
| KR0122508B1 (ko) | 미세콘택홀 형성방법 | |
| KR0174945B1 (ko) | 메탈층 패턴 형성 방법 | |
| JPS6362351A (ja) | 多結晶珪素層のパタ−ニング方法 | |
| JPH04364726A (ja) | パターン形成方法 | |
| JPH0330369A (ja) | Ｍｉｓ型半導体装置の製造方法 | |
| JPH04298049A (ja) | 半導体装置の製造方法 | |
| JPS61244042A (ja) | 素子分離領域の形成方法 | |
| KR20030045375A (ko) | 식각공정의 마스크를 이용한 물질 증착 방법 | |
| JPS61279689A (ja) | 側壁保護膜を有したエツチングマスク構造とその製造方法 | |
| JPS6194326A (ja) | 半導体素子の製造方法 | |
| JPH04133426A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20100726 Year of fee payment: 12 |
|
| LAPS | Lapse due to unpaid annual fee |