JPH0281426A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH0281426A JPH0281426A JP1190382A JP19038289A JPH0281426A JP H0281426 A JPH0281426 A JP H0281426A JP 1190382 A JP1190382 A JP 1190382A JP 19038289 A JP19038289 A JP 19038289A JP H0281426 A JPH0281426 A JP H0281426A
- Authority
- JP
- Japan
- Prior art keywords
- insulating layer
- forming
- contact hole
- photosensitive resin
- resist
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 21
- 238000004519 manufacturing process Methods 0.000 title claims description 15
- 238000000034 method Methods 0.000 claims abstract description 29
- 239000000758 substrate Substances 0.000 claims abstract description 15
- 239000004020 conductor Substances 0.000 claims abstract description 14
- 238000005530 etching Methods 0.000 claims abstract description 6
- 239000000463 material Substances 0.000 claims description 10
- 239000004642 Polyimide Substances 0.000 claims description 6
- 229920001721 polyimide Polymers 0.000 claims description 6
- 238000001020 plasma etching Methods 0.000 claims description 4
- 238000000059 patterning Methods 0.000 claims 5
- 238000001039 wet etching Methods 0.000 claims 1
- 229920005989 resin Polymers 0.000 abstract description 30
- 239000011347 resin Substances 0.000 abstract description 30
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 abstract description 25
- 229910052721 tungsten Inorganic materials 0.000 abstract description 17
- 239000010937 tungsten Substances 0.000 abstract description 17
- 239000012535 impurity Substances 0.000 abstract description 9
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 5
- 229910052710 silicon Inorganic materials 0.000 abstract description 5
- 239000010703 silicon Substances 0.000 abstract description 5
- 229910052751 metal Inorganic materials 0.000 description 8
- 239000002184 metal Substances 0.000 description 8
- 238000010586 diagram Methods 0.000 description 6
- 238000004140 cleaning Methods 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 3
- 238000001312 dry etching Methods 0.000 description 2
- 238000002513 implantation Methods 0.000 description 2
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 1
- 239000004840 adhesive resin Substances 0.000 description 1
- 229920006223 adhesive resin Polymers 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000005380 borophosphosilicate glass Substances 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000003628 erosive effect Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 230000005641 tunneling Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
- H01L21/7688—Filling of holes, grooves or trenches, e.g. vias, with conductive material by deposition over sacrificial masking layer, e.g. lift-off
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
- H01L21/76879—Filling of holes, grooves or trenches, e.g. vias, with conductive material by selective deposition of conductive material in the vias, e.g. selective C.V.D. on semiconductor material, plating
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
[産業上の利用分野]
この発明は、半導体装置の製造方法に関し、特に、コン
タクトホール中に金属配線材料を選択的に形成する工程
の改善に関する。
タクトホール中に金属配線材料を選択的に形成する工程
の改善に関する。
[従来の技術]
従来、コンタクトホールを介して半導体基板と配線層と
を接続するために、コンタクトホール中に金属配線材料
を選択的に形成する工程がある。
を接続するために、コンタクトホール中に金属配線材料
を選択的に形成する工程がある。
化学的な蒸着により配線材料、たとえばタングステンを
選択的にコンタクトホール中に形成する方法は、段差の
深いコンタクトホールに金属配線材料を形成するときの
有用な技術として既によく知られている。
選択的にコンタクトホール中に形成する方法は、段差の
深いコンタクトホールに金属配線材料を形成するときの
有用な技術として既によく知られている。
[発明が解決しようとする課題]
第3図および第4図は、従来の方法によりコンタクトホ
ール中に金属配線材料を選択的に形成したときの半導体
基板の断面構造図である。第3図および第4図では、シ
リコン基板1中に不純物の注入により不純物注入領域2
が形成されている。
ール中に金属配線材料を選択的に形成したときの半導体
基板の断面構造図である。第3図および第4図では、シ
リコン基板1中に不純物の注入により不純物注入領域2
が形成されている。
基板1の主表面上にコンタクトホールhが形成された絶
縁膜3が形成されている。コンタクトホールh中には金
属配線材料であるタングステン4が選択的に形成されて
いる。
縁膜3が形成されている。コンタクトホールh中には金
属配線材料であるタングステン4が選択的に形成されて
いる。
従来の方法を用いると、第3図に示すように、絶縁膜3
と基板1との間の選択比不良(Selectivity
Loss)によって絶縁膜3の上にもタングステン
残留物5が残ってしまう。また、コンタクトでの浸蝕(
Encroachment)とトンネリングとによって
リーク電流が発生する原因となっている。
と基板1との間の選択比不良(Selectivity
Loss)によって絶縁膜3の上にもタングステン
残留物5が残ってしまう。また、コンタクトでの浸蝕(
Encroachment)とトンネリングとによって
リーク電流が発生する原因となっている。
これに対処するため、選択比不良によって絶縁膜3の上
に残るタングステン残留物5を除去するために、コンタ
クトホールhを形成した後タングステン4を形成する前
に、プラズマ方式を利用して前処理洗浄を行なったり、
またはタングステン4を形成した後エッチバックを行な
ったりしている。しかしながら、タングステン4を形成
する前に前処理洗浄を行なっても工程の再現性は悪い。
に残るタングステン残留物5を除去するために、コンタ
クトホールhを形成した後タングステン4を形成する前
に、プラズマ方式を利用して前処理洗浄を行なったり、
またはタングステン4を形成した後エッチバックを行な
ったりしている。しかしながら、タングステン4を形成
する前に前処理洗浄を行なっても工程の再現性は悪い。
また、タングステン4を形成した後エッチバック工程を
実施する場合には、工程が複雑化し、工程の再現性が悪
いのみならず、第4図に示したようにコンタクトホール
hの側面でタングステン4が過度にエツチングされて、
後に続く工程を実施するときに使用される化学物質や水
分が浸透してしまうことがあった。
実施する場合には、工程が複雑化し、工程の再現性が悪
いのみならず、第4図に示したようにコンタクトホール
hの側面でタングステン4が過度にエツチングされて、
後に続く工程を実施するときに使用される化学物質や水
分が浸透してしまうことがあった。
この発明の1つの目的は、半導体装置の製造方法におい
て、絶縁層中に形成されたコンタクトホール中にのみ選
択的に形成されるべき導電性材料が絶縁層表面に付着す
ることを防止することである。
て、絶縁層中に形成されたコンタクトホール中にのみ選
択的に形成されるべき導電性材料が絶縁層表面に付着す
ることを防止することである。
この発明の別の目的は、さらに、段差の深い、小さなコ
ンタクトホールについても、導電性材料を絶縁層表面に
付着することなくコンタクトホール中にのみ選択的に形
成することである。
ンタクトホールについても、導電性材料を絶縁層表面に
付着することなくコンタクトホール中にのみ選択的に形
成することである。
[課題を解決するための手段]
この発明に係る半導体装置の製造方法は、半導体基板の
主表面上に絶縁層を形成するステップと、形成すべきコ
ンタクトホールの位置を規定する開口部が形成されたレ
ジストパターンを絶縁層上に形成するステップと、レジ
ストパターンをマスクとしてエツチングにより基板に達
するコンタクトホールを絶縁層中に形成するステップと
、レジストパターンが絶縁層上に残された状態でコンタ
クトホール中に選択的に導電性材料を形成するステップ
と、レジストパターンを除去するステップとを含む。
主表面上に絶縁層を形成するステップと、形成すべきコ
ンタクトホールの位置を規定する開口部が形成されたレ
ジストパターンを絶縁層上に形成するステップと、レジ
ストパターンをマスクとしてエツチングにより基板に達
するコンタクトホールを絶縁層中に形成するステップと
、レジストパターンが絶縁層上に残された状態でコンタ
クトホール中に選択的に導電性材料を形成するステップ
と、レジストパターンを除去するステップとを含む。
[作用]
この発明における半導体装置の製造方法では、レジスト
パターンが絶縁層上に残された状態で、導電性材料が選
択的にコンタクトホール中に形成される。したがって、
導電性材料がレジストパターン上に付着しても、後にレ
ジストパターンとともに除去されるので、導電性材料の
絶縁層表面への付着を防止することができる。
パターンが絶縁層上に残された状態で、導電性材料が選
択的にコンタクトホール中に形成される。したがって、
導電性材料がレジストパターン上に付着しても、後にレ
ジストパターンとともに除去されるので、導電性材料の
絶縁層表面への付着を防止することができる。
[発明の実施例]
第1図(A)ないしくF)は、この発明の一実施例を示
す半導体装置の製造工程の一部の工程図である。この図
では、コンタクトホール中に金属配線材料の一例として
タングステンを選択的に形成するための工程が示されて
いる。
す半導体装置の製造工程の一部の工程図である。この図
では、コンタクトホール中に金属配線材料の一例として
タングステンを選択的に形成するための工程が示されて
いる。
まず、第1図(A)に示すように、シリコン基板1の主
表面近くに不純物を注入して不純物注入領域2を形成し
た後、主表面上に絶縁層3を形成する。絶縁層3として
、たとえばLTO(LowTemperature
0xide)またはBPSG (Borophosph
orous 5tlicate Glass)膜を
使用し、厚さを1μmにする。
表面近くに不純物を注入して不純物注入領域2を形成し
た後、主表面上に絶縁層3を形成する。絶縁層3として
、たとえばLTO(LowTemperature
0xide)またはBPSG (Borophosph
orous 5tlicate Glass)膜を
使用し、厚さを1μmにする。
次に、第1図(B)に示すように、絶縁層3上に、高温
でも変形しない感光性樹脂6をレジストとして塗布する
。感光性樹脂としては、ポリイミド(Polyimid
e)やPMGIを使用し、その厚さを1.5μmとする
。ポリイミドは600℃まで、一方PMCIは350℃
まで使用することができる。
でも変形しない感光性樹脂6をレジストとして塗布する
。感光性樹脂としては、ポリイミド(Polyimid
e)やPMGIを使用し、その厚さを1.5μmとする
。ポリイミドは600℃まで、一方PMCIは350℃
まで使用することができる。
さらに、第1図(C)に示すように、リソグラフィ工程
を行なうことにより感光性樹脂6にパターンを形成する
。
を行なうことにより感光性樹脂6にパターンを形成する
。
続いて、第1図(D)に示すように、RIE(Reac
t ive Ion Etching)乾式エツチ
ングにより絶縁層3をエツチングして、不純物注入領域
2に達するコンタクトホールhを形成する。
t ive Ion Etching)乾式エツチ
ングにより絶縁層3をエツチングして、不純物注入領域
2に達するコンタクトホールhを形成する。
さらに、第1図(E)に示すように、絶縁層3上に感光
性樹脂6が残された状態で、コンタクトホールh中にタ
ングステン4を選択的に形成する。
性樹脂6が残された状態で、コンタクトホールh中にタ
ングステン4を選択的に形成する。
このとき、タングステン残留物5が感光性樹脂6上に付
着する。
着する。
最後に、第1図(F)に示すように、感光性樹脂6を除
去する。これによって、絶縁層3の上にタングステン残
留物5が残ることはなく、コンタクトホールhの内部の
みにタングステン4が形成されることになる。
去する。これによって、絶縁層3の上にタングステン残
留物5が残ることはなく、コンタクトホールhの内部の
みにタングステン4が形成されることになる。
なお、タングステン4を形成するとき、反応圧力を40
0mTo r rに設定し、273℃ではSiH4/W
F6ガスを使用し、550℃ではWF6/H2ガスを使
用した。また、反応温度が550℃の場合には、感光性
樹脂6としてポリイミドを使用し、反応温度が273℃
の場合には、感光性樹脂6としてPMCIまたはポリイ
ミドを使用することができる。
0mTo r rに設定し、273℃ではSiH4/W
F6ガスを使用し、550℃ではWF6/H2ガスを使
用した。また、反応温度が550℃の場合には、感光性
樹脂6としてポリイミドを使用し、反応温度が273℃
の場合には、感光性樹脂6としてPMCIまたはポリイ
ミドを使用することができる。
このように、第1図に示した工程を行なうことにより、
高温でも変形されない感光性樹脂を利用してコンタクト
ホール中にのみタングステンを選択的に形成できるので
、選択比向上のための前処理洗浄工程を行なう必要がな
く、その結果信頼性の高い半導体装置を得ることができ
る。
高温でも変形されない感光性樹脂を利用してコンタクト
ホール中にのみタングステンを選択的に形成できるので
、選択比向上のための前処理洗浄工程を行なう必要がな
く、その結果信頼性の高い半導体装置を得ることができ
る。
第2図(A )ないしくH)は、この発明の別の実施例
を示す半導体装置の製造工程の一部の工程図である。こ
の図においても、第1図の場合と同様にコンタクトホー
ル中に金属配線材料を形成するための工程が示される。
を示す半導体装置の製造工程の一部の工程図である。こ
の図においても、第1図の場合と同様にコンタクトホー
ル中に金属配線材料を形成するための工程が示される。
まず、第2図(A)に示すように、シリコン基板1の主
表面中に不純物を注入して不純物注入領域2を形成した
後、絶縁層3を形成する。
表面中に不純物を注入して不純物注入領域2を形成した
後、絶縁層3を形成する。
次に、第2図(B)に示すように、絶縁層3の上に第1
感光性樹脂7としてポリイミドまたはPMCIを1.5
μmの厚さで塗布する。
感光性樹脂7としてポリイミドまたはPMCIを1.5
μmの厚さで塗布する。
さらに、第2図(C)に示すように、第1感光性樹脂7
の上に第2感光性樹脂8としてのポジ型フォトレジスト
を0.4μmの厚さで塗布する。
の上に第2感光性樹脂8としてのポジ型フォトレジスト
を0.4μmの厚さで塗布する。
続いて、第2図(D)に示すように、第2感光性樹脂8
をフォトエツチング工程によりエツチングして、第2感
光性樹脂8にパターンを形成する。
をフォトエツチング工程によりエツチングして、第2感
光性樹脂8にパターンを形成する。
この後、第2図(E)に示すように、第2感光性樹脂8
をマスクにして第1感光性樹脂7にRIE乾式エツチン
グを行ない、第1感光性樹脂7中にパターンを形成する
。
をマスクにして第1感光性樹脂7にRIE乾式エツチン
グを行ない、第1感光性樹脂7中にパターンを形成する
。
次に、第2図(F)に示すように、第1感光性樹脂7お
よび第2感光性樹脂8をマスクとして、絶縁層3をエツ
チングすることによりコンタクトホールhを形成し、そ
の後第2感光性樹脂8を除去する。
よび第2感光性樹脂8をマスクとして、絶縁層3をエツ
チングすることによりコンタクトホールhを形成し、そ
の後第2感光性樹脂8を除去する。
さらに、第2図(G)に示すように、コンタクトホール
h中にタングステン4を選択的に形成する。
h中にタングステン4を選択的に形成する。
最後に、第2図(H)に示すように、第1感光性樹脂7
を除去すると、絶縁層3の表面上にタングステン残留物
が付着することなく、コンタクトホールhの内部のみに
タングステン4が形成されたことになる。
を除去すると、絶縁層3の表面上にタングステン残留物
が付着することなく、コンタクトホールhの内部のみに
タングステン4が形成されたことになる。
このように、第2図に示した工程では、感光性樹脂を二
重構造にしてコンタクトホールを形成し、タングステン
を形成しているので、段差の深い部位でも微細なコンタ
クトホールを正確に形成することができる。したがって
、タングステンをコンタクトホール中にきれいに形成す
ることができる。
重構造にしてコンタクトホールを形成し、タングステン
を形成しているので、段差の深い部位でも微細なコンタ
クトホールを正確に形成することができる。したがって
、タングステンをコンタクトホール中にきれいに形成す
ることができる。
[発明の効果]
以上のように、この発明によれば、レジストパターンが
絶縁層上に残された状態でコンタクトホール中に選択的
に導電性材料を形成し、その後レジストパターンを除去
するので、導電性材料が絶縁層表面に付着することを防
ぐことのできる半導体装置の製造方法が得られた。
絶縁層上に残された状態でコンタクトホール中に選択的
に導電性材料を形成し、その後レジストパターンを除去
するので、導電性材料が絶縁層表面に付着することを防
ぐことのできる半導体装置の製造方法が得られた。
【図面の簡単な説明】
第1図は、この発明の一実施例を示す半導体装置の製造
工程を示す工程図である。第2図は、この発明の別の実
施例を示す半導体装置の製造工程の工程図である。第3
図および第4図は、それぞれ従来の方法によりコンタク
トホール中に金属配線材料を選択的に形成したときの半
導体基板の断面構造図である。 図において、1はシリコン基板、2は不純物注入領域、
3は絶縁層、4はタングステン、5はタングステン残留
物、6は感光性樹脂、7は第1感光性樹脂、8は第2感
光性樹脂、hはコンタクトホールである。 月Tヲl
工程を示す工程図である。第2図は、この発明の別の実
施例を示す半導体装置の製造工程の工程図である。第3
図および第4図は、それぞれ従来の方法によりコンタク
トホール中に金属配線材料を選択的に形成したときの半
導体基板の断面構造図である。 図において、1はシリコン基板、2は不純物注入領域、
3は絶縁層、4はタングステン、5はタングステン残留
物、6は感光性樹脂、7は第1感光性樹脂、8は第2感
光性樹脂、hはコンタクトホールである。 月Tヲl
Claims (5)
- (1)半導体基板の主表面上に絶縁層を形成するステッ
プと、 前記絶縁層上に、形成すべきコンタクトホールの位置を
規定する第一の開口部が形成されたレジストパターンを
形成するステップと、 前記レジストパターンをマスクとして、エッチングによ
り前記基板に達するコンタクトホールを前記絶縁層中に
形成するステップと、 前記レジストパターンが前記絶縁層上に残された状態で
、前記コンタクトホール中に選択的に導電性材料を形成
するステップと、 前記レジストパターンを除去するステップとを含む、半
導体装置の製造方法。 - (2)前記レジストパターンを形成するステップは、 前記絶縁層上にレジストを形成するステップと、パター
ニングにより前記レジストに前記形成すべきコンタクト
ホールの位置を規定する第1の開口部を形成するステッ
プとを含む、請求項(1)に記載の半導体装置の製造方
法。 - (3)前記レジストパターンを形成するステップは、 前記絶縁層上に第1のレジスト層を形成するステップと
、 前記第1のレジスト層上に第2のレジスト層を形成する
ステップと、 パターニングにより前記第2のレジスト層に前記形成す
べきコンタクトホールの位置を規定する第2の開口部を
形成するステップと、 前記第2の開口部が形成された第2のレジスト層をマス
クとして、パターニングにより前記第1のレジスト層に
第3の開口部を形成するステップと、 前記第2のレジスト層を除去するステップとを含む、請
求項(1)に記載の半導体装置の製造方法。 - (4)前記レジストパターンの材料として、ポリイミド
またはPMGIを含む、請求項(1)または(2)のい
ずれかに記載の半導体装置の製造方法。 - (5)前記パターニングにより前記第2のレジスト層に
第2の開口部を形成するステップは、湿式エッチングを
利用するステップを含み、前記パターニングにより前記
第1のレジスト層に第3の開口部を形成するステップは
、反応性イオンエッチングを利用するステップを含む、
請求項(3)に記載の半導体装置の製造方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR88-10249 | 1988-08-11 | ||
KR1019880010249A KR920004538B1 (ko) | 1988-08-11 | 1988-08-11 | 반도체장치의 제조방법 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0281426A true JPH0281426A (ja) | 1990-03-22 |
Family
ID=19276859
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP1190382A Pending JPH0281426A (ja) | 1988-08-11 | 1989-07-20 | 半導体装置の製造方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US4990467A (ja) |
JP (1) | JPH0281426A (ja) |
KR (1) | KR920004538B1 (ja) |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB8907898D0 (en) * | 1989-04-07 | 1989-05-24 | Inmos Ltd | Semiconductor devices and fabrication thereof |
US5185278A (en) * | 1990-10-22 | 1993-02-09 | Motorola, Inc. | Method of making self-aligned gate providing improved breakdown voltage |
US5200360A (en) * | 1991-11-12 | 1993-04-06 | Hewlett-Packard Company | Method for reducing selectivity loss in selective tungsten deposition |
JP2885616B2 (ja) * | 1992-07-31 | 1999-04-26 | 株式会社東芝 | 半導体装置およびその製造方法 |
US5420076A (en) * | 1994-01-03 | 1995-05-30 | Texas Instruments Incorporated | Method of forming a contact for multi-level interconnects in an integrated circuit |
US5786273A (en) * | 1995-02-15 | 1998-07-28 | Matsushita Electric Industrial Co., Ltd. | Semiconductor device and associated fabrication method |
TW359016B (en) * | 1996-04-29 | 1999-05-21 | Applied Materials Inc | Selective aluminum chemical vapor deposition via fill using a sacrificial layer |
KR102374810B1 (ko) * | 2018-05-30 | 2022-03-15 | 엘에스일렉트릭(주) | 엘리베이터 시스템의 브레이크 제어방법 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5259580A (en) * | 1975-11-11 | 1977-05-17 | Matsushita Electric Ind Co Ltd | Photo etching method |
JPS5578532A (en) * | 1978-12-07 | 1980-06-13 | Matsushita Electronics Corp | Formation of electrode for semiconductor device |
JPS6242419A (ja) * | 1985-08-19 | 1987-02-24 | Fujitsu Ltd | 化学気相成長方法 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE210372C (ja) * | ||||
GB1053069A (ja) * | 1963-06-28 | |||
JPS5749230A (en) * | 1980-09-08 | 1982-03-23 | Matsushita Electronics Corp | Forming method for electrode |
JPS5792849A (en) * | 1980-12-01 | 1982-06-09 | Mitsubishi Electric Corp | Manufacture of semiconductor device |
US4440804A (en) * | 1982-08-02 | 1984-04-03 | Fairchild Camera & Instrument Corporation | Lift-off process for fabricating self-aligned contacts |
US4532702A (en) * | 1983-11-04 | 1985-08-06 | Westinghouse Electric Corp. | Method of forming conductive interconnection between vertically spaced levels in VLSI devices |
US4824802A (en) * | 1986-02-28 | 1989-04-25 | General Electric Company | Method of filling interlevel dielectric via or contact holes in multilevel VLSI metallization structures |
-
1988
- 1988-08-11 KR KR1019880010249A patent/KR920004538B1/ko not_active IP Right Cessation
-
1989
- 1989-07-12 US US07/378,660 patent/US4990467A/en not_active Expired - Lifetime
- 1989-07-20 JP JP1190382A patent/JPH0281426A/ja active Pending
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5259580A (en) * | 1975-11-11 | 1977-05-17 | Matsushita Electric Ind Co Ltd | Photo etching method |
JPS5578532A (en) * | 1978-12-07 | 1980-06-13 | Matsushita Electronics Corp | Formation of electrode for semiconductor device |
JPS6242419A (ja) * | 1985-08-19 | 1987-02-24 | Fujitsu Ltd | 化学気相成長方法 |
Also Published As
Publication number | Publication date |
---|---|
KR920004538B1 (ko) | 1992-06-08 |
KR900003977A (ko) | 1990-03-27 |
US4990467A (en) | 1991-02-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4362597A (en) | Method of fabricating high-conductivity silicide-on-polysilicon structures for MOS devices | |
US4292156A (en) | Method of manufacturing semiconductor devices | |
JPH0281426A (ja) | 半導体装置の製造方法 | |
JPH02117153A (ja) | 半導体素子の形成方法 | |
JPH03108330A (ja) | 半導体装置の製造方法 | |
KR100257770B1 (ko) | 반도체 소자의 미세한 전도막 패턴 형성 방법 | |
JPS61114536A (ja) | 半導体装置の製造方法 | |
KR0182176B1 (ko) | 반도체 소자의 접촉부 제조 공정 | |
KR100218338B1 (ko) | 실린더형 캐패시터 제조방법 | |
KR20010060984A (ko) | 반도체 장치의 콘택홀 형성방법 | |
KR0147716B1 (ko) | 자기정렬콘택 형성방법 | |
JPH0391243A (ja) | 半導体装置の製造方法 | |
JPS6240723A (ja) | 半導体装置の製造方法 | |
KR100526470B1 (ko) | 플래쉬 메모리의 게이트 형성방법 | |
KR100191709B1 (ko) | 미세 콘택홀의 형성방법 | |
KR100186504B1 (ko) | 반도체 소자의 폴리 플러그 제조방법 | |
KR960013140B1 (ko) | 반도체 소자의 제조 방법 | |
JPS6130031A (ja) | 半導体装置の製造方法 | |
JPH0481323B2 (ja) | ||
JPS6194326A (ja) | 半導体素子の製造方法 | |
JPH11340244A (ja) | 半導体装置の製造方法 | |
JPS62256435A (ja) | 半導体装置の製造方法 | |
KR20010061546A (ko) | 강유전체 메모리 소자의 콘택식각 방법 | |
KR19990061133A (ko) | 반도체 소자의 셀투사형 마스크 제조방법 | |
JPS61292916A (ja) | コンタクト孔形成法 |