JPH0281426A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPH0281426A
JPH0281426A JP1190382A JP19038289A JPH0281426A JP H0281426 A JPH0281426 A JP H0281426A JP 1190382 A JP1190382 A JP 1190382A JP 19038289 A JP19038289 A JP 19038289A JP H0281426 A JPH0281426 A JP H0281426A
Authority
JP
Japan
Prior art keywords
insulating layer
forming
contact hole
photosensitive resin
resist
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1190382A
Other languages
English (en)
Inventor
Chuljin Lee
リー・チュルジン
Euisong Kim
キム・ユイソン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of JPH0281426A publication Critical patent/JPH0281426A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/7688—Filling of holes, grooves or trenches, e.g. vias, with conductive material by deposition over sacrificial masking layer, e.g. lift-off
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76879—Filling of holes, grooves or trenches, e.g. vias, with conductive material by selective deposition of conductive material in the vias, e.g. selective C.V.D. on semiconductor material, plating

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ この発明は、半導体装置の製造方法に関し、特に、コン
タクトホール中に金属配線材料を選択的に形成する工程
の改善に関する。
［従来の技術］ 従来、コンタクトホールを介して半導体基板と配線層と
を接続するために、コンタクトホール中に金属配線材料
を選択的に形成する工程がある。
化学的な蒸着により配線材料、たとえばタングステンを
選択的にコンタクトホール中に形成する方法は、段差の
深いコンタクトホールに金属配線材料を形成するときの
有用な技術として既によく知られている。
［発明が解決しようとする課題］ 第３図および第４図は、従来の方法によりコンタクトホ
ール中に金属配線材料を選択的に形成したときの半導体
基板の断面構造図である。第３図および第４図では、シ
リコン基板１中に不純物の注入により不純物注入領域２
が形成されている。
基板１の主表面上にコンタクトホールｈが形成された絶
縁膜３が形成されている。コンタクトホールｈ中には金
属配線材料であるタングステン４が選択的に形成されて
いる。
従来の方法を用いると、第３図に示すように、絶縁膜３
と基板１との間の選択比不良（Ｓｅｌｅｃｔｉｖｉｔｙ
　　Ｌｏｓｓ）によって絶縁膜３の上にもタングステン
残留物５が残ってしまう。また、コンタクトでの浸蝕（
Ｅｎｃｒｏａｃｈｍｅｎｔ）とトンネリングとによって
リーク電流が発生する原因となっている。
これに対処するため、選択比不良によって絶縁膜３の上
に残るタングステン残留物５を除去するために、コンタ
クトホールｈを形成した後タングステン４を形成する前
に、プラズマ方式を利用して前処理洗浄を行なったり、
またはタングステン４を形成した後エッチバックを行な
ったりしている。しかしながら、タングステン４を形成
する前に前処理洗浄を行なっても工程の再現性は悪い。
また、タングステン４を形成した後エッチバック工程を
実施する場合には、工程が複雑化し、工程の再現性が悪
いのみならず、第４図に示したようにコンタクトホール
ｈの側面でタングステン４が過度にエツチングされて、
後に続く工程を実施するときに使用される化学物質や水
分が浸透してしまうことがあった。
この発明の１つの目的は、半導体装置の製造方法におい
て、絶縁層中に形成されたコンタクトホール中にのみ選
択的に形成されるべき導電性材料が絶縁層表面に付着す
ることを防止することである。
この発明の別の目的は、さらに、段差の深い、小さなコ
ンタクトホールについても、導電性材料を絶縁層表面に
付着することなくコンタクトホール中にのみ選択的に形
成することである。
［課題を解決するための手段］ この発明に係る半導体装置の製造方法は、半導体基板の
主表面上に絶縁層を形成するステップと、形成すべきコ
ンタクトホールの位置を規定する開口部が形成されたレ
ジストパターンを絶縁層上に形成するステップと、レジ
ストパターンをマスクとしてエツチングにより基板に達
するコンタクトホールを絶縁層中に形成するステップと
、レジストパターンが絶縁層上に残された状態でコンタ
クトホール中に選択的に導電性材料を形成するステップ
と、レジストパターンを除去するステップとを含む。
［作用］ この発明における半導体装置の製造方法では、レジスト
パターンが絶縁層上に残された状態で、導電性材料が選
択的にコンタクトホール中に形成される。したがって、
導電性材料がレジストパターン上に付着しても、後にレ
ジストパターンとともに除去されるので、導電性材料の
絶縁層表面への付着を防止することができる。
［発明の実施例］ 第１図（Ａ）ないしくＦ）は、この発明の一実施例を示
す半導体装置の製造工程の一部の工程図である。この図
では、コンタクトホール中に金属配線材料の一例として
タングステンを選択的に形成するための工程が示されて
いる。
まず、第１図（Ａ）に示すように、シリコン基板１の主
表面近くに不純物を注入して不純物注入領域２を形成し
た後、主表面上に絶縁層３を形成する。絶縁層３として
、たとえばＬＴＯ（ＬｏｗＴｅｍｐｅｒａｔｕｒｅ　　
０ｘｉｄｅ）またはＢＰＳＧ　（Ｂｏｒｏｐｈｏｓｐｈ
ｏｒｏｕｓ　　５ｔｌｉｃａｔｅ　　Ｇｌａｓｓ）膜を
使用し、厚さを１μｍにする。
次に、第１図（Ｂ）に示すように、絶縁層３上に、高温
でも変形しない感光性樹脂６をレジストとして塗布する
。感光性樹脂としては、ポリイミド（Ｐｏｌｙｉｍｉｄ
ｅ）やＰＭＧＩを使用し、その厚さを１．５μｍとする
。ポリイミドは６００℃まで、一方ＰＭＣＩは３５０℃
まで使用することができる。
さらに、第１図（Ｃ）に示すように、リソグラフィ工程
を行なうことにより感光性樹脂６にパターンを形成する
。
続いて、第１図（Ｄ）に示すように、ＲＩＥ（Ｒｅａｃ
ｔ　ｉｖｅ　　Ｉｏｎ　　Ｅｔｃｈｉｎｇ）乾式エツチ
ングにより絶縁層３をエツチングして、不純物注入領域
２に達するコンタクトホールｈを形成する。
さらに、第１図（Ｅ）に示すように、絶縁層３上に感光
性樹脂６が残された状態で、コンタクトホールｈ中にタ
ングステン４を選択的に形成する。
このとき、タングステン残留物５が感光性樹脂６上に付
着する。
最後に、第１図（Ｆ）に示すように、感光性樹脂６を除
去する。これによって、絶縁層３の上にタングステン残
留物５が残ることはなく、コンタクトホールｈの内部の
みにタングステン４が形成されることになる。
なお、タングステン４を形成するとき、反応圧力を４０
０ｍＴｏ　ｒ　ｒに設定し、２７３℃ではＳｉＨ４／Ｗ
Ｆ６ガスを使用し、５５０℃ではＷＦ６／Ｈ２ガスを使
用した。また、反応温度が５５０℃の場合には、感光性
樹脂６としてポリイミドを使用し、反応温度が２７３℃
の場合には、感光性樹脂６としてＰＭＣＩまたはポリイ
ミドを使用することができる。
このように、第１図に示した工程を行なうことにより、
高温でも変形されない感光性樹脂を利用してコンタクト
ホール中にのみタングステンを選択的に形成できるので
、選択比向上のための前処理洗浄工程を行なう必要がな
く、その結果信頼性の高い半導体装置を得ることができ
る。
第２図（Ａ　）ないしくＨ）は、この発明の別の実施例
を示す半導体装置の製造工程の一部の工程図である。こ
の図においても、第１図の場合と同様にコンタクトホー
ル中に金属配線材料を形成するための工程が示される。
まず、第２図（Ａ）に示すように、シリコン基板１の主
表面中に不純物を注入して不純物注入領域２を形成した
後、絶縁層３を形成する。
次に、第２図（Ｂ）に示すように、絶縁層３の上に第１
感光性樹脂７としてポリイミドまたはＰＭＣＩを１．５
μｍの厚さで塗布する。
さらに、第２図（Ｃ）に示すように、第１感光性樹脂７
の上に第２感光性樹脂８としてのポジ型フォトレジスト
を０．４μｍの厚さで塗布する。
続いて、第２図（Ｄ）に示すように、第２感光性樹脂８
をフォトエツチング工程によりエツチングして、第２感
光性樹脂８にパターンを形成する。
この後、第２図（Ｅ）に示すように、第２感光性樹脂８
をマスクにして第１感光性樹脂７にＲＩＥ乾式エツチン
グを行ない、第１感光性樹脂７中にパターンを形成する
。
次に、第２図（Ｆ）に示すように、第１感光性樹脂７お
よび第２感光性樹脂８をマスクとして、絶縁層３をエツ
チングすることによりコンタクトホールｈを形成し、そ
の後第２感光性樹脂８を除去する。
さらに、第２図（Ｇ）に示すように、コンタクトホール
ｈ中にタングステン４を選択的に形成する。
最後に、第２図（Ｈ）に示すように、第１感光性樹脂７
を除去すると、絶縁層３の表面上にタングステン残留物
が付着することなく、コンタクトホールｈの内部のみに
タングステン４が形成されたことになる。
このように、第２図に示した工程では、感光性樹脂を二
重構造にしてコンタクトホールを形成し、タングステン
を形成しているので、段差の深い部位でも微細なコンタ
クトホールを正確に形成することができる。したがって
、タングステンをコンタクトホール中にきれいに形成す
ることができる。
［発明の効果］ 以上のように、この発明によれば、レジストパターンが
絶縁層上に残された状態でコンタクトホール中に選択的
に導電性材料を形成し、その後レジストパターンを除去
するので、導電性材料が絶縁層表面に付着することを防
ぐことのできる半導体装置の製造方法が得られた。
【図面の簡単な説明】 第１図は、この発明の一実施例を示す半導体装置の製造
工程を示す工程図である。第２図は、この発明の別の実
施例を示す半導体装置の製造工程の工程図である。第３
図および第４図は、それぞれ従来の方法によりコンタク
トホール中に金属配線材料を選択的に形成したときの半
導体基板の断面構造図である。 図において、１はシリコン基板、２は不純物注入領域、
３は絶縁層、４はタングステン、５はタングステン残留
物、６は感光性樹脂、７は第１感光性樹脂、８は第２感
光性樹脂、ｈはコンタクトホールである。 月Ｔヲｌ

Claims (5)

    【特許請求の範囲】
  1. （１）半導体基板の主表面上に絶縁層を形成するステッ
    プと、 前記絶縁層上に、形成すべきコンタクトホールの位置を
    規定する第一の開口部が形成されたレジストパターンを
    形成するステップと、 前記レジストパターンをマスクとして、エッチングによ
    り前記基板に達するコンタクトホールを前記絶縁層中に
    形成するステップと、 前記レジストパターンが前記絶縁層上に残された状態で
    、前記コンタクトホール中に選択的に導電性材料を形成
    するステップと、 前記レジストパターンを除去するステップとを含む、半
    導体装置の製造方法。
  2. （２）前記レジストパターンを形成するステップは、 前記絶縁層上にレジストを形成するステップと、パター
    ニングにより前記レジストに前記形成すべきコンタクト
    ホールの位置を規定する第１の開口部を形成するステッ
    プとを含む、請求項（１）に記載の半導体装置の製造方
    法。
  3. （３）前記レジストパターンを形成するステップは、 前記絶縁層上に第１のレジスト層を形成するステップと
    、 前記第１のレジスト層上に第２のレジスト層を形成する
    ステップと、 パターニングにより前記第２のレジスト層に前記形成す
    べきコンタクトホールの位置を規定する第２の開口部を
    形成するステップと、 前記第２の開口部が形成された第２のレジスト層をマス
    クとして、パターニングにより前記第１のレジスト層に
    第３の開口部を形成するステップと、 前記第２のレジスト層を除去するステップとを含む、請
    求項（１）に記載の半導体装置の製造方法。
  4. （４）前記レジストパターンの材料として、ポリイミド
    またはＰＭＧＩを含む、請求項（１）または（２）のい
    ずれかに記載の半導体装置の製造方法。
  5. （５）前記パターニングにより前記第２のレジスト層に
    第２の開口部を形成するステップは、湿式エッチングを
    利用するステップを含み、前記パターニングにより前記
    第１のレジスト層に第３の開口部を形成するステップは
    、反応性イオンエッチングを利用するステップを含む、
    請求項（３）に記載の半導体装置の製造方法。
JP1190382A 1988-08-11 1989-07-20 半導体装置の製造方法 Pending JPH0281426A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR88-10249 1988-08-11
KR1019880010249A KR920004538B1 (ko) 1988-08-11 1988-08-11 반도체장치의 제조방법

Publications (1)

Publication Number Publication Date
JPH0281426A true JPH0281426A (ja) 1990-03-22

Family

ID=19276859

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1190382A Pending JPH0281426A (ja) 1988-08-11 1989-07-20 半導体装置の製造方法

Country Status (3)

Country Link
US (1) US4990467A (ja)
JP (1) JPH0281426A (ja)
KR (1) KR920004538B1 (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB8907898D0 (en) * 1989-04-07 1989-05-24 Inmos Ltd Semiconductor devices and fabrication thereof
US5185278A (en) * 1990-10-22 1993-02-09 Motorola, Inc. Method of making self-aligned gate providing improved breakdown voltage
US5200360A (en) * 1991-11-12 1993-04-06 Hewlett-Packard Company Method for reducing selectivity loss in selective tungsten deposition
JP2885616B2 (ja) * 1992-07-31 1999-04-26 株式会社東芝 半導体装置およびその製造方法
US5420076A (en) * 1994-01-03 1995-05-30 Texas Instruments Incorporated Method of forming a contact for multi-level interconnects in an integrated circuit
US5786273A (en) * 1995-02-15 1998-07-28 Matsushita Electric Industrial Co., Ltd. Semiconductor device and associated fabrication method
TW359016B (en) * 1996-04-29 1999-05-21 Applied Materials Inc Selective aluminum chemical vapor deposition via fill using a sacrificial layer
KR102374810B1 (ko) * 2018-05-30 2022-03-15 엘에스일렉트릭(주) 엘리베이터 시스템의 브레이크 제어방법

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5259580A (en) * 1975-11-11 1977-05-17 Matsushita Electric Ind Co Ltd Photo etching method
JPS5578532A (en) * 1978-12-07 1980-06-13 Matsushita Electronics Corp Formation of electrode for semiconductor device
JPS6242419A (ja) * 1985-08-19 1987-02-24 Fujitsu Ltd 化学気相成長方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE210372C (ja) *
GB1053069A (ja) * 1963-06-28
JPS5749230A (en) * 1980-09-08 1982-03-23 Matsushita Electronics Corp Forming method for electrode
JPS5792849A (en) * 1980-12-01 1982-06-09 Mitsubishi Electric Corp Manufacture of semiconductor device
US4440804A (en) * 1982-08-02 1984-04-03 Fairchild Camera & Instrument Corporation Lift-off process for fabricating self-aligned contacts
US4532702A (en) * 1983-11-04 1985-08-06 Westinghouse Electric Corp. Method of forming conductive interconnection between vertically spaced levels in VLSI devices
US4824802A (en) * 1986-02-28 1989-04-25 General Electric Company Method of filling interlevel dielectric via or contact holes in multilevel VLSI metallization structures

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5259580A (en) * 1975-11-11 1977-05-17 Matsushita Electric Ind Co Ltd Photo etching method
JPS5578532A (en) * 1978-12-07 1980-06-13 Matsushita Electronics Corp Formation of electrode for semiconductor device
JPS6242419A (ja) * 1985-08-19 1987-02-24 Fujitsu Ltd 化学気相成長方法

Also Published As

Publication number Publication date
KR920004538B1 (ko) 1992-06-08
KR900003977A (ko) 1990-03-27
US4990467A (en) 1991-02-05

Similar Documents

Publication Publication Date Title
US4362597A (en) Method of fabricating high-conductivity silicide-on-polysilicon structures for MOS devices
US4292156A (en) Method of manufacturing semiconductor devices
JPH0281426A (ja) 半導体装置の製造方法
JPH02117153A (ja) 半導体素子の形成方法
JPH03108330A (ja) 半導体装置の製造方法
KR100257770B1 (ko) 반도체 소자의 미세한 전도막 패턴 형성 방법
JPS61114536A (ja) 半導体装置の製造方法
KR0182176B1 (ko) 반도체 소자의 접촉부 제조 공정
KR100218338B1 (ko) 실린더형 캐패시터 제조방법
KR20010060984A (ko) 반도체 장치의 콘택홀 형성방법
KR0147716B1 (ko) 자기정렬콘택 형성방법
JPH0391243A (ja) 半導体装置の製造方法
JPS6240723A (ja) 半導体装置の製造方法
KR100526470B1 (ko) 플래쉬 메모리의 게이트 형성방법
KR100191709B1 (ko) 미세 콘택홀의 형성방법
KR100186504B1 (ko) 반도체 소자의 폴리 플러그 제조방법
KR960013140B1 (ko) 반도체 소자의 제조 방법
JPS6130031A (ja) 半導体装置の製造方法
JPH0481323B2 (ja)
JPS6194326A (ja) 半導体素子の製造方法
JPH11340244A (ja) 半導体装置の製造方法
JPS62256435A (ja) 半導体装置の製造方法
KR20010061546A (ko) 강유전체 메모리 소자의 콘택식각 방법
KR19990061133A (ko) 반도체 소자의 셀투사형 마스크 제조방법
JPS61292916A (ja) コンタクト孔形成法