KR100526470B1 - 플래쉬 메모리의 게이트 형성방법 - Google Patents

Abstract

본 발명은 플래쉬 메모리 게이트 형성방법에 관한 것으로, 건식식각을 통하여 산화막의 두께를 모두 일정하게 형성하고, 이후 불산용액으로 산화막을 제거함으로써, 폴리 실리콘의 잔유물이 모두 제거되도록 한 것이다.

또한, 상기 폴리 실리콘 잔유물이 모두 제거되면, 전류의 누설이 방지되어 우수한 소자의 특성이 나타나도록 한 것이다.

본 발명은, 실리콘나이트라이드를 제거하는 단계와; 이 단계 이후 건식식각으로 산화막의 두께를 모두 일정하게 형성시키는 단계와; 이 단계 이후 불산 용액으로 산화막을 모두 제거하는 단계와; 이 단계 이후 절연막과 컨트롤 게이트를 위한 폴리 실리콘이 증착되는 단계와; 이 단계 이후 폴리 실리콘 잔여물이 제거되는 단계;로 이루어진 플래쉬 메모리의 게이트 형성방법이 제공된다.

Description

플래쉬 메모리의 게이트 형성방법{Gate Method of Flash Memory}

본 발명은 플래쉬 메모리 게이트 형성방법에 관한 것으로, 건식식각을 통하여 산화막의 두께를 모두 일정하게 형성하고, 이후 불산용액으로 산화막을 제거함으로써, 폴리 실리콘의 잔유물이 모두 제거되도록 한 것이다.

또한, 상기 폴리 실리콘의 잔유물이 모두 제거되어 전류의 누설이 방지되고, 그에 따라 우수한 소자의 특성을 형성하도록 한 것이다.

일반적으로 플래쉬 메모리 소자는, 첨부된 예시도면 도1(a)도시된 바와 같이 실리콘 기판상에 형성된 박막의 터널산화막(10)과 콘트롤 게이트(Control Gate,CG), 플로팅 게이트(Floating Gate, FG)와 두 게이트 사이를 격리시키는 절연막(18)로 이루어진다.

이러한 플래쉬 메모리의 게이트 형성방법은, 먼저 실리콘 기판상에 실리콘나이트라이드가 증착되는 단계와; 이 단계 이후 사진식각공정을 통하여 패턴을 형성하는 단계와; 이 단계 이후 실리콘나이트라이드의 건식식각을 하는 단계와; 이 단계 이후 실리콘나이트라이드를 증착하는 단계와; 이 단계 이후 건식식각을 하는 단계와; 이 단계 이후 폴리 실리콘을 식각하는 단계와; 이 단계 이후 열산화공정을 통하여 산화막을 측면에 형성시키는 단계와; 이 단계 이후 실리콘나이트라이드를 인산염으로 식각하는 단계와; 이 단계 이후 불산용액을 사용하여 산화막을 제거하는 단계와; 이 단계 이후 절연막을 증착하는 단계와; 이 단계 이후 콘트롤 게이트를 위한 폴리 실리콘을 증착하여 산화막이 침식된 부분까지 증착하는 단계와; 이 단계 이후 사진식각 공정을 통하여 패턴을 형성하고 건식식각 할 때 폴리 실리콘의 잔존물이 존재하는 단계;로 이루어져 있다.

이를 보다 상세히 설명하면, 첨부된 예시도면 도 1(a)는 실리콘 기판위에 터널 게이트를 위한 산화막(10)을 증착시킨 후 플로팅 게이트를 위한 폴리 실리콘(12)을 증착하여 이 폴리 실리콘(12)의 위에 실리콘나이트라이드(14)와의 구조 결함을 완화시킨다. 그리고, 이후 공정에 있을 실리콘나이트라이드(14) 식각에서 장애물질로 사용을 위한 산화막(13)을 100Å 이상을 증착하고, 실리콘나이트라이드(14)를 증착시킨다.

첨부된 예시도면 (b,c)는, 사진 식각공정을 통하여 패턴을 형성하고, 실리콘나이트라이드(14)를 건식 증착한다.

첨부된 예시도면 (d,e)는 그 위에 실리콘나이트라이드(16)를 증착하고, 건식을 하게 되면 사진식각공정으로 이룰 수 없는 0.1㎛ 이하의 마스크 패턴이 형성된다.

첨부된 예시도면 (f)는, 실리콘나이트라이드(16)의 마스크를 사용하여 폴리 실리콘(12)을 식각한다.

첨부된 예시도면 (g,h)는, 플로팅 게이트를 식각하고 식각된 측면에서 이후 공정에서 발생할 수 있는 폴리 실리콘(12)의 손실을 방지하도록 열산화를 통하여 산화막(17)을 측면에 형성시킨다. 이때 형성되는 산화막(17)은 100Å 이하이다.

상기 열산화공정이 완료되면, 마스크로 사용한 실리콘나이트라이드(16)를 인산염을 이용한 습식식각으로 제거한다.

첨부된 예시도면 (i,j)는, 산화막(17)이 먼저 제거되고, 필드 옥사이드를 침식하게 된다. 이후 플로팅 게이트와 콘트롤 게이트를 격리 시키는 절연막(18)을 증착시킨다.

첨부된 예시도면 (k,l)은, 그 위에 컨트롤 게이트를 위힌 폴리 실리콘(19)을 증착시키면, 산화막(17)이 침식된 부분까지 모두 증착된다, 이후 콘트롤 게이트를 위한 사진식각 공정을 통하여 패턴을 형성하고 건식식각을 할 때 콘트롤 게이트, 절연막, 플로팅 게이트를 모두 식각하는 부분에서 폴리 실리콘(19) 잔존물이 발생된다.

그런데, 상기와 같은 방법을 수행하게 되면, 최종적으로 폴리 실리콘 잔유물이 잔류하게 되어 전류의 누설이 발생되고, 이에 따라 소자의 특성이 저하되는 문제점 있다.

본 발명은 상기와 같은 문제점을 해소하기 위해 발명된 것으로, 건식식각을 통하여 산화막의 두께를 일정하게 형성하고, 이후 불산용액으로 산화막을 제거함으로써, 폴리 실리콘의 잔유물을 모두 제거하도록 하는 점에 목적이 있다.

상기와 같은 목적을 달성하기 위한 본 발명은, 실리콘나이트라이드를 제거하는 단계와; 이 단계 이후 건식식각으로 산화막의 두께를 일정하게 형성시키는 단계와; 이 단계 이후 불산 용액으로 산화막을 모두 제거하는 단계와; 이 단계 이후 절연막과 컨트롤 게이트를 위한 폴리 실리콘이 증착되는 단계와; 이 단계 이후 폴리 실리콘 잔여물이 제거되는 단계;로 이루어진 플래쉬 메모리의 게이트 형성방법에 기술적 특징이 있다.

이하 본 발명의 바람직한 일 실시예를 첨부된 예시도면에 의거하여 설명하기로 한다. 도 2(a)는 본 발명의 실리콘나이트라이드를 제거한 상태를 도시한 단면도이고, (b)는 건식식각으로 산화막의 두께를 일정하게 형성시킨 상태를 도시한 단면도 이며, (c)는 불산 용액으로 산화막을 모두 제거한 상태를 도시한 단면도 이다.그리고, (d)는 절연막과 컨트롤 게이트를 위한 폴리 실리콘이 증착된 상태를 도시한 단면도이고, (e)폴리 실리콘 잔여물이 제거된 상태를 도시한 단면도 이다.

참고적으로, 첨부된 예시도면 도 1과 동일한 공정단계는 동일한 공정을 나타내므로 중복설명을 피하고자 생략한다.

먼저, 본 발명의 플래쉬 메모리의 게이트 형성방법은, 우선 실리콘나이트라이드를 제거하는 단계와; 이 단계 이후 건식식각으로 산화막의 두께를 일정하게 형성시키는 단계와; 이 단계 이후 불산 용액으로 산화막을 모두 제거하는 단계와; 이 단계 이후 절연막과 컨트롤 게이트를 위한 폴리 실리콘이 증착되는 단계와; 이 단계 이후 폴리 실리콘 잔여물이 제거되는 단계;로 이루어져 있다.

이를 보다 상세히 설명하면, 종래와 동일한 공정을 수행하여 첨부된 예시도면 도 2(a)에 도시된 바와 같이 실리콘나아트라이드(16)가 제거되면, 위쪽부분과 옆에 남아 있는 산화막(13,17)의 두께가 틀리게 된다.

여기서 종래에는 불산용액으로 산화막을 제거하였으나, 본 발명에서는 (b)에 도시된 바와 같이 건식식각으로 위쪽부분의 산화막(13)을 제거하여 옆에 남아 있는 산화막(17)과 두께가 일정하도록 형성시킨다. 이러한 상태에서 (c)에 도시된 바와 같이 불산용액으로 산화막(13,17)을 모두 제거하게 되면, 폴리 실리콘(19)의 아래쪽에 침식되어 있던 것이 사라지게 된다.

그리고, (d,e)절연막(18)과 컨트롤 게이트를 위한 폴리 실리콘(19)을 증착하고, 사진식각공정을 통하여 패턴을 형성한 후 건식식각을 하게 된다.

따라서, 본 발명의 방법을 사용하게 되면, 폴리 실리콘(19) 아래쪽에 침식되어 있는 것이 사라지게 되어 최종적을 건식 식각 이후에 폴리 실리콘(19)의 잔여물이 남아있지 않게 된다.

본 발명은, 건식식각을 통하여 산화막의 두께를 일정하게 형성하고, 이후 불산용액으로 산화막을 제거함으로써, 폴리 실리콘의 잔유물을 모두 제거할 수 있는 효과가 있다.

또한, 폴리 실리콘이 잔류물이 모두 제거되면, 전류의 누설이 방지되고, 이에 따라 소자의 특성이 향상되는 효과를 기대할 수 있다.

도 1(a)은 일반적으로 실리콘 기판상에 실리콘나이트라이드가 증착된 상태를 도시한 단면도, (b)는 사진식각공정을 통하여 패턴을 형성한 단면도, (c)는 실리콘나이트라이드의 건식식각 상태를 도시한 단면도, (d)는 실리콘나이트라이드를 증착한 상태를 도시한 단면도, (e)는 건식식각 상태를 도시한 단면도, (f)는 폴리 실리콘을 식각한 상태를 도시한 단면도, (g)는 열산화공정을 통하여 산화막을 측면에 형성시킨 상태를 도시한 단면도, (h)는 실리콘나이트라이드를 인산염으로 식각한 상태를 도시한 단면도, (i)는 불산용액을 사용하여 산화막을 제거한 상태를 도시한 단면도, (j)는 플로팅 게이트와 콘트롤 게이트를 격리시키는 절연막을 증착시킨 상태를 도시한 단면도, (k)는 콘트롤 게이트를 위한 폴리 실리콘을 증착하여 산화막이 침식된 부분까지 증착된 상태를 도시한 단면도, (l)는 사진식각 공정을 통하여 패턴을 형성하고 건식식각 할 때 폴리 실리콘의 잔존물이 존재하는 상태를 도시한 단면도

도 2(a)는 본 발명의 실리콘나이트라이드를 제거한 상태를 도시한 단면도, (b)는 건식식각으로 산화막의 두께를 일정하게 형성시킨 상태를 도시한 단면도,(c)는 불산 용액으로 산화막을 모두 제거한 상태를 도시한 단면도, (d)는 절연막과 컨트롤 게이트를 위한 폴리 실리콘이 증착된 상태를 도시한 단면도, (e)는 폴리 실리콘 잔여물이 제거된 상태를 도시한 단면도

*도면의 주요부분에 대한 부호의 설명*

10 : 터널 산화막 12 : 폴리 실리콘

13,17 : 산화막 14,16 : 실리콘나이트라이드

15 : 포토 레지스트 18 : 절연막

19 : 폴리 실리콘

Claims (1)

1. 플래쉬 메모리의 게이트 형성방법에 있어서,

   실리콘나이트라이드를 제거하는 단계와;

   이 단계 이후 건식식각으로 산화막의 두께를 모두 일정하게 형성시키는 단계와; 이 단계 이후 불산 용액으로 산화막을 모두 제거하는 단계와;

   이 단계 이후 절연막과 컨트롤 게이트를 위한 폴리 실리콘이 증착되는 단계와;

   이 단계 이후 폴리 실리콘 잔여물이 제거되는 단계;로 이루어진 것을 특징으로 하는 플래쉬 메모리의 게이트 형성방법.