KR100301250B1 - 반도체 소자의 소자분리막 형성 방법 - Google Patents
반도체 소자의 소자분리막 형성 방법 Download PDFInfo
- Publication number
- KR100301250B1 KR100301250B1 KR1019990025422A KR19990025422A KR100301250B1 KR 100301250 B1 KR100301250 B1 KR 100301250B1 KR 1019990025422 A KR1019990025422 A KR 1019990025422A KR 19990025422 A KR19990025422 A KR 19990025422A KR 100301250 B1 KR100301250 B1 KR 100301250B1
- Authority
- KR
- South Korea
- Prior art keywords
- film
- forming
- silicon substrate
- silicon
- insulating film
- Prior art date
Links
- 238000002955 isolation Methods 0.000 title claims abstract description 20
- 239000004065 semiconductor Substances 0.000 title claims abstract description 12
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 32
- 238000000034 method Methods 0.000 claims abstract description 32
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 32
- 239000010703 silicon Substances 0.000 claims abstract description 32
- 239000000758 substrate Substances 0.000 claims abstract description 18
- 238000001312 dry etching Methods 0.000 claims abstract description 8
- 238000001039 wet etching Methods 0.000 claims abstract description 6
- 238000005530 etching Methods 0.000 claims description 17
- 150000004767 nitrides Chemical class 0.000 claims description 9
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 claims description 6
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical group [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims description 4
- 229910052799 carbon Inorganic materials 0.000 claims description 4
- 229910000147 aluminium phosphate Inorganic materials 0.000 claims description 3
- 229910018072 Al 2 O 3 Inorganic materials 0.000 claims description 2
- 229910010413 TiO 2 Inorganic materials 0.000 claims description 2
- 239000003795 chemical substances by application Substances 0.000 claims 2
- 230000015572 biosynthetic process Effects 0.000 claims 1
- 239000000356 contaminant Substances 0.000 abstract description 6
- 238000011109 contamination Methods 0.000 abstract 2
- 230000007547 defect Effects 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 239000003344 environmental pollutant Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 231100000719 pollutant Toxicity 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76294—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using selective deposition of single crystal silicon, i.e. SEG techniques
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31105—Etching inorganic layers
- H01L21/31111—Etching inorganic layers by chemical means
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Crystallography & Structural Chemistry (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Inorganic Chemistry (AREA)
- Element Separation (AREA)
- Weting (AREA)
- Drying Of Semiconductors (AREA)
Abstract
1. 청구범위에 기재된 발명이 속한 기술분야
본 발명은 반도체 소자의 소자분리막 형성 방법에 관한 것으로, 특히 실리콘의 선택적 에피성장(SEG;Selective Epi Growth)에 의한 소자 분리막 형성방법에 관한 것이다.
2. 발명이 이루고자하는 기술적 과제
반도체 소자의 건식식각 공정시 노출된 실리콘기판에서 발생되는 실리콘 오염물질(contamination)로 인해 실리콘 에피 성장이 안되어 소자 분리 특성이 저하되는 문제점을 해결하고자 한다.
3. 발명의 해결 방법의 요지
실리콘 기판이 플라즈마에 노출되지 않도록 실리콘 기판 상부에 식각선택비가 서로 다른 절연막들을 형성한 후 건식 및 습식식각공정을 순차적으로 수행하고, 그 후 실리콘 에피성장층을 형성하므로 실리콘 기판의 물리적 손상 및 오염물질을 최소화 할 수 있는 반도체 소자의 소자 분리막 형성방법이 개시된다.
Description
본 발명은 반도체 소자의 소자분리막 형성 방법에 관한 것으로, 특히 실리콘의 선택적 에피성장(SEG;Selective Epi Growth)에 의한 소자 분리막 형성방법에 관한 것이다.
반도체 소자의 소자분리막은 집적소자를 구성하는 개별 소자를 전기적 및 구조적으로 서로 분리시켜 각 소자가 인접한 소자의 간섭받지 않고 독자적으로 기능을 수행할 수 있도록 한다.
소자 분리 기술 중에서 종래 실리콘 에피성장에 의한 소자 분리막 형성 방법은 실리콘 기판이 플라즈마에 직접 노출되어 발생되는 물리적 손상이나 오염물질로 인하여 실리콘 에피성장이 안돼는 문제점이 있다.
실리콘 에피성장에 있어서 가장 문제점은 물리적인 충격에 의한 격자결함과 식각에 의한 오염물질이다. 격자결함이나 오염물질은 실리콘의 에피성장을 불가능하게 한다. 또한, 실리콘 기판 상부에 형성되는 절연막을 패터닝 하는데 있어서 RIE(Reactive Ion Etching)에 의해 행하여지기 때문에 실리콘의 물리적 충격을 피할 수 없다. 또한, 절연막(산화막 또는 질화막)을 건식식각할 때 사용되는 식각가스는 CF(Carbon Florin) 계통을 쓰기 때문에 탄소(Carbon)에 의한 실리콘 오염물질이 발생된다.
비교적 실리콘 기판의 물리적 충격이 작은 플라즈마를 이용한 식각방법에 있어서도 웨이퍼에 자가직렬 바이어스(Self DC Bias)가 자동적으로 형성되기 때문에 이온들이 웨이퍼로 가속화되어 실리콘의 물리적인 충격이 가해지는 문제점이 있다.
따라서, 본 발명은 실리콘 기판을 건식 식각시 발생되는 물리적 손상 및 오염물질을 원천적으로 방지하고, 실리콘의 에피성장에 의한 소자 분리막을 효과적으로 형성하기 위하여 절연막들의 식각비 차이를 이용하여 건식 및 습식식각을 병행하여 개선된 반도체 소자의 소자 분리막 형성 방법을 제공하는데 그 목적이 있다.
상술한 목적을 달성하기 위한 본 발명에 따른 실리콘 기판 상부에 식각선택비가 서로 다른 제 1 절연막 및 제 2 절연막을 순차적으로 형성하는 단계와, 상기 제 2 절연막 상부면에 감광막 패턴을 형성한 후 상기 감광막 패턴을 마스크로 이용하고, 상기 제 1 절연막 대 제 2 절연막의 식각선택비가 높은 식각제로 건식식각공정을 실시하여 상기 제 1 절연막이 노출되도록 상기 제 2 절연막을 제거하는 단계와, 상기 실리콘 기판이 노출되도록 상기 제 1 절연막을 습식 식각공정으로 제거한 후 노출된 상기 실리콘 기판에 선택적 에피 성장방법으로 액티브 영역을 형성하고, 상기 패터닝 된 제 2 절연막이 소자 분리막으로 되는 것을 특징으로 한다.
도 1a 내지 1c는 본 발명에 따른 반도체 소자의 소자분리막 형성 방법을 설명하기 위해 순차적으로 도시한 소자의 단면도.
<도면의 주요 부분에 대한 부호 설명>
11 : 실리콘 기판 12 : 질화막
13 : 산화막 14 : 감광막
15 : 에피성장층
이하, 첨부된 도면을 참조하여 본 발명을 상세히 설명하기로 한다.
도 1a 내지 1c는 본 발명에 따른 반도체 소자의 소자분리막 형성 방법을 설명하기 위해 순차적으로 도시한 소자의 단면도이다.
도 1a는 실리콘 기판(11) 상부에 질화막(12) 및 산화막(13)을 순차적으로 형성한 후 마스크를 이용한 식각공정으로 감광막(14)을 패터닝 한 상태를 도시한 도면이다.
도 1b는 상기 감광막(14)을 마스크를 이용하고, 카본 플로린(CxFy)계 식각제를 이용한 건식 식각 공정으로 질화막(13)이 노출되도록 산화막(13A)을 패터닝한다. 이때, 산화막(13)의 식각선택비는 질화막(12) 보다 높다. 따라서, 상기 질화막(12) 대신 산화막(13) 보다 식각비가 낮은 모든 절연막 즉, 산화질화막, Ta2O3막, Al2O3막 및 TiO2막 중 어느 하나를 대신하여 사용할 수 있다.
도 1c는 노출된 질화막(13)을 인산(H3PO4) 욕조를 이용한 습식식각 공정으로 제거한 후 실리콘기판(11) 상부에 선택적 에피 성장방법으로 실리콘 에피성장층 (15)을 형성한 상태의 도면이다. 이때, 에피성장층(15)은 반도체 소자의 엑티브 영역(Active region)이 되고, 패터닝 된 산화막(13A)은 소자 분리막이 된다. 상기 인산을 이용한 식각공정에서 질화막(13) 및 산화막(13A)의 식각비의 차이가 40 이상이기 때문에 산화막(13A)의 침범(Attack) 내지 손상(Loss)이 최소화된다.
상술한 바와 같이, 본 발명은 실리콘 기판의 물리적 손상이나 오염물질을 근본적으로 억제하므로 실리콘의 에피성장을 용이하게 하고, 소자 분리특성을 향상시켜 반도체소자의 집적도 및 전기적 특성이 개선된다.
Claims (6)
- 실리콘 기판 상부에 식각선택비가 서로 다른 제 1 절연막 및 제 2 절연막을 순차적으로 형성하는 단계와,상기 제 1 절연막 대 제 2 절연막의 식각선택비가 높은 식각제를 이용한 건식식각공정으로 상기 제 1 절연막의 일부분이 노출되도록 상기 제 2 절연막을 제거하는 단계와,상기 실리콘 기판이 노출되도록 상기 제 1 절연막을 습식 식각공정으로 제거한 후 노출된 상기 실리콘 기판에 선택적 에피 성장방법으로 액티브 영역을 형성하고, 상기 패터닝 된 제 2 절연막이 소자 분리막으로 되는 것을 특징으로 하는 반도체 소자의 소자 분리막 형성방법.
- 제 1 항에 있어서,상기 습식 식각 방법으로 인산(H3PO4)을 이용하는 것을 특징으로 하는 반도체 소자의 소자분리막 형성 방법.
- 제 1 항에 있어서,상기 제 2 절연막은 상기 제 1 절연막 보다 식각 선택비가 높은 것을 특징으로 하는 반도체 소자의 소자분리막 형성 방법.
- 제 1 항에 있어서,상기 제 1 절연막은 질화막, 산화질화막, Ta2O3막, Al2O3막 및 TiO2막 중 어느 하나인 것을 특징으로 하는 반도체 소자의 소자분리막 형성 방법.
- 제 1 항에 있어서,상기 제 2 절연막은 산화막인 것을 특징으로 하는 반도체 소자의 소자분리막 형성 방법.
- 제 1 항에 있어서, 상기 제 1 절연막 대 제 2 절연막의 식각선택비가 높은 식각제는 카본 플로린계 식각제인 것을 특징으로 하는 반도체 소자의 소자분리막 형성방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990025422A KR100301250B1 (ko) | 1999-06-29 | 1999-06-29 | 반도체 소자의 소자분리막 형성 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990025422A KR100301250B1 (ko) | 1999-06-29 | 1999-06-29 | 반도체 소자의 소자분리막 형성 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20010004708A KR20010004708A (ko) | 2001-01-15 |
| KR100301250B1 true KR100301250B1 (ko) | 2001-11-01 |
Family
ID=19597144
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019990025422A KR100301250B1 (ko) | 1999-06-29 | 1999-06-29 | 반도체 소자의 소자분리막 형성 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100301250B1 (ko) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100402101B1 (ko) * | 2001-06-23 | 2003-10-17 | 주식회사 하이닉스반도체 | 반도체 소자의 제조방법 |
| KR100473728B1 (ko) * | 2002-10-24 | 2005-03-10 | 매그나칩 반도체 유한회사 | 반도체 소자의 소자 분리막 형성 방법 |
-
1999
- 1999-06-29 KR KR1019990025422A patent/KR100301250B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR20010004708A (ko) | 2001-01-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR20010058774A (ko) | 반도체 소자의 제조 방법 | |
| JP3993820B2 (ja) | 半導体素子の素子分離膜の形成方法 | |
| KR100301250B1 (ko) | 반도체 소자의 소자분리막 형성 방법 | |
| KR100705231B1 (ko) | 반도체 소자의 제조 방법 | |
| KR100719168B1 (ko) | 비정질카본을 이용한 반도체소자의 제조 방법 | |
| KR100196420B1 (ko) | 소자격리영역의 형성방법 | |
| KR100515034B1 (ko) | 트렌치 격리 제조 방법 | |
| KR20010003257A (ko) | 반도체소자의 제조방법 | |
| KR100265340B1 (ko) | 반도체소자 제조방법 | |
| KR100468712B1 (ko) | 열산화 공정을 포함하지 않는 반도체장치의 트렌치 소자분리방법 | |
| KR100498590B1 (ko) | 반도체 소자의 소자분리막 형성 방법 | |
| KR100333714B1 (ko) | 반도체장치의소자분리막형성방법 | |
| KR100418300B1 (ko) | 반도체소자의소자분리막형성방법 | |
| KR0147417B1 (ko) | 반도체 소자의 식각 피해영역 제거방법 | |
| KR100632053B1 (ko) | 반도체 장치의 소자 분리막의 제조 방법 | |
| JP2002134604A (ja) | 半導体装置における素子分離領域の形成方法 | |
| US6833315B1 (en) | Removing silicon oxynitride of polysilicon gates in fabricating integrated circuits | |
| KR100289656B1 (ko) | 반도체 소자의 제조방법 | |
| KR20000044658A (ko) | 반도체 소자의 소자분리막 형성 방법 | |
| JPH05129253A (ja) | 半導体装置の製造方法 | |
| KR101019697B1 (ko) | 반도체 소자의 제조방법 | |
| KR100526470B1 (ko) | 플래쉬 메모리의 게이트 형성방법 | |
| KR20040004873A (ko) | 반도체 소자의 트렌치형 소자분리막 형성방법 | |
| KR20030091452A (ko) | 피팅 현상을 방지하는 패턴 형성 방법 | |
| KR20000003489A (ko) | 반도체 소자의 소자분리막 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20090526 Year of fee payment: 9 |
|
| LAPS | Lapse due to unpaid annual fee |