KR100498590B1 - 반도체 소자의 소자분리막 형성 방법 - Google Patents

반도체 소자의 소자분리막 형성 방법 Download PDF

Info

Publication number
KR100498590B1
KR100498590B1 KR10-1998-0025228A KR19980025228A KR100498590B1 KR 100498590 B1 KR100498590 B1 KR 100498590B1 KR 19980025228 A KR19980025228 A KR 19980025228A KR 100498590 B1 KR100498590 B1 KR 100498590B1
Authority
KR
South Korea
Prior art keywords
oxide film
forming
silicon substrate
trench
device isolation
Prior art date
Application number
KR10-1998-0025228A
Other languages
English (en)
Other versions
KR20000003921A (ko
Inventor
송일석
이기엽
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR10-1998-0025228A priority Critical patent/KR100498590B1/ko
Publication of KR20000003921A publication Critical patent/KR20000003921A/ko
Application granted granted Critical
Publication of KR100498590B1 publication Critical patent/KR100498590B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/0206—Cleaning during device manufacture during, before or after processing of insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Element Separation (AREA)

Abstract

본 발명은 실리콘 기판과 소자분리 산화막 경계에서 소자분리 산화막의 손상으로 인하여 홈이 발생하는 것을 억제하여 소자의 특성 저하를 방지할 수 있는 반도체 소자의 소자분리막 형성 방법에 관한 것으로, 실리콘 기판 상에 화학기상증착법으로 패드산화막을 형성하는 단계, 상기 패드산화막 상에 질화막을 형상하는 단계, 상기 질화막과 패드산화막을 선택적으로 제거하여 소자분리영역의 실리콘기판을 노출시키는 단계, 상기 소자분리영역의 실리콘기판을 식각하여 트렌치를 형성하는 단계, 상기 트렌치 측벽에 노출된 상기 패드산화막의 일부를 제거하여 상기 트렌치 측벽의 상기 실리콘 기판과 상기 질화막 사이에 홈을 형성하는 단계, 상기 홈과 트렌치를 포함한 전체 구조 상에 고밀도 플라즈마 산화막을 형성하여 상기 트렌치와 상기 홈 내에 소자분리산화막을 매립하는 단계를 포함하고, 이로써 희생산화막 제거 공정 및 세정공정 단계에서 화학기상증착법으로 형성된 패드산화막의 제거 속도가 고밀도 플라즈마를 이용한 화학기상층착법으로 형성된 소자분리 산화막 보다 빠르기 때문에 패드산화막이 시각된 후에도 실리콘 기판 표면에 걸쳐진 소자분리 산화막 부분은 완전히 제거되지 않아 실리콘 기판과 소자분리 산화막 경계에 홈이 발생하는 것을 방지할 수 있다.

Description

반도체소자의 소자분리막 형성 방법
본 발명은 반도체 장치 제조 분야에 관한 것으로, 특히 활성영역과 소자분리영역의 경계에 홈이 발생하는 것을 방지할 수 있는 반도체 소자의 소자분리막 형성 방법에 관한 것이다.
종래 기술에 따른 반도체 소자의 소자분리막 형성 방법을 도 1a 내지 도 1c를 참조하여 설명한다.
먼저, 도 1a에 도시한 바와 같이 실리콘 기판(1) 상에 열산화 공정을 실시하여 50 Å 내지 100 Å 두께의 패드산화막(2)을 형성하고, 패드산화막(2) 상에 질화막(3)을 형성한 후, 질화막(3)과 패드산화막(2)을 선택적으로 제거하여 소자분리영역의 실리콘 기판(1)을 노출시킨다. 이어서, 노출된 실리콘 기판(1)을 식각하여 트렌치(trench)를 형성하고, 트렌치 내부를 포함한 전체 구조 상에 고밀도 플라즈마를 이용한 화학기상증착법으로 소자분리 산화막(4)을 형성한다.
다음으로, 도 1b에 도시한 바와 같이 소자분리 산화막(4)을 화학적 기계적으로 연마하여 평탄화시킨 후, 인산(H3PO4)을 이용하여 질화막(3)을 제거한다.
이어서, 문턱전압 조절을 위한 선택적 이온주입 공정을 실시하기 위하여 희생산화막(sacrificial oxide)(도시하지 않음)을 형성하고, 이온주입 공정을 실시한 다음 희생산화막을 제거하고, 세정공정을 실시한다. 상기 희생산화막 제거 공정 및 세정공정으로 소자분리 산화막(4)의 일부가 제거되며, 실리콘 기판(1)과 소자분리 산화막(4)의 경계 부분에서 소자분리 산화막(4)이 보다 빨리 제거되기 때문에 도 1c에 도시한 바와 같이 실리콘 기판(1)과 소자분리 산화막(4)의 경계에 홈(A)이 발생한다.
도 1d는 도 1c의 홈(A) 부분을 확대한 단면도이다.
전술한 바와 같이 이루어지는 종래의 소자분리막 형성 공정에서 실리콘 기판(1)과 소자분리 산화막(4)의 경계에 홈이 발생함으로 인하여, 이후의 게이트 전극 형성 공정에서 식각 대상막이 제거되지 않고 남게 되어 오염원으로 작용할 뿐만 아니라 홈 부분에 전계가 집중되어 게이트 산화막 특성(gate oxide integrity)이 저하되는 문제점이 있다.
상기와 같은 문제점을 해결하기 위하여 안출된 본 발명은 실리콘 기판과 소자분리 산화막 경계에서 소자분리 산화막의 손상으로 인하여 홈이 발생하는 것을 억제하여 소자의 특성 저하를 방지할 수 있는, 반도체 소자의 소자분리막 형성 방법을 제공하는데 그 목적이 있다.
상기 목적을 달성하기 위한 본 발명은 실리콘 기판 상에 화학기상증착법으로 패드산화막을 형성하는 단계, 상기 패드산화막 상에 질화막을 형성하는 단계, 상기 질화막과 패드산화막으 선택적으로 제거하여 소자분리영역의 실리콘기판을 노출시키는 단계, 상기 소자분리영역의 실리콘기판을 식각하여 트렌치를 형성하는 단계, 상기 트렌치 측벽에 노출된 상기 패드산화막의 일부를 제거하여 상기 트렌치 측벽의 상기 실리콘 기판과 상기 질화막 사이에 홈을 형성하는 단계, 상기 홈과 트렌치를 포함한 전체 구조 상에 고밀도 플라즈마 산화막을 형성하여 상기 트렌치와 상기 홈 내에 소자분리산화막을 매립하는 단계, 상기 질화막을 제거하는 단계, 상기 실리콘기판에 희생산화막을 형성하여 문턱전압조절을 위한 선택적 이온주입을 진행하는 단계, 및 상기 희생산화막 제거 및 세정공정을 진행하는 단계를 포함하는 반도체 소자의 소자분리막 형성 방법을 제공한다.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 바람직한 실시예를 첨부된 도면 도 2a 내지 도 2e를 참조하여 설명한다.
먼저, 도 2a에 도시한 바와 같이 실리콘 기판(11) 상에 화학기상증착법으로 200 Å 내지 300 Å 두께의 패드산화막(12)을 형성하고, 패드산화막(12) 상에 질화막(13)을 형성한 후, 질화막(13)과 패드산화막(12)을 선택적으로 제거하여 소자분리영역의 실리콘 기판(11)을 노출시킨다. 이어서, 노출된 실리콘 기판(11)을 식각하여 트렌치를 형성한다.
다음으로, 도 2b에 도시한 바와 같이 불산(HF) 용액을 이용한 습식식각 공정으로 실리콘 기판(11)과 질화막(13) 사이에 노출된 패드산화막(12)의 일부를 제거하여, 상기 트렌치 측벽의 실리콘 기판(11)과 질화막(13) 사이에 홈(B)을 형성한다.
다음으로, 도 2c에 도시한 바와 같이 트렌치 내부를 포함한 전체 구조 상에 고밀도 플라즈마를 이용한 화학기상증착법으로 소자분리 산화막(14)을 형성한다. 이때, 실리콘 기판(11)과 질화막(13) 사이에 형성된 홈(B) 내에도 소자분리 산화막(14)이 형성되어 소자분리 산화막(14)의 양단부가 실리콘 기판(11) 표면에 걸쳐지게 된다.
다음으로, 도 2d에 도시한 바와 같이 소자분리 산화막(14)을 화학적 기계적으로 연마하여 평탄화시킨 후, 인산(H3PO4)을 이용하여 질화막(13)을 제거한다.
이어서, 문턱전압 조절을 위한 선택적 이온주입 공정을 실시하기 위하여 희생산화막(도시하지 않음)을 형성하고, 이온주입 공정을 실시한 다음 불산(HF) 및 완충산화식각제(buffered oxide etchant, BOE)를 이용하여 희생산화막 제거 공정 및 세정공정을 실시한다. 상기 희생산화막 제거 공정 및 세정공정에 사용되는 불산 및 완충산화식각제에 대하여 화학기상증착법으로 형성된 패드산화막(12)의 제거 속도가 고밀도 플라즈마를 이용한 화학기상증착법으로 형성된 소자분리 산화막(14) 보다 1.6배 빠르기 때문에 패드산화막(12)이 식각된 후에도, 도 2e에 도시한 바와같이 실리콘 기판(11) 표면에 걸쳐진 소자분리 산화막(14) 부분은 완전히 제거되지 않아 실리콘 기판(11)과 소자분리 산화막(14) 경계에 홈이 발생하는 것을 방지할 수 있다.
전술한 본 발명의 일실시예에서, 상기 패드산화막은 플라즈마 화학기상증착법(plasma enhanced chemical vapor deposition, PECVD) 또는 저압화학기상증착법(low pressure chemical vapor deposition, LPCVD)으로 형성된 TEOS(tetra ethyl ortho silicate)계 산화막일 수도 있다.
또한, 트렌치 형성을 위한 식각과정에서 식각마스크로 감광막 패턴을 형성하고, 식각공정을 실시한 후 감광막 패턴을 황산(H2SO4) 및 완충산화식각제를 이용한 습식식각으로 제거할 경우, 완충산화식각제 처리 시간을 조절하여 상기 실리콘 기판(11)과 질화막(11) 사이의 패드산화막(12) 일부를 함께 제거할 수도 있다.
또한, 상기 트렌치 형성을 위한 식각과정에서 실리콘 기판(11)을 건식식각할 때에 CF4 가스 및 O2를 첨가하여 실리콘 기판(11)과 질화막(11) 사이의 패드산화막(12) 일부를 제거할 수도 있다.
이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
상기와 같이 이루어지는 본 발명은 소자분리 산화막과 실리콘 기판 경계에 홈이 발생하는 것을 억제하여, 소자분리영역과 활성영역의 경계를 완만하게 함으로써 이후의 공정에서 식각 대상막이 잔류하는 문제와 소자 특성 저하를 방지할 수 있다.
도 1a 내지 도 1d는 종래 기술에 따른 반도체 소자의 소자분리막 형성 공정 단면도,
도 2a 내지 도 2e는 본 발명의 일실시예에 따른 반도체 소자의 소자분리막 형성 공정 단면도.
* 도면의 주요 부분에 대한 도면 부호의 설명
11: 실리콘 기판 12: 패드산화막
13: 질화막 14: 소자분리 산화막

Claims (7)

  1. 반도체 소자의 소자분리막 형성 방법에 있어서,
    실리콘 기판 상에 화학기상증착법으로 패드산화막을 형성하는 단계;
    상기 패드산화막 상에 질화막을 형성하는 단계;
    상기 질화막과 패드산화막을 선택적으로 제거하여 소자분리영역의 실리콘기판을 노출시키는 단계;
    상기 소자분리영역의 실리콘기판을 식각하여 트렌치를 형성하는 단계;
    상기 트렌치 측벽에 노출된 상기 패드산화막의 일부를 제거하여 상기 트렌치 측벽의 상기 실리콘 기판과 상기 질화막 사이에 홈을 형성하는 단계;
    상기 홈과 트롄치를 포함한 전체 구조 상에 고밀도 플라즈마 산화막을 형성하여 상기 트렌치와 상기 홈 내에 소자분리산화막을 매립하는 단계;
    상기 질화막을 제거하는 단계;
    상기 실리콘기판에 희생산화막을 형성하여 문턱전압조절을 위한 선택적 이온주입을 진행하는 단계; 및
    상기 희생산화막 제거 및 세정공정을 진행하는 단계
    를 포함하는 반도체 소자의 소자분리막 형성 방법.
  2. 제1항에 있어서,
    상기 패드산화막을 200 Å 내지 300 Å 두께로 형성하는 반도체 소자의 소자분리막 형성 방법.
  3. 제1항 또는 제2항에 있어서,
    상기 실리콘 기판과 상기 질화막 사이에 홈을 형성하는 단계는,
    HF를 이용한 습식식각으로 상기 패드산화막의 일부를 제거하여 상기 홈을 형성하는 반도체 소자의 소자분리막 형성 방법.
  4. 제1항 또는 제2항에 있어서,
    건식식각으로 상기 트렌치와 상기 홈을 동시에 형성하는 반도체 소자의 소자분리막 형성 방법.
  5. 제4항에 있어서,
    상기 트렌치와 홈을 동시에 형성하는 단계는,
    상기 트렌치 형성을 위한 식각과정에 CF4와 O2를 첨가하여 진행하는 반도체 소자의 소자분리막 형성 방법.
  6. 제1항에 있어서,
    상기 트렌치는 감광막패턴을 식각마스크로 상기 실리콘기판을 식각하여 형성하고, 상기 트렌치 형성후 상기 감광막패턴을 제거함과 동시에 상기 트렌치 측벽에 노출된 상기 패드산화막의 일부를 제거하여 상기 홈을 형성하는 것을 특징으로 하는 반도체 소자의 소자분리막 형성 방법.
  7. 제6항에 있어서,
    상기 감광막패턴은 황산(H2SO4) 및 완충산화식각제(buffered oxide etchant)를 이용한 습식식각으로 제거하는 반도체 소자의 소자분리막 형성 방법.
KR10-1998-0025228A 1998-06-30 1998-06-30 반도체 소자의 소자분리막 형성 방법 KR100498590B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-1998-0025228A KR100498590B1 (ko) 1998-06-30 1998-06-30 반도체 소자의 소자분리막 형성 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-1998-0025228A KR100498590B1 (ko) 1998-06-30 1998-06-30 반도체 소자의 소자분리막 형성 방법

Publications (2)

Publication Number Publication Date
KR20000003921A KR20000003921A (ko) 2000-01-25
KR100498590B1 true KR100498590B1 (ko) 2005-09-30

Family

ID=19541715

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-1998-0025228A KR100498590B1 (ko) 1998-06-30 1998-06-30 반도체 소자의 소자분리막 형성 방법

Country Status (1)

Country Link
KR (1) KR100498590B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100600044B1 (ko) 2005-06-30 2006-07-13 주식회사 하이닉스반도체 리세스게이트를 구비한 반도체소자의 제조 방법

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR950001304A (ko) * 1993-06-07 1995-01-03 데이비드 엠. 힐렌브랜드 우로빌리노겐 시험 장치를 검증하기 위한 장치
KR980006070A (ko) * 1996-06-27 1998-03-30 김주용 반도체 장치의 소자 분리막 형성방법
KR980006100A (ko) * 1996-06-29 1998-03-30 김주용 반도체 장치의 소자 분리막 및 그것의 제조방법
KR980012242A (ko) * 1996-07-16 1998-04-30 김광호 반도체 장치의 소자 분리 영역 형성 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR950001304A (ko) * 1993-06-07 1995-01-03 데이비드 엠. 힐렌브랜드 우로빌리노겐 시험 장치를 검증하기 위한 장치
KR980006070A (ko) * 1996-06-27 1998-03-30 김주용 반도체 장치의 소자 분리막 형성방법
KR980006100A (ko) * 1996-06-29 1998-03-30 김주용 반도체 장치의 소자 분리막 및 그것의 제조방법
KR980012242A (ko) * 1996-07-16 1998-04-30 김광호 반도체 장치의 소자 분리 영역 형성 방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100600044B1 (ko) 2005-06-30 2006-07-13 주식회사 하이닉스반도체 리세스게이트를 구비한 반도체소자의 제조 방법
US7648878B2 (en) 2005-06-30 2010-01-19 Hynix Semiconductor Inc. Method for fabricating semiconductor device with recess gate

Also Published As

Publication number Publication date
KR20000003921A (ko) 2000-01-25

Similar Documents

Publication Publication Date Title
KR100480897B1 (ko) 반도체소자의 소자분리막 형성방법
KR100498590B1 (ko) 반도체 소자의 소자분리막 형성 방법
KR100365741B1 (ko) 반도체장치제조방법
KR20000044885A (ko) 반도체 소자의 소자 분리막 형성 방법
KR100470161B1 (ko) 트렌치를 이용한 반도체 소자분리막 제조 방법
KR100557960B1 (ko) 반도체 장치의 소자 분리막 형성 방법
KR100831671B1 (ko) 반도체 소자의 소자 분리막 형성 방법
KR20000044658A (ko) 반도체 소자의 소자분리막 형성 방법
KR100470160B1 (ko) 반도체 소자의 소자분리막 형성 방법
KR20030000129A (ko) 반도체소자의 소자분리절연막 형성방법
KR100468712B1 (ko) 열산화 공정을 포함하지 않는 반도체장치의 트렌치 소자분리방법
KR20000003564A (ko) 반도체소자의 소자분리막 제조방법
KR100620702B1 (ko) 반도체 소자의 ｓｔｉ의 상부 모서리 라운딩 방법
KR100612560B1 (ko) 반도체 소자의 제조방법
KR100312987B1 (ko) 반도체소자의소자분리막제조방법
KR20010003615A (ko) 반도체 소자의 트렌치형 소자분리막 형성방법
KR100920037B1 (ko) 반도체소자의 트렌치 형성방법
KR100849064B1 (ko) 반도체 소자의 소자분리막 형성방법
KR20000003489A (ko) 반도체 소자의 소자분리막 형성방법
KR100223282B1 (ko) 반도체 소자의 필드 산화막 형성방법
KR100475718B1 (ko) 반도체 소자의 소자 분리막 형성 방법
KR100984855B1 (ko) 반도체 소자의 소자분리막 형성방법
KR100418300B1 (ko) 반도체소자의소자분리막형성방법
KR20040105980A (ko) 반도체 소자의 얕은 트랜치 소자분리막 형성방법
KR100451519B1 (ko) 반도체소자의 소자분리막 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110526

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee