KR100557960B1 - 반도체 장치의 소자 분리막 형성 방법 - Google Patents

Abstract

반도체 장치의 소자 분리막 형성 방법이 개시된다. 기판 상에 상기 기판 표면을 노출시키는 패드 산화막 패턴 및 패드 질화막 패턴을 형성하고, 상기 패드 질화막 패턴을 식각 마스크로 사용하여 상기 노출된 기판을 식각한다. 그 결과, 상기 기판 표면과 접하는 입구 부분이 라운딩 형태를 갖는 트렌치가 형성된다. 이어서, 상기 트렌치의 측벽과 저면에 내벽 산화막을 형성하고, 상기 트렌치의 측벽에만 내벽 질화막을 형성한다. 그리고, 상기 내벽 질화막을 이온 마스크로 사용한 이온 주입을 실시하여 상기 라운딩 형태를 갖는 부분에 불순물을 집중적으로 주입시킨다. 이와 같이, 문턱 전압의 감소가 가장 심한 부분에 선택적으로 불순물을 집중 주입시킨다.

Description

반도체 장치의 소자 분리막 형성 방법{method for forming an isolation in a semiconductor device}

도 1a 내지 도 1f는 본 발명의 실시예 1에 따른 반도체 장치의 소자 분리막 형성 방법을 나타내는 단면도들이다.

도 2a 내지 도 2e는 본 발명의 실시예 2에 따른 반도체 장치의 소자 분리막 형성 방법을 나타내는 단면도들이다.

본 발명은 반도체 장치의 소자 분리막 형성 방법에 관한 것으로서, 보다 상세하게는 셀로우 트렌치 소자 분리(shallow trench isolation : STI) 구조를 갖는 반도체 장치의 소자 분리막 형성 방법에 관한 것이다.

종래의 소자 분리 구조는 실리콘 부분 산화법(LOCOS)과 같은 열적 필드 산화 공정을 수행함으로서 형성할 수 있다. 실리콘 부분 산화법에 의하면, 선택적 산화를 실시할 때 산화 방지 마스크로 사용되는 질화막의 하부에서 산화막의 측면으로 산소가 침투하면서 필드 산화막의 단부에 버즈 비크(bird's beak)가 빈번하게 발생한다. 이와 같이, 버즈 비크가 발생할 경우에는 상기 버즈 비크에 의해 필드 산화 막의 길이가 액티브 영역으로 확장되기 때문에 상기 액티브 영역의 폭이 감소되는 단점을 갖는다.

따라서, 최근의 반도체 장치의 제조에서는 소자 분리막으로서 셀로우 트렌치 소자 분리 구조인 트렌치 소자 분리막이 각광을 받고 있다. 상기 트렌치 소자 분리막에 대한 예는 미합중국 특허 6,140,208호(issued to Agahi, et al.)에 개시되어 있다.

그러나, 상기 트렌치 소자 분리막의 경우에는 상기 필드 산화막과는 달리 채널 폭이 감소함에 따라 문턱 전압이 감소하는 역협곡 효과(inverse narrow width effect)가 발생한다. 이와 같이, 상기 역협곡 효과가 발생할 경우 상기 트렌치 소자 분리막과 인접한 활성 영역에 주입된 보론과 같은 불순물이 내벽 산화막으로 확산하여 트렌치에 매립된 물질(산화물) 내로 세그러게이션(segregation)되고, 그 결과 문턱 전압을 감소시키는 것이다. 이는, 상기 트렌치 소자 분리막의 제조에서 기판 표면과 접하는 부분을 수직으로 형성되게 식각하기 때문이다.

본 발명의 목적은 역협곡 효과를 충분하게 줄일 수 있는 반도체 장치의 소자 분리막 형성 방법을 제공하는데 있다.

상기 목적을 달성하기 위한 본 발명의 반도체 장치의 소자 분리막 형성 방법은,

기판 상에 상기 기판 표면을 노출시키는 패드 산화막 패턴 및 패드 질화막 패턴을 형성하는 단계;

상기 패드 질화막 패턴을 식각 마스크로 사용하여 상기 노출된 기판을 식각함으로서 상기 기판 표면과 접하는 입구 부분이 라운딩 형태를 갖는 트렌치를 형성하는 단계;

상기 트렌치의 측벽과 저면에 내벽 산화막을 형성하는 단계;

상기 트렌치의 측벽에만 내벽 질화막을 형성하는 단계; 및

상기 내벽 질화막을 이온 마스크로 사용한 이온 주입을 실시하여 상기 라운딩 형태를 갖는 부분에 불순물을 집중적으로 주입시키는 단계를 포함한다.

상기 목적을 달성하기 위한 본 발명의 다른 반도체 장치의 소자 분리막 형성 방법은,

기판 상에 상기 기판 표면을 노출시키는 패드 산화막 패턴 및 패드 질화막 패턴을 형성하는 단계;

상기 패드 질화막 패턴을 식각 마스크로 사용하여 상기 노출된 기판을 식각함으로서 상기 기판 표면과 접하는 입구 부분이 라운딩 형태를 갖는 트렌치를 형성하는 단계;

상기 트렌치의 측벽과 저면에 내벽 산화막을 형성하는 단계;

상기 트렌치의 측벽에만 내벽 질화막을 형성하는 단계;

상기 내벽 질화막을 이온 마스크로 사용한 이온 주입을 실시하여 상기 라운딩 형태를 갖는 부분에 불순물을 집중적으로 주입시키는 단계; 및

상기 트렌치 내에 절연물을 매립시켜 트렌치 구조물을 형성하는 단계를 포함 한다.

상기 목적을 달성하기 위한 본 발명의 또 다른 반도체 장치의 소자 분리막 형성 방법은,

기판 상에 상기 기판 표면을 노출시키는 패드 산화막 패턴 및 패드 질화막 패턴을 형성하는 단계;

상기 패드 질화막 패턴을 식각 마스크로 사용하여 상기 노출된 기판을 식각함으로서 상기 기판 표면과 접하는 입구 부분이 라운딩 형태를 갖는 트렌치를 형성하는 단계;

상기 트렌치의 측벽과 저면에 내벽 산화막을 형성하는 단계;

상기 트렌치의 측벽에만 내벽 질화막을 형성하는 단계;

상기 트렌치 내에 절연 물질을 매립시켜 트렌치 구조물을 형성하는 단계; 및

상기 내벽 질화막을 이온 마스크로 사용한 이온 주입을 실시하여 상기 라운딩 형태를 갖는 부분에 불순물을 집중적으로 주입시키는 단계를 포함한다.

공통적으로, 상기 라운딩 형태를 갖는 트렌치를 형성하기 위한 식각은 실리콘과의 식각비 조절에 의해 달성되거나, 상기 패드 질화막 패턴의 에지 부분을 추가적으로 제거함에 의해 달성되는 것이 바람직하다.

이와 같이, 본 발명에 의하면 상기 기판 표면과 접하는 부분이 라운딩 형태를 갖는 트렌치를 형성하고, 상기 트렌치 측벽에 내벽 질화막을 형성한 후, 상기 내벽 질화막을 이온 마스크로 사용한 이온 주입을 실시하여 상기 라운딩 형태를 갖는 부분에 불순물을 집중적으로 주입시킨다. 즉, 문턱 전압의 감소가 가장 심한 부 분에 집중적으로 불순물을 주입시킴으로서 역협곡 효과를 충분하게 줄일 수 있고, 아울러 졍선 리키지의 증가 또한 충분하게 줄일 수 있다.

(실시예)

이하, 본 발명의 바람직한 실시예를 첨부한 도면에 따라서 더욱 상세히 설명하기로 한다.

실시예 1

도 1a 내지 도 1f는 본 발명의 실시예 1에 따른 반도체 장치의 소자 분리막 형성 방법을 나타내는 단면도들이다.

도 1a를 참조하면, 열산화 공정을 실시하여 기판(10) 상에 상기 기판(10)의 스트레스를 완화시키기 위한 패드 산화막을 형성한다. 그리고, 상기 패드 산화막 상에 저압 화학 기상 증착 방법으로 패드 질화막을 증착한다. 이어서, 상기 패드 질화막 상에 포토레지스트 패턴(15)을 형성한 후, 상기 포토레지스트 패턴(15)을 식각 마스크로 사용하여 상기 패드 질화막을 건식 식각함으로서 패드 질화막 패턴(14)으로 형성한다. 그리고, 상기 패드 질화막 패턴(14)을 식각 마스크로 이용하여 상기 패드 산화막을 건식 식각하여 패드 산화막 패턴(12)으로 형성한다.

도 1b를 참조하면, 상기 패드 질화막 패턴(14)을 식각 마스크로 이용하여 노출된 기판(10)을 소정 깊이로 식각하여 트렌치(16)를 형성한다. 이때, 상기 트렌치(16)를 상기 기판(10) 표면과 접하는 입구 부분(A)이 라운딩 형태를 갖도록 형성한다.
상기에서 트렌치(16)의 입구 부분(A)이 라운딩 형태를 갖도록 하기 위해 식각시 기판(10)을 구성하는 실리콘과 패드 질화막 패턴(14)의 식각비를 조절하여 기판(16) 식각시 패드 질화막 패턴(14)도 식각되도록 한다. 이 때, 패드 질화막 패턴(14)은 모서리 부분이 다른 부분 보다 식각 속도가 빠르므로 라운딩 형태를 가지며, 이 라운딩 형태가 기판(10)에 전사되도록 하는 것에 의해 트렌치(16)의 입구 부분(A)이 라운딩 형태를 갖게 된다.
트렌치(16)의 입구 부분(A)이 라운딩 형태를 갖도록 하기 위한 또 다른 방법은 패드 산화막 패턴(12)의 에지 부분이 노출되도록 패드 질화막 패턴(14)을 습식 방법으로 식각한다. 이 때, 패드 산화막 패턴(12)과 패드 질화막 패턴(14)은 단차가 발생되며, 패드 질화막 패턴(14)을 마스크로 하여 패드 산화막 패턴(12)의 노출된 부분과 기판(10)을 이방성 식각하면 트렌치(16)의 입구 부분(A)이 라운딩 형태를 갖게 된다.
그리고, 상기 트렌치(16)를 형성하기 위한 식각 공정 동안에 고에너지의 이온 충격으로 야기된 손상을 큐어링하기 위하여 트렌치(16)의 노출된 부분을 산화 분위기에서 열처리한다. 그러면, 상기 트렌치(16)의 측벽과 저면이 산화제와의 산화 반응이 일어나고, 그 결과 상기 트렌치(16)의 저면과 측벽에 내벽 산화막(18)이 형성된다.

도 1c 및 도 1d를 참조하면, 상기 내벽 산화막(18)이 형성된 트렌치(16)의 측벽에 내벽 질화막(20a)을 형성한다. 상기 내벽 질화막(20a)은 상기 내벽 산화막(18)과 패드 질화막 패턴(14)의 상부 표면 상에 질화막(20)을 연속적으로 형성한 후, 이방성 식각을 실시하여 패드 질화막 패턴(14)의 표면과 트렌치(16) 저면에 형성된 질화막(20)을 제거함으로서 얻을 수 있다. 이때, 상기 내벽 질화막(20a)은 후속되는 이온 주입에서 이온 마스크로 사용하기 위하여 형성한다. 아울러, 상기 내벽 질화막(20a)은 후속되는 산화 공정에서 산소가 침투하여 트렌치(16)의 내벽을 추가 산화시키는 것을 방지하는 역할도 갖는다.

도 1e를 참조하면, 상기 내벽 질화막(20a)을 이온 마스크로 사용한 이온 주입을 실시한다. 이때, 상기 트렌치(16)의 라운딩 형태를 갖는 부분(A)에 불순물이 집중적으로 주입된다. 이와 같이, 상기 트렌치(16)의 라운딩 형태를 갖는 부분(A)에 불순물을 집중적으로 주입시키는 것은 상기 부분(A)에서 역협곡 효과가 빈번하게 발생하기 때문이다. 따라서, 상기 이온 주입을 통하여 상기 부분(A)에 불순물을 주입하여 상기 역협곡 효과를 줄이는 것이다.

도 1f를 참조하면, 상기 트렌치(16)를 채우도록 고밀도 플라즈마 산화막과 같은 갭 매립 특성이 우수한 산화막을 CVD 방법으로 증착하여 트렌치 구조물(22)을 형성한다. 구체적으로, 상기 트렌치 구조물(22)을 형성하기 위한 박막을 상기 트렌치(16)를 갖는 기판(10) 상에 형성한 후, 상기 패드 질화막 패턴(14)의 상부 표면까지 상기 박막을 화학 기계적 연마(CMP) 또는 에치백 방법으로 제거한다. 그 결과, 상기 트렌치(16) 내에만 고밀도 플라즈마 산화막과 같은 절연 물질이 매립되는 트렌치 구조물(22)이 형성된다.

이어서, 인산과 같은 에천트를 이용한 습식 식각 공정으로 상기 패드 질화막 패턴(14)을 제거한 후, 불산과 같은 에천트를 이용한 습식 식각 공정으로 상기 패드 산화막 패턴(12)을 제거한다.

이에 따라, 상기 기판(10)에는 트렌치 구조물(22)로 이루어지는 소자 분리막이 형성된다.

실시예 2

도 2a 내지 도 2e는 본 발명의 실시예 2에 따른 반도체 장치의 소자 분리막 형성 방법을 나타내는 단면도들이다.

도 2a를 참조하면, 열산화 공정을 실시하여 기판(30) 상에 상기 기판(30)의 스트레스를 완화시키기 위한 패드 산화막을 형성한다. 그리고, 상기 패드 산화막 상에 저압 화학 기상 증착 방법으로 패드 질화막을 증착한다. 이어서, 상기 패드 질화막 상에 포토레지스트 패턴(35)을 형성한 후, 상기 포토레지스트 패턴(35)을 식각 마스크로 사용하여 상기 패드 질화막을 건식 식각함으로서 패드 질화막 패턴(34)으로 형성한다. 그리고, 상기 패드 질화막 패턴(34)을 식각 마스크로 이용하여 상기 패드 산화막을 건식 식각하여 패드 산화막 패턴(32)으로 형성한다.

도 2b를 참조하면, 상기 패드 질화막 패턴(34)을 식각 마스크로 이용하여 노출된 기판(30)을 소정 깊이로 식각하여 트렌치(36)를 형성한다. 이때, 트렌치(36)를 도 1b와 같은 방법으로 형성하여 기판(30) 표면과 접하는 입구 부분(B)이 라운딩 형태를 갖도록 한다. 그리고, 상기 트렌치(36)를 형성하기 위한 식각 공정 동안에 고에너지의 이온 충격으로 야기된 손상을 큐어링하기 위하여 트렌치(36)의 노출된 부분을 산화 분위기에서 열처리한다. 그러면, 상기 트렌치(36)의 측벽과 저면이 산화제와의 산화 반응이 일어나고, 그 결과 상기 트렌치(36)의 저면과 측벽에 내벽 산화막(38)이 형성된다.

도 2c 및 도 2d를 상기 내벽 산화막(38)이 형성된 트렌치(36)의 측벽에 내벽 질화막(40a)을 형성한다. 상기 내벽 질화막(40a)은 상기 내벽 산화막(38)과 패드 질화막 패턴(34)의 상부 표면 상에 질화막(40)을 연속적으로 형성한 후, 이방성 식각을 실시하여 패드 질화막 패턴(34)의 표면과 트렌치(36) 저면에 형성된 질화막(40)을 제거함으로서 얻을 수 있다. 이때, 상기 내벽 질화막(40a)은 후속되는 이온 주입에서 이온 마스크로 사용하기 위하여 형성한다. 아울러, 상기 내벽 질화막(40a)은 후속되는 산화 공정에서 산소가 침투하여 트렌치(36)의 내벽을 추가 산화시키는 것을 방지하는 역할도 갖는다.

이어서, 상기 트렌치(36)를 채우도록 고밀도 플라즈마 산화막과 같은 갭 매립 특성이 우수한 산화막을 CVD 방법으로 증착하여 트렌치 구조물(42)을 형성한다. 구체적으로, 상기 트렌치 구조물(42)을 형성하기 위한 박막을 상기 트렌치(36)를 갖는 기판(30) 상에 형성한 후, 상기 패드 질화막 패턴(34)의 상부 표면까지 상기 박막을 화학 기계적 연마(CMP) 또는 에치백 방법으로 제거한다. 그 결과, 상기 트렌치(36) 내에만 고밀도 플라즈마 산화막과 같은 절연 물질이 매립되는 트렌치 구조물(42)이 형성된다.

도 2e를 참조하면, 상기 내벽 질화막(40a)을 이온 마스크로 사용한 이온 주입을 실시한다. 이때, 상기 트렌치(36)의 라운딩 형태를 갖는 부분(B)에 불순물이 집중적으로 주입된다. 이와 같이, 상기 트렌치(36)의 라운딩 형태를 갖는 부분(B)에 불순물을 집중적으로 주입시키는 것은 상기 부분(A)에서 역협곡 효과가 빈번하게 발생하기 때문이다. 따라서, 상기 이온 주입을 통하여 상기 부분(B)에 불순물을 주입하여 상기 역협곡 효과를 줄이는 것이다.

이어서, 인산과 같은 에천트를 이용한 습식 식각 공정으로 상기 패드 질화막 패턴(34)을 제거한 후, 불산과 같은 에천트를 이용한 습식 식각 공정으로 상기 패드 산화막 패턴(32)을 제거한다.

이와 같이, 본 발명에 의하면 내벽 질화막을 이온 마스크로 사용함으로서 추가적인 공정의 진행없이 이온 주입을 실시할 수 있다. 아울러, 상기 이온 주입을 통하여 활성 영역의 단부 즉, 트렌치와 기판 표면이 접하는 부분에 집중적으로 불순물을 주입시킨다. 즉, 문턱 전압의 감소가 가장 심한 부분에 선택적으로 불순물을 집중 주입시킴으로서 역협곡 효과의 감소 뿐만 아니라 이를 통하여 졍선 리키지 및 문턱 전압의 감소까지도 기대할 수 있다.

따라서, 본 발명은 반도체 장치의 제조에 따른 신뢰성의 향상을 가져오는 효과가 있다.

상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

Claims (5)

1. 기판 상에 상기 기판 표면을 노출시키는 패드 산화막 패턴 및 패드 질화막 패턴을 형성하는 단계;

   상기 패드 질화막 패턴을 식각 마스크로 사용하여 상기 노출된 기판을 식각함으로서 상기 기판 표면과 접하는 입구 부분이 라운딩 형태를 갖는 트렌치를 형성하는 단계;

   상기 트렌치의 측벽과 저면에 내벽 산화막을 형성하는 단계;

   상기 트렌치의 측벽에만 내벽 질화막을 형성하는 단계; 및

   상기 내벽 질화막을 이온 마스크로 사용한 이온 주입을 실시하여 상기 라운딩 형태를 갖는 부분에 불순물을 집중적으로 주입시키는 단계를 포함하는 반도체 장치의 소자 분리막 형성 방법.
2. 제1항에 있어서, 상기 라운딩 형태를 갖는 트렌치를 형성하기 위한 식각은 실리콘과의 식각비 조절에 의해 달성되는 것을 특징으로 하는 반도체 장치의 소자 분리막 형성 방법.
3. 제1항에 있어서, 상기 라운딩 형태를 갖는 트렌치를 형성하기 위한 식각은 상기 패드 질화막 패턴의 에지 부분을 추가적으로 제거함에 의해 달성되는 것을 특징으로 하는 반도체 장치의 소자 분리막 형성 방법.
4. 제1항에 있어서, 상기 트렌치 내에 절연 물질을 매립시켜 트렌치 구조물을 형성하는 단계를 더 포함하는 것을 특징으로 하는 반도체 장치의 소자 분리막 형성 방법.
5. 제1항에 있어서, 상기 내벽 질화막을 이온 마스크로 사용한 이온 주입은 상기 트렌치 내에 절연 물질을 매립시킨 트렌치 구조물을 형성한 후 실시하는 것을 특징으로 하는 반도체 장치의 소자 분리막 형성 방법.

Images