KR20030000675A - 반도체 소자의 소자 분리막 형성 방법 - Google Patents

반도체 소자의 소자 분리막 형성 방법 Download PDF

Info

Publication number
KR20030000675A
KR20030000675A KR1020010036739A KR20010036739A KR20030000675A KR 20030000675 A KR20030000675 A KR 20030000675A KR 1020010036739 A KR1020010036739 A KR 1020010036739A KR 20010036739 A KR20010036739 A KR 20010036739A KR 20030000675 A KR20030000675 A KR 20030000675A
Authority
KR
South Korea
Prior art keywords
layer
trench
oxide film
forming
nitride
Prior art date
Application number
KR1020010036739A
Other languages
English (en)
Other versions
KR100779398B1 (ko
Inventor
한상규
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020010036739A priority Critical patent/KR100779398B1/ko
Publication of KR20030000675A publication Critical patent/KR20030000675A/ko
Application granted granted Critical
Publication of KR100779398B1 publication Critical patent/KR100779398B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H01L21/76232—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials of trenches having a shape other than rectangular or V-shape, e.g. rounded corners, oblique or rounded trench walls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Element Separation (AREA)

Abstract

본 발명은 반도체 소자의 소자 분리막 형성 방법에 관한 것으로, 쉘로우 트렌치 아이소레이션(shallow trench isolation; STI) 방법으로 형성된 소자 분리막이 후속 공정에 의해 두께 손실(loss)이 발생되는 것을 방지하기 위하여, 소자 분리막의 상단부를 질화물질로 된 층으로 덮이도록 한 소자 분리막 형성 방법이 개시된다.

Description

반도체 소자의 소자 분리막 형성 방법 {Method of forming a device isolation film in a semiconductor device}
본 발명은 반도체 소자의 소자 분리막 형성 방법에 관한 것으로, 특히 쉘로우 트렌치 아이소레이션(shallow trench isolation; STI) 방법으로 형성된 소자 분리막이 후속 공정에 의해 두께 손실(loss)이 발생되는 것을 방지할 수 있는 반도체 소자의 소자 분리막 형성 방법에 관한 것이다.
일반적으로, 반도체 소자의 소자 분리막은 LOCOS(LOCal Oxidation of Silicon) 방법, PBL(Poly Buffered LOCOS) 방법 및 STI(Shallow Trench Isolation) 방법 등으로 형성시키고 있다.
LOCOS 방법이나 PBL 방법은 열 산화에 의해 산화막을 성장시키는 것으로, 이 방법들은 수직적 절연을 위한 산화시 수평으로의 산화가 일어나 소자 분리막의 반도체 기판내로의 깊이를 깊게 하는데 한계가 있고, 또한 기판 표면 위쪽으로도 소자 분리막이 성장되어 이후의 평탄화 공정에 악영향을 끼친다. 이로 인하여 고집적 반도체 소자 제조에 LOCOS 방법이나 PBL 방법을 적용하는데 어려움이 있다. 이를 해결하기 위하여 트렌치 및 매립(trench and refill) 공정을 사용하는 STI 방법을 고집적 반도체 소자의 제조 공정에 적용하고 있다.
도 1a 내지 도 1c는 종래 기술에 따른 소자 분리막 형성 방법을 설명하기 위한 소자의 단면도이다.
도 1a를 참조하면, 반도체 기판(11) 상에 패드 산화막(12) 및 패드질화막(13)을 순차적으로 형성하고, 이들 막(12 및 13)의 일부분을 식각하여 필드 영역(field region)을 개방시킨다. 패터닝된 패드 질화막(13)을 식각 마스크로 이용한 트렌치 식각 공정으로 반도체 기판(11)을 일정 깊이까지 식각하여 트렌치(14)를 형성한다. 이후, 라운딩 산화(rounding oxidation) 공정을 실시하여 트렌치(14)의 표면에 산화막(15)을 형성한다.
도 1b를 참조하면, 트렌치(14)가 완전히 매립되도록 산화물을 증착하고, 이후 증착된 산화물층을 화학적 기계적 연마 공정으로 연마하고, 패드 질화막(13) 및 패드 산화막(12)을 제거하여 소자 분리막(16)을 형성한다.
도 1c는 소자 분리막(16)이 후속 공정을 거치면서 계속되는 산화막 식각 손실로 인해 비정상적인 형상으로 된 소자 분리막(16)을 나타내고 있다. 최초 소자 분리막(16)을 형성한 후에 여러번의 HF 세정 공정을 거치게 될 뿐만 아니라, 게이트 전극 형성 후에 게이트 스페이서 형성 공정 및 콘택 형성 공정 등을 실시하게 된다. 이러한 HF 세정 공정 및 식각 공정시에 소자 분리막(16)의 노출된 부위는 계속적으로 식각되어지며, 특히 소자 분리막(16)과 액티브 영역의 계면은 다른 소자 분리막(16) 부위보다 과다하게 식각되어져 결국 도 1c에 도시된 바와 같이 소자 분리막(16)은 비정상적인 형상을 갖게된다.
이러한 비정상 소자 분리막(16)은 도전성 패턴 형성 공정시 턱진 부분에 도전성 물질이 남아 이웃하는 소자간에 전기적 단락(short) 현상 등의 문제를 유발시키는 문제가 있다.
따라서, 본 발명은 STI 방법으로 형성된 소자 분리막이 후속 공정에 의해 두께 손실(loss)이 발생되는 것을 방지할 수 있는 반도체 소자의 소자 분리막 형성 방법을 제공함에 그 목적이 있다.
이러한 목적을 달성하기 위한 본 발명의 반도체 소자의 소자 분리막 형성 방법은 반도체 기판 상에 필드 영역이 개방된 패드 산화막 및 패드 질화막을 이용하여 상기 반도체 기판에 트렌치를 형성하는 단계; 상기 트렌치의 표면을 따라 산화막을 형성하고, 상기 산화막을 포함한 전체 구조상에 언도프트 폴리실리콘층 및 HDP 산화막을 순차적으로 형성하여 상기 트렌치를 매립시키는 단계; 상기 트렌치 내부에 상기 산화막, 상기 언도프트 폴리실리콘층 및 상기 HDP 산화막을 남기는 단계; 상기 언도프트 폴리실리콘층의 노출된 부분을 일정 두께 제거하는 단계; 상기 패드 질화막을 제거하고, 이로 인하여 HDP 산화막이 일부 돌출되는 단계; 상기 HDP 산화막의 돌출된 측벽에 질화막 스페이서를 형성하는 단계; 및 상기 질화막 스페이서 및 상기 HDP 산화막 상에 얇은 질화막을 형성하는 단계로 이루어지는 것을 특징으로 한다.
도 1a 내지 도 1c는 종래 기술에 따른 반도체 소자의 소자 분리막 형성 방법을 설명하기 위한 소자의 단면도.
도 2a 내지 도 2i는 본 발명의 실시예에 따른 반도체 소자의 소자 분리막 형성 방법을 설명하기 위한 소자의 단면도.
<도면의 주요 부분에 대한 부호의 설명>
11, 21: 반도체 기판12, 22: 패드 산화막
13, 23: 패드 질화막14, 24: 트렌치
15, 25: 산화막26: 언도프트 폴리실리콘층
27: HDP 산화막28: 질화막
28a: 질화막 스페이서29: 얇은 질화막
16, 200: 소자 분리막
이하, 본 발명을 첨부된 도면을 참조하여 상세히 설명하기로 한다.
도 2a 내지 도 2i는 본 발명의 실시예에 따른 반도체 소자의 소자 분리막 형성 방법을 설명하기 위한 소자의 단면도이다.
도 2a를 참조하면, 반도체 기판(21) 상에 패드 산화막(22) 및 패드 질화막(23)을 순차적으로 형성하고, 이들 막(22 및 23)의 일부분을 식각하여 필드 영역(field region)을 개방시킨다. 패터닝된 질화막(23)을 식각 마스크로 이용한 트렌치 식각 공정으로 반도체 기판(21)을 일정 깊이까지 식각하여 트렌치(24)를 형성한다.
상기에서, 패드 산화막(22)은 약 140Å의 두께로 형성하고, 패드 질화막(23)은 약 1000Å의 두께로 형성한다.
도 2b를 참조하면, 라운딩 산화(rounding oxidation) 공정을 실시하여 트렌치(24)의 표면을 따라 산화막(25)을 형성한다. 산화막(25)은 건식 산화(dry oxidation) 방법으로 열처리하여 약 300 내지 600Å의 두께로 성장시킨다.
도 2c를 참조하면, 산화막(25)이 형성된 트렌치(24)를 포함한 전체 구조상에 언도프트 폴리실리콘층(undoped polysilicon layer; 26)을 형성하고, 트렌치(24)가 완전히 매립되도록 HDP 산화막(27)을 형성한다. 언도프트 폴리실리콘층(26)은 약 400 내지 700Å의 두께로 형성하며, HDP 산화막(27)은 약 4000 내지 7000Å의 두께로 형성한다.
도 2d를 참조하면, 화학적 기계적 연마 공정을 실시하여 패드 질화막(23)의 일부까지 식각되도록 하고, 이로 인하여 산화막(25), 언도프트 폴리실리콘층(26) 및 HDP 산화막(27)은 트렌치(24) 내부에만 형성된다.
도 2e를 참조하면, 패드 질화막(23)과 HDP 산화막(27) 사이에 노출된 언도프트 폴리실리콘층(26)을 질산(HNO3) 처리하여 일정 두께 제거한다. 패드 질화막(23)을 인산(H3PO4) 처리하여 완전히 제거한다. 언도프트 폴리실리콘층(26) 및 패드 질화막(23)의 제거로 반도체 기판(21) 표면위로 HDP 산화막(27)이 돌출된다.
도 2f를 참조하면, 돌출된 HDP 산화막(27)을 포함한 전체 구조상에 질화막(28)을 형성한다. 질화막(28)은 약 400 내지 700Å의 두께로 형성한다.
도 2g를 참조하면, 질화막(28)을 스페이서 식각 공정으로 식각하여 HDP 산화막(27)의 돌출된 측벽에 질화막 스페이서(28a)를 형성한다.
도 2h를 참조하면, 질화막 스페이서(28a)를 포함한 전체 구조상에 얇은 질화막(thin nitride film; 29)을 형성한다. 얇은 질화막(29)은 약 150 내지 300Å의 두께로 형성한다.
도 2i를 참조하면, 트렌치(24) 형성을 위한 마스크와 동일한 마스크로 사용하여 액티브 영역의 얇은 질화막(29)을 제거한다. 이로 인하여 트렌치(24) 내부에는 산화막(25), 언도프트 폴리실리콘층(26) 및 HDP 산화막(27)이 존재하고, 트렌치(24)의 상부에는 질화막 스페이서(28a) 및 얇은 질화막(29)이 덮여진 소자 분리막(200)이 완성된다.
상기한 본 발명의 소자 분리막은, 소자 분리막(200)의 상단부가 질화물질된 막들(28a 및 29)로 덮여져 있어 후속 공정시 식각 방지막 역할을 하여 기존처럼 소자 분리막의 식각 손실을 당하지 않게 된다.
상술한 바와 같이, 본 발명은 소자 분리막의 식각 손실을 방지하므로 소자의 신뢰성 및 수율을 향상시킬 수 있으며, STI 소자 분리막 공정의 안정화를 이룰 수 있다.

Claims (8)

  1. 반도체 기판 상에 필드 영역이 개방된 패드 산화막 및 패드 질화막을 이용하여 상기 반도체 기판에 트렌치를 형성하는 단계;
    상기 트렌치의 표면을 따라 산화막을 형성하고, 상기 산화막을 포함한 전체 구조상에 언도프트 폴리실리콘층 및 HDP 산화막을 순차적으로 형성하여 상기 트렌치를 매립시키는 단계;
    상기 트렌치 내부에 상기 산화막, 상기 언도프트 폴리실리콘층 및 상기 HDP 산화막을 남기는 단계;
    상기 언도프트 폴리실리콘층의 노출된 부분을 일정 두께 제거하는 단계;
    상기 패드 질화막을 제거하고, 이로 인하여 HDP 산화막이 일부 돌출되는 단계;
    상기 HDP 산화막의 돌출된 측벽에 질화막 스페이서를 형성하는 단계; 및
    상기 질화막 스페이서 및 상기 HDP 산화막 상에 얇은 질화막을 형성하는 단계로 이루어지는 것을 특징으로 하는 반도체 소자의 소자 분리막 형성 방법.
  2. 제 1 항에 있어서,
    상기 산화막은 건식 산화 방법으로 열처리하여 약 300 내지 600Å의 두께로 성장시키는 것을 특징으로 하는 반도체 소자의 소자 분리막 형성 방법.
  3. 제 1 항에 있어서,
    상기 언도프트 폴리실리콘층은 약 400 내지 700Å의 두께로 형성하는 것을 특징으로 하는 반도체 소자의 소자 분리막 형성 방법.
  4. 제 1 항에 있어서,
    상기 HDP 산화막은 약 4000 내지 7000Å의 두께로 형성하는 것을 특징으로 하는 반도체 소자의 소자 분리막 형성 방법.
  5. 제 1 항에 있어서,
    상기 언도프트 폴리실리콘층은 질산(HNO3) 처리하여 일정 두께 제거하는 것을 특징으로 하는 반도체 소자의 소자 분리막 형성 방법.
  6. 제 1 항에 있어서,
    상기 패드 질화막은 인산(H3PO4) 처리하여 제거하는 것을 특징으로 하는 반도체 소자의 소자 분리막 형성 방법.
  7. 제 1 항에 있어서,
    상기 질화막 스페이서는 질화막은 약 400 내지 700Å의 두께로 형성한 후, 스페이서 식각 공정으로 식각하여 형성되는 것을 특징으로 하는 반도체 소자의 소자 분리막 형성 방법.
  8. 제 1 항에 있어서,
    상기 얇은 질화막은 약 150 내지 300Å의 두께로 형성하는 것을 특징으로 하는 반도체 소자의 소자 분리막 형성 방법.
KR1020010036739A 2001-06-26 2001-06-26 반도체 소자의 소자 분리막 형성 방법 KR100779398B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020010036739A KR100779398B1 (ko) 2001-06-26 2001-06-26 반도체 소자의 소자 분리막 형성 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020010036739A KR100779398B1 (ko) 2001-06-26 2001-06-26 반도체 소자의 소자 분리막 형성 방법

Publications (2)

Publication Number Publication Date
KR20030000675A true KR20030000675A (ko) 2003-01-06
KR100779398B1 KR100779398B1 (ko) 2007-11-23

Family

ID=27711275

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020010036739A KR100779398B1 (ko) 2001-06-26 2001-06-26 반도체 소자의 소자 분리막 형성 방법

Country Status (1)

Country Link
KR (1) KR100779398B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101100704B1 (ko) * 2004-12-16 2011-12-30 매그나칩 반도체 유한회사 반도체 소자의 제조 방법
US8809993B2 (en) 2012-03-19 2014-08-19 Samsung Electronics Co., Ltd. Semiconductor device having isolation region

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100280813B1 (ko) * 1998-06-30 2001-03-02 김영환 반도체 소자의 소자 분리막 형성 방법
KR100309810B1 (ko) * 1998-12-29 2001-11-15 박종섭 반도체소자의소자분리막형성방법
KR20000044885A (ko) * 1998-12-30 2000-07-15 김영환 반도체 소자의 소자 분리막 형성 방법
KR20000045911A (ko) * 1998-12-30 2000-07-25 김영환 반도체장치의 locos 및 트렌치 병합 구조의 소자분리막 형성방법
KR20000044879A (ko) * 1998-12-30 2000-07-15 김영환 반도체 소자의 소자분리막 형성 방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101100704B1 (ko) * 2004-12-16 2011-12-30 매그나칩 반도체 유한회사 반도체 소자의 제조 방법
US8809993B2 (en) 2012-03-19 2014-08-19 Samsung Electronics Co., Ltd. Semiconductor device having isolation region

Also Published As

Publication number Publication date
KR100779398B1 (ko) 2007-11-23

Similar Documents

Publication Publication Date Title
KR960016502B1 (ko) 집적 회로 분리 방법
KR100567022B1 (ko) 반도체소자의 트렌치를 이용한 소자분리막 형성방법
KR19990055121A (ko) 반도체 소자 제조 방법
KR100895825B1 (ko) 반도체 소자의 소자분리막 형성방법
KR100779398B1 (ko) 반도체 소자의 소자 분리막 형성 방법
KR20010068644A (ko) 반도체장치의 소자격리방법
KR100319186B1 (ko) 트렌치 격리의 제조 방법
KR100895824B1 (ko) 반도체 소자의 소자분리막 형성방법
KR100733693B1 (ko) 반도체 소자의 소자 분리막 형성 방법
KR20000045299A (ko) 반도체 소자의 제조방법
KR100672768B1 (ko) 반도체 소자의 소자분리막 형성 방법
KR100277435B1 (ko) 반도체 장치의 트렌치 격리 형성 방법
KR100561974B1 (ko) 반도체 소자의 제조방법
KR20040059998A (ko) 반도체 장치의 소자 분리막 형성방법
KR19990021358A (ko) 반도체 소자의 소자 분리방법
KR100587607B1 (ko) 반도체 소자의 제조방법
KR20010003615A (ko) 반도체 소자의 트렌치형 소자분리막 형성방법
KR100430582B1 (ko) 반도체 소자의 제조 방법
KR101034094B1 (ko) 디봇 방지를 위한 반도체 소자 제조방법
KR100469761B1 (ko) 소자분리막 형성 방법
KR100595859B1 (ko) 반도체 소자의 제조 방법
KR20000045908A (ko) 반도체장치의 트렌치 구조의 소자분리막 형성방법
KR20010066342A (ko) 반도체소자의 소자분리막 형성방법
KR20000075301A (ko) 반도체 소자의 트렌치형 소자 분리막 형성방법
KR20050003057A (ko) 반도체 소자의 트렌치 소자분리막 형성방법

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121022

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20131017

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20141020

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee