KR100639198B1 - 반도체 장치의 소자 분리막 형성방법 - Google Patents

반도체 장치의 소자 분리막 형성방법 Download PDF

Info

Publication number
KR100639198B1
KR100639198B1 KR1020000030088A KR20000030088A KR100639198B1 KR 100639198 B1 KR100639198 B1 KR 100639198B1 KR 1020000030088 A KR1020000030088 A KR 1020000030088A KR 20000030088 A KR20000030088 A KR 20000030088A KR 100639198 B1 KR100639198 B1 KR 100639198B1
Authority
KR
South Korea
Prior art keywords
trench
oxide film
film
forming
device isolation
Prior art date
Application number
KR1020000030088A
Other languages
English (en)
Other versions
KR20010108992A (ko
Inventor
정우석
피승호
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020000030088A priority Critical patent/KR100639198B1/ko
Publication of KR20010108992A publication Critical patent/KR20010108992A/ko
Application granted granted Critical
Publication of KR100639198B1 publication Critical patent/KR100639198B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/0206—Cleaning during device manufacture during, before or after processing of insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H01L21/02236—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76294—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using selective deposition of single crystal silicon, i.e. SEG techniques

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Element Separation (AREA)

Abstract

본 발명은 반도체 메모리 소자에서 선택적 에피택셜 성장을 이용한 소자 분리막 형성공정을 개시하며, 개시된 본 발명은, 실리콘 기판 상에 패드 산화막과 하드 마스크 질화막을 차례로 형성하는 단계; 상기 하드 마스크 질화막 상에 소자분리 예정 영역을 한정하는 감광막 패턴을 형성하는 단계; 상기 감광막 패턴을 이용하여 하드 마스트 질화막과 패드 산화막 및 반도체 기판을 식각하여 트랜치를 형성하는 단계; 상기 트랜치의 양 측벽을 염산 또는 수소 기체를 이용하여 일부분 식각하는 단계; 상기 트랜치의 양 측벽이 일부분 식각된 기판 결과물에 대해 열산화 공정을 진행해서 상기 식각된 트랜치의 양측벽을 만회하는 산화막을 형성하는 단계; 상기 하드 마스크 질화막을 이용한 반응 이온 식각공정을 통하여 상기 트랜치내의 산화막을 직진 식각하는 단계; 및 상기 트랜치 내에서 선택적으로 에피택셜 층을 성장시키는 단계;를 포함하는 것을 특징으로 한다.

Description

반도체 장치의 소자 분리막 형성방법{METHOD FOR FORMING ISOLATION LAYER IN SEMICONDUCTOR DEVICE}
도 1a 및 도 1b는 종래의 반도체 장치의 소자 분리막 형성 단계를 설명하기위한 단면도.
도 2a 내지 도 2f는 본 발명의 반도체 장치의 소자 분리막 형성 단계를 설명하기 위한 단면도.
* 도면의 주요 부분에 대한 부호 설명 *
11 : 실리콘 기판 12 : 패드 산화막
13 : 하드 마스크 질화막 14 : 감광막 패턴
15 : 트랜치 15a : 양측벽이 식각된 트랜치
15b : 산화막이 적층된 트랜치 15c : 직진 식각된 트랜치
16 : 산화막 17 : 에피택셜 층
본 발명은 반도체 장치의 소자 분리막 형성방법에 관한 것으로, 보다 구체적으로는, 미세 선폭을 갖는 소자분리막으로 선택적 에피택셜 성장(Selective Epitaxial Growth: 이하, SEG)을 이용한 소자 분리막 형성방법에 관한 것이다.
일반적으로 실리콘 웨이퍼에 형성되는 반도체 장치는 개개의 회로 패턴들을 전기적으로 분리하기 위한 소자 분리 영역을 포함한다. 특히 반도체 장치가 고집적화 되고 미세화 되어감에 따라 각 개별 소자의 크기를 축소시키는 것뿐만 아니라 소자 분리 영역의 축소에 대한 연구가 활발히 진행되고 있다. 그 이유는 소자 분리 영역의 형성은 모든 제조 단계에 있어서 초기 단계의 공정으로서, 활성영역의 크기 및 후공정 단계의 공정마진을 좌우하게 되기 때문이다.
일반적으로 반도체 장치의 제조에 널리 이용되는 로코스 소자분리 방법은 공정이 간단하다는 이점이 있지만 256M DRAM급 이상의 고집적화되는 반도체 소자에 있어서는 소자 분리 영역의 폭이 감소함에 따라 버즈비크(Bird' Beak)에 의한 펀 치쓰루(Punch-Through)와 소자 분리막의 두께 감소로 인하여 그 한계점에 이르고 있다.
이에따라, 고집적화된 반도체 장치의 소자 분리에 적합한 기술로 트랜치를 이용한 소자 분리 방법, 예컨대 샬로우 트랜치 분리방법(Shallow Trench Isolation: 이하, STI)이 제안되었다.
먼저, 도 1a를 참조하면, 반도체 기판(1)상에 버퍼 역할을 하는 패드 산화막(2)과 산화를 억제하는 실리콘 질화막(3)을 순차적으로 형성한다. 다음, 실리콘 질화막(3) 상부에 소자 분리 예정 영역을 형성시키기 위한 감광막 패턴(4)을 형성한다. 이때, 감광막 패턴(4)은 얇은 폭의 소자 분리막을 형성하기 위하여 해상도가 우수한 DUV(deep ultra violet)광원을 이용하여 형성된다.
그 다음 도 1b를 참조하면, 상기 감광막 패턴(4)을 마스크로 하여, 실리콘 질화막(3), 실리콘 산화막(2) 및 반도체 기판(1)을 소정 깊이만큼 식각하여, 샬로우 트랜치(ST)를 형성한다. 레지스트 패턴(4)를 공지의 방법으로 제거하고, 샬로우 트랜치(ST)내에 통상적인 방법으로 절연막(5)을 매립한다. 이어서, 반도체 기판(1) 표면에 있는 실리콘 질화막(3) 및 실리콘 산화막(2)을 공지의 방법으로 제거하여, STI 소자 분리막을 완성한다.
그러나 상기와 같은 종래의 소자 분리막 형성 방법은 다음과 같은 문제점이 있다.
현재 대부분의 생산 디바이스에서 소자 분리 기술로 이용되고 있는 STI 구조는 형성된 트랜치에 화학기상 증착방법을 이용하여 절연막을 매립하는 공정이 어느정도의 스케일 까지 가능할 것인가가 중요하다. 하지만 종래의 매립 기술로는 미세선폭, 예컨대, 0.1㎛ 이하의 미세선폭에서 약간의 보이드(void)없이 매립하는 기술이 거의 불가능하다.
또한, 소자 분리막의 선폭이 지나치게 좁아질 경우, 이웃하는 소자에 가해진 전계는 그 주변 소자에 영향을 미치게 된다. 이러한 영향은 소자간의 분리특성을 저하시키게 되며 또한, 문턱전압에까지 영향을 주게된다.
따라서, 본 발명은 상기와 같은 문제점을 해결하기 위해 안출된 것으로, 선택적 에피택셜 성장을 이용하여 소자 분리막 형성방법을 제공하는 것을 그 목적으로 한다.
상기와 같은 목적을 달성하기 위하여, 본 발명은, 실리콘 기판 상에 패드 산화막과 하드 마스크 질화막을 차례로 형성하는 단계; 상기 하드 마스크 질화막 상에 소자분리 예정 영역을 한정하는 감광막 패턴을 형성하는 단계; 상기 감광막 패턴을 이용하여 하드 마스트 질화막과 패드 산화막 및 반도체 기판을 식각하여 트랜치를 형성하는 단계; 상기 트랜치의 양 측벽을 염산 또는 수소 기체를 이용하여 일부분 식각하는 단계; 상기 트랜치의 양 측벽이 일부분 식각된 기판 결과물에 대해 열산화 공정을 진행해서 상기 식각된 트랜치의 양측벽을 만회하는 산화막을 형성하는 단계; 상기 하드 마스크 질화막을 이용한 반응 이온 식각공정을 통하여 상기 트랜치내의 산화막을 직진 식각하는 단계; 및 상기 트랜치 내에서 선택적으로 에피택셜 층을 성장시키는 단계;를 포함하는 반도체 장치의 소자 분리막 형성방법을 제공한다.
상기 패드 산화막은 바람직하게 50 ~ 200Å 두께로 형성되고, 그 상부에 증착되는 하드 마스크 질화막은 500 ~ 3000Å 두께로 형성된다.
또한 상기 트랜치는 1500 ~ 5000Å 깊이로 형성하며, 트랜치 각도는 87 ~ 90도로 진행한다.
상기 트랜치의 양측벽을 염산 또는 수소 기체를 이용하여 소정부분 식각하는 방법에 있어서, LPCVD 또는 RTP 장비내에서 온도는 700 ~ 1200℃ 범위에서 염산은 10 ~ 1000sccum, 수소는 1 ~ 100slm, 그리고 압력은 0.01 ~ 760 Torr 조건으로 바람직하게 25 ~ 100Å 폭으로 식각한다.
또한, 상기 열산화 공정에 의한 산화막 형성에 있어서, 바람직하게 성장 온 도는 800 ~ 1100℃ 범위이고, 성장 두께는 50 ~ 200Å 정도이고 이 때, 성장 두께의 최적화는 상기 식각된 트랜치 양측면이 만회되도록 산화막을 형성시키는 것이다.
아울러, 상기 직진 식각된 트랜치 저면에 잔류되어 있는 유기물과 산화막을 제거하기 위해 2단계 EX-SITU 방법으로 클리닝 공정을 수행하고 그리고나서, 선택적 에피택셜 성장 전에 에피택셜 성장 분위기에서 IN-SITU 방법으로 자연 산화막을 제거한다.
상기 EX-SITU 방법의 제1 단계 클리닝은 H2SO4와 H2O2수용액을 합친용액으로 바람직하게 부피비 3:1 ~ 50:1로, 온도는 100 ~ 130℃ 및 처리 시간은 3 ~ 10분 정도로 진행하여 유기물을 제거한다. 아울러 제2 단계 클리닝은 희석화된 HF용액으로 바람직하게 50:1 ~ 500:1 용액의 비율로 50 ~ 100℃ 범위에서 수행하고, 처리 시간은 보통 산화막 제거정도가 30Å 미만이 되도록 시간을 설정하여 산화막을 제거한다.
상기 IN-SITU 방법의 자연산화막 제거 공정에 있어서, LPCVD 장비 또는 UHV-CVD 장비를 이용하며, 상기 LPCVD 장비의 경우, 고온 상태에서 수소를 주입하여 수소 환원 반응으로 자연산화막을 제거하고, 상기 UHV-CVD 장비의 경우 진공 클리닝 방식으로 바람직하게 700 ~ 750℃ 사이의 진공 분위기에서 10-7 Torr 이하의 압력에서 10 ~ 200 sec동안 진행하여 자연산화막을 제거한다.
상기 선택적 에피택셜 성장공정이 LPCVD 장치에 의해 형성됨에 있어서, DCS - H2 - HCL 가스 시스템을 적용할 경우, 바람직하게 온도는 750 ~ 850℃, 압력은 5 ~ 100 Torr 및 처리 가스는 DCS = 0.1 ~ 1, HCL = 0 ~ 1.0, H2 = 30 ~ 150 slm 조건에서 진행되며, MS - H2 - HCL 가스 시스템을 적용할 경우, 온도와 압력은 상기와 같으며, 처리 가스는 MS = 0.1 ~ 1, HCL = 0.5 ~ 5, H2 = 30 ~ 150slm 조건에서 진행된다.
또한, 상기 선택적 에피택셜 성장공정이 UHV-CVD 장치에 의해 형성됨에 있어서, 진공 분위기에서 바람직하게 온도는 600 ~ 750℃, 압력은 1 ~ 5 mTorr 및 처리가스는 Si2H6 = 1 ~ 20 sccm, H2 = 0 또는 1 ~ 100 sccm, Cl = 0.01 ~ 5sccm 조건에서 진행된다.
(실시예)
이하, 첨부한 도면에 의거하여 본 발명의 바람직한 실시예를 자세히 설명하도록 한다.
도 2a 내지 도 2f는 본 발명의 선택적 에피택셜 성장을 이용한 소자분리 형성 방법에 관한 것이다.
먼저, 도 2a를 참조하면, 반도체 기판(11)상부에 버퍼 역할을 하는 패드 산화막(12)과 산화를 억제하는 하드 마스크 질화막(13)을 차례로 형성한다. 그런다음, 소자분리 예정영역을 제외한 부분에 감광막 패턴(14)을 형성한다.
그 다음 도 2b를 참조하면, 상기 감광막 패턴(14)에 의해 하드 마스크 질화막(13), 패드 산화막(12), 및 반도체 기판(11)을 공지의 방식으로 소정부분 식각하 여 트랜치(15)를 형성한다. 이 때, 상기 패드 산화막(12)은 바람직하게 50 ~ 200Å 정도의 두께로 형성되고, 그 상부에 증착되는 하드 마스크 질화막(13)은 500 ~ 3000Å 정도의 두께로 형성된다. 또한 상기 트랜치는 1500 ~ 5000Å 깊이로 형성되며, 트랜치 각도는 87 ~ 90도 정도로 진행한다.
다음으로, 도 2c를 참조하면, 공지의 방법에 의해 감광막 패턴(14)을 제거하고, 선택적 식각 능력이 뛰어난 염산 또는 수소 가스를 이용하여 트랜치의 양측면을 소정부분 식각한다. 이 때, 식각 조건은 저압력 화학기상 증착(LPCVD) 또는 급속 열처리(RTP) 장비에 의해 온도는 700 ~ 1200℃ 범위에서 염산은 10 ~ 1000sccum, 수소는 1 ~ 100slm, 및 압력은 0.01 ~ 760 Torr조건으로 바람직하게 25 ~ 100Å 두께로 식각하여 도시된 바와같이 내부 측벽이 식각된 트랜치(15a)를 형성한다.
그 다음으로, 도 2d를 참조하면, 열 산화 공정을 수행하여 상기 내부 측벽이 식각된 트랜치(15a)내에 산화막(16)을 형성시킨다. 여기서, 상기 산화막(16) 성장 조건은 바람직하게 800 ~ 1100℃의 온도 및 성장 두께는 50 ~ 200Å 정도이고 이 때, 성장 두께의 최적화는 상기 식각된 트랜치(15a) 양측면이 만회되도록 산화막 (16)을 형성시킨다. 상기 트랜치(15a)에 형성된 산화막(16)은 도시된 바와 같이 그 하부층 보다는 양 측면의 산화막(16) 성장속도가 더 크다.
도 2e를 참조하면, 반응 이온 식각 공정(reactive ion etch)을 통하여 상기 트랜치(15a)내에 형성된 산화막(16)을 식각한다. 이 때, 반응 이온 식각 공정시 상기 하드 마스크 질화막으로 인하여 직진 식각 현상이 발생되어, 결과적으로 상기 트랜치(15a)의 저면에 형성된 산화막(16)만이 식각된다.
하지만, 상기 결과에 의해 산화막(16)이 식각된 트랜치(15a) 하부층에는 약간의 유기물과 산화막이 잔류(도시되지 않음)되어 남게된다. 그러므로, 상기 직진 식각된 트랜치(15a) 저면에 잔류되어 있는 유기물과 산화막을 제거하기 위해 EX-SITU 방법으로 클리닝 공정을 수행하고 그리고나서, 선택적 에피택셜 성장 전에 에피택셜 성장 분위기에서 IN-SITU 방법으로 자연 산화막을 제거한다.
상기 EX-SITU 방법의 1차 클리닝은 H2SO4와 H2O2수용액을 합친 용액으로 바람직하게 부피비 3:1 ~ 50:1로, 온도는 100 ~ 130℃ 및 처리 시간은 3 ~ 10분 정도로 진행하여 유기물을 제거한다. 아울러 2차 클리닝은 희석된 HF용액으로 바람직하게 50:1 ~ 500:1 용액의 비율로 50 ~ 100℃ 범위에서 수행하고, 처리 시간은 보통 산화막 손실 정도가 30Å 미만이 되도록 시간을 설정하여 산화막을 제거한다.
상기 IN-SITU 방법의 자연산화막 제거 공정에 있어서, LPCVD 장비 또는 UHV-CVD 장비를 이용하며, 상기 LPCVD 장비의 경우, 고온 상태에서 수소를 주입하여 수소 환원 반응으로 자연산화막을 제거하고, 상기 UHV-CVD 장비의 경우 진공 클리닝 방식으로 바람직하게 700 ~ 750℃ 사이의 진공 분위기에서 10-7 Torr 이하의 압력에서 10 ~ 200 sec동안 진행하여 자연산화막을 제거한다.
그 다음으로 도 2f를 참조하면, 상기 클리닝 공정이 수행된 트랜치 하부층에서에서 적당한 높이로 선택적으로 에피택셜층(17)을 성장 시킨다. 상기 에피택셜 층(17)은 주지된 바와 같이 질화막이나 산화막에서는 실리콘이 성장될 수 없으므 로, 에피택셜 층은 도시된 바와 같이 반응 이온 식각을 통하여 식각된 트랜치 하부층에서만 성장된다. 여기서, 상기 선택적 에피택셜 성장공정이 LPCVD 장치에 의해 형성됨에 있어서, DCS - H2 - HCl 가스 시스템을 적용할 경우, 바람직하게 온도는 750 ~ 850℃, 압력은 5 ~ 100 Torr 및 처리 가스는 DCS = 0.1 ~ 1, HCL = 0 ~ 1.0, H2 = 30 ~ 150 slm 조건에서 진행되며, MS - H2 - HCL 가스 시스템을 적용할 경우, 온도와 압력은 상기와 같으며, 처리 가스는 MS = 0.1 ~ 1, HCL = 0.5 ~ 5, H2 = 30 ~ 150slm 조건에서 진행된다.
또한, 상기 선택적 에피택셜 성장공정이 UHV-CVD 장치에 의해 형성됨에 있어서, 진공 분위기에서 바람직하게 온도는 600 ~ 750℃, 압력은 1 ~ 5 mTorr 및 처리가스는 Si2H6 = 1 ~ 20 sccm, H2 = 0 또는 1 ~ 100 sccm, Cl = 0.01 ~ 5sccm 조건에서 진행된다.
이상에서 자세히 설명된 바와같이, 본 발명에 의하면, 트랜치의 양측면을 적당한 두께로 식각하고, 상기 식각된 측면 부분이 만회되도록 다시 열 산화 공정에 의해 소자 분리 역할을 하는 산화막을 형성한다. 그런다음, 상기 트랜치 양측면과 하부층에 형성된 산화막을 하드 마스크 질화막을 이용하여 반응 이온 에치 방법에 의해 식각함으로써, 상기 산화막의 하부층만을 직진 식각하여 후속 공정으로 에피택셜 층을 성장시킨다.
이에따라, 소자분리막의 선폭의 축소에 따른 샬로우 트랜치 분리공정에서의 매립 기술상의 문제점을 해결하였으며, 동시에 미세선폭에 따른 전기적 특성 저하, 예컨대, 문턱전압 저하 등의 문제점을 해결하여 전기적 특성의 개선 효과를 거둘수 있다.
기타 본 발명은 그 요지를 일탈하지 않는 범위에서 다양하게 변경하여 실시할 수 있다.

Claims (12)

  1. 실리콘 기판 상에 패드 산화막과 하드 마스크 질화막을 차례로 형성하는 단계;
    상기 하드 마스크 질화막 상에 소자분리 예정 영역을 한정하는 감광막 패턴을 형성하는 단계;
    상기 감광막 패턴을 이용하여 하드 마스트 질화막과 패드 산화막 및 반도체 기판을 식각하여 트랜치를 형성하는 단계;
    상기 트랜치의 양 측벽을 염산 또는 수소 기체를 이용하여 일부분 식각하는 단계;
    상기 트랜치의 양 측벽이 일부분 식각된 기판 결과물에 대해 열산화 공정을 진행해서 상기 식각된 트랜치의 양측벽을 만회하는 산화막을 형성하는 단계;
    상기 하드 마스크 질화막을 이용한 반응 이온 식각공정을 통하여 상기 트랜치내의 산화막을 직진 식각하는 단계; 및
    상기 트랜치 내에서 선택적으로 에피택셜 층을 성장시키는 단계;
    를 포함하는 것을 특징으로 하는 반도체 장치의 소자분리막 형성방법.
  2. 제 1항에 있어서, 상기 패드 산화막은 50 ~ 200Å 두께로 형성하고, 상기 하드 마스크 질화막은 500 ~ 3000Å 두께로 형성하는 것을 특징으로 하는 반도체 장치의 소자분리막 형성방법.
  3. 제 1항에 있어서, 상기 트랜치는 1500 ~ 5000Å 깊이로 형성하며, 트랜치 각도는 87 ~ 90도로 진행하는 것을 특징으로 하는 반도체 장치의 소자분리막 형성방법.
  4. 제 1항에 있어서, 상기 트랜치의 양측벽을 염산 또는 수소 가스를 이용하여 일부분 식각하는 단계는 LPCVD 또는 RTP 장비내에서 온도를 700 ~ 1200℃ 범위로 하고, 염산은 10 ~ 1000sccum, 수소는 1 ~ 100slm, 그리고 압력은 0.01 ~ 760 Torr 조건으로 25 ~ 100Å 폭으로 식각하는 것을 특징으로 하는 반도체 장치의 소자분리막 형성방법.
  5. 제 1항에 있어서, 상기 열산화 공정에 의해 산화막을 형성하는 단계는 성장 온도를 800 ~ 1100℃ 범위로 하고, 성장 두께를 50 ~ 200Å로 하는 것을 특징으로 하는 반도체 장치의 소자분리막 형성방법.
  6. 제 1항에 있어서, 상기 산화막 식각 공정후 트랜치 저면에 잔류되어 있는 유기물과 산화막을 제거하는 공정을 더 포함하는 것을 특징으로 하는 반도체 장치의 소자분리막 형성방법.
  7. 제 6항에 있어서, 상기 유기물과 산화막 제거 공정은 EX-SITU 방법으로 2단계의 클리닝 공정으로 수행하고 그리고나서, 선택적 에피택셜 성장 전에 에피택셜 성장 분위기에서 IN-SITU 방법으로 자연 산화막을 제거하는 것을 특징으로 하는 반도체 장치의 소자분리막 형성방법.
  8. 제 7항에 있어서, 상기 EX-SITU 방법의 제1 단계 클리닝은 H2SO4와 H2O2수용액을 합친용액으로 부피비 3:1 ~ 50:1로, 온도는 100 ~ 130℃ 및 처리 시간은 3 ~ 10분 정도로 진행하여 유기물을 제거하는 것을 특징으로 하는 반도체 장치의 소자분리막 형성방법.
  9. 제 7항에 있어서, 상기 EX-SITU 방법의 제2 단계 클리닝은 희석화된 HF용액으로 50:1 ~ 500:1 용액의 비율로 50 ~ 100℃ 범위에서 수행하고, 처리 시간은 보통 산화막 제거정도가 30Å 미만이 되도록 시간을 설정하여 산화막을 제거하는 것을 특징으로 하는 반도체 장치의 소자분리막 형성방법.
  10. 제 7항에 있어서, 상기 IN-SITU 방법의 자연산화막 제거 공정에 있어서, LPCVD 장비 또는 UHV-CVD 장비를 이용하며, 상기 LPCVD 장비의 경우, 고온 상태에서 수소기체를 주입하여 수소 환원 반응으로 자연산화막을 제거하고, 상기 UHV-CVD 장비의 경우 진공 클리닝 방식으로 700 ~ 750℃ 사이의 진공 분위기에서 10-7 Torr 이하의 압력에서 10 ~ 200 sec동안 진행하여 자연산화막을 제거하는 것을 특징으로 하는 반도체 장치의 소자분리막 형성방법.
  11. 제 1항에 있어서, 상기 선택적 에피택셜 성장공정이 LPCVD 장치에 의한 형성은 DCS - H2 - HCl 가스 시스템을 적용할 경우, 온도는 750 ~ 850℃, 압력은 5 ~ 100 Torr 및 처리 가스는 DCS = 0.1 ~ 1, HCL = 0 ~ 1.0, H2 = 30 ~ 150 slm 조건에서 진행되며, MS - H2 - HCL 가스 시스템을 적용할 경우, 온도와 압력은 상기와 같으며, 처리 가스는 MS = 0.1 ~ 1, HCL = 0.5 ~ 5, H2 = 30 ~ 150slm 조건에서 진행되는 것을 특징으로 하는 반도체 장치의 소자분리막 형성방법.
  12. 제 1항에 있어서, 상기 선택적 에피택셜 성장공정이 UHV-CVD 장치에 의한 형성은, 진공 분위기에서 온도는 600 ~ 750℃, 압력은 1 ~ 5 mTorr 및 처리가스는 Si2H6 = 1 ~ 20 sccm, H2 = 0 또는 1 ~ 100 sccm, Cl = 0.01 ~ 5sccm 조건에서 진행되는 것을 특징으로 하는 반도체 장치의 소자분리막 형성방법.
KR1020000030088A 2000-06-01 2000-06-01 반도체 장치의 소자 분리막 형성방법 KR100639198B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020000030088A KR100639198B1 (ko) 2000-06-01 2000-06-01 반도체 장치의 소자 분리막 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020000030088A KR100639198B1 (ko) 2000-06-01 2000-06-01 반도체 장치의 소자 분리막 형성방법

Publications (2)

Publication Number Publication Date
KR20010108992A KR20010108992A (ko) 2001-12-08
KR100639198B1 true KR100639198B1 (ko) 2006-10-31

Family

ID=41754196

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000030088A KR100639198B1 (ko) 2000-06-01 2000-06-01 반도체 장치의 소자 분리막 형성방법

Country Status (1)

Country Link
KR (1) KR100639198B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100569510B1 (ko) * 2004-06-16 2006-04-07 주식회사 하이닉스반도체 반도체 소자의 소자 분리막 형성 방법

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR920017213A (ko) * 1991-02-18 1992-09-26 문정환 반도체 장치의 소자격리 방법
JPH0555362A (ja) * 1991-08-28 1993-03-05 Oki Electric Ind Co Ltd 半導体集積回路装置の製造方法
KR0135068B1 (ko) * 1992-12-22 1998-04-20 문정환 반도체 소자간의 다중 활성영역 형성방법
KR19980083840A (ko) * 1997-05-19 1998-12-05 윤종용 선택적 에피택셜 성장에 의한 소자분리방법
KR0179555B1 (ko) * 1994-12-30 1999-04-15 김주용 반도체 장치의 소자 분리방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR920017213A (ko) * 1991-02-18 1992-09-26 문정환 반도체 장치의 소자격리 방법
JPH0555362A (ja) * 1991-08-28 1993-03-05 Oki Electric Ind Co Ltd 半導体集積回路装置の製造方法
KR0135068B1 (ko) * 1992-12-22 1998-04-20 문정환 반도체 소자간의 다중 활성영역 형성방법
KR0179555B1 (ko) * 1994-12-30 1999-04-15 김주용 반도체 장치의 소자 분리방법
KR19980083840A (ko) * 1997-05-19 1998-12-05 윤종용 선택적 에피택셜 성장에 의한 소자분리방법

Also Published As

Publication number Publication date
KR20010108992A (ko) 2001-12-08

Similar Documents

Publication Publication Date Title
KR960016502B1 (ko) 집적 회로 분리 방법
KR100555472B1 (ko) 선택적 에피택셜 성장을 이용한 트렌치 소자 분리 방법
KR0161430B1 (ko) 스페이서를 이용한 트렌치 형성방법
KR100639198B1 (ko) 반도체 장치의 소자 분리막 형성방법
KR0140655B1 (ko) 반도체 장치의 소자 분리방법
KR20050006511A (ko) 반도체소자의 소자분리막 형성방법
KR100419872B1 (ko) 반도체소자 격리방법
KR100895810B1 (ko) 반도체 소자의 소자분리막 형성방법
KR100510994B1 (ko) 복합 반도체소자의 소자분리막 형성방법
WO2022022008A1 (zh) 半导体结构的形成方法及半导体结构
KR100557960B1 (ko) 반도체 장치의 소자 분리막 형성 방법
KR100895388B1 (ko) 반도체소자의 제조방법
KR100779398B1 (ko) 반도체 소자의 소자 분리막 형성 방법
KR100357199B1 (ko) 반도체 소자의 제조방법
KR100446279B1 (ko) 반도체장치의 트랜치 식각방법
KR100480918B1 (ko) 반도체 소자의 소자분리막 형성방법
KR100474863B1 (ko) 반도체 소자의 소자 분리막 형성 방법
US6780774B2 (en) Method of semiconductor device isolation
KR100528448B1 (ko) 반도체 소자의 트렌치 소자분리 방법
KR20030052663A (ko) 반도체소자의 분리 방법
KR100473728B1 (ko) 반도체 소자의 소자 분리막 형성 방법
KR100541707B1 (ko) 반도체 소자의 소자분리막 형성방법
KR20020056266A (ko) 반도체 소자의 소자분리막 제조방법
KR20040006322A (ko) 반도체 소자의 소자분리막 형성방법
KR100373710B1 (ko) 반도체 소자의 얕은 트렌치 소자 분리 영역 형성 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100920

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee