KR100528448B1 - 반도체 소자의 트렌치 소자분리 방법 - Google Patents

반도체 소자의 트렌치 소자분리 방법 Download PDF

Info

Publication number
KR100528448B1
KR100528448B1 KR10-2003-0098790A KR20030098790A KR100528448B1 KR 100528448 B1 KR100528448 B1 KR 100528448B1 KR 20030098790 A KR20030098790 A KR 20030098790A KR 100528448 B1 KR100528448 B1 KR 100528448B1
Authority
KR
South Korea
Prior art keywords
trench
etching
film
pad nitride
gas
Prior art date
Application number
KR10-2003-0098790A
Other languages
English (en)
Other versions
KR20050067773A (ko
Inventor
조상훈
공필구
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR10-2003-0098790A priority Critical patent/KR100528448B1/ko
Publication of KR20050067773A publication Critical patent/KR20050067773A/ko
Application granted granted Critical
Publication of KR100528448B1 publication Critical patent/KR100528448B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H01L21/0276—Photolithographic processes using an anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Drying Of Semiconductors (AREA)
  • Element Separation (AREA)

Abstract

본 발명은 반도체 소자의 소자분리 방법에 관한 것으로 특히, 실리콘 기판을 식각하여 트렌치를 형성할 때의 식각 레시피를 적절히 조절하여 V-형태의 트렌치를 형성하고, 탑 라운드 없는 프로파일(No top round profile)을 형성하여, 모우트(moat) 깊이에 대한 균일성 저하를 방지한 발명이다. 이를 위한 본 발명은, 트렌치 탑 코너 라운드를 갖지 않는 반도체 소자의 트렌치 소자분리 방법에 있어서, 반도체 기판 상에 패드산화막, 패드질화막, 반사방지막 및 패터닝된 감광막을 적층형성하는 단계; 상기 패터닝된 감광막을 이용하여 상기 반사방지막을 식각하여 패드질화막을 노출시키는 단계; CF4/CH3/Ar 가스조합을 이용하여 상기 패드질화막을 식각하되, 상기 CF4 와 CHF3 의 비율을 1 : 1 로 유지하여 폴리머의 발생을 억제하면서 상기 패드질화막을 식각하는 단계; 및 Cl2/CF4/HBr/O2 가스조합을 사용하되, Cl2 가스와 O2 가스의 비율을 7 : 1 ∼ 10 : 1 로 하며, 압력은 20 ∼ 40 m torr 를 적용하여 실리콘 기판을 식각하여 바닥부분이 V-형태인 트렌치를 형성하는 단계를 포함하여 이루어진다.

Description

반도체 소자의 트렌치 소자분리 방법{SHALLOW TRENCH ISOLATION METHOD OF SEMICONDUCTOR DEVICE}
본 발명은 반도체 소자의 트렌치 소자분리 방법에 관한 것으로 특히, 탑 라운드를 가지지 않으며, V-형태의 프로파일을 갖는 트렌치 소자분리 방법에 관한 것이다.
반도체 소자를 제조하는 경우, 소자를 전기적으로 분리시키기 위하여 소자분리막이 형성되고 있다. 이러한 소자분리막을 형성하는 방법으로는 통상적으로 열산화막을 이용한 국부적 산화방법(Local Oxidation of Silicon : LOCOS)과 집적도에 유리한 트렌치(trench) 구조를 이용한 얕은 트렌치 소자분리막 형성방법(Shallow Trench Isolation : STI)이 많이 적용되고 있다.
그 중에서 열산화막 등을 이용한 로코스(LOCOS) 기법은, 반도체 소자의 디자인 룰(design rule)의 감소에 따른 필드산화막 열화와 같은 공정의 불안정 요인과, 버즈비크(bird's beak)에 따른 활성영역의 감소와 같은 문제점을 갖고 있기 때문에 이를 해결할 수 있는 소자분리 기술에 요구되었다.
이에 따라 대두된 기술이 얕은 트렌치 소자분리 기법(Shallow Trench Isolation : 이하, STI)이다. 트렌치 소자분리 기법은 패드 산화막, 패드질화막 및 감광막 등을 이용하여 반도체 기판에 트렌치를 형성하고, 트렌치 내부를 매립특성이 우수한 HDP 산화막 등으로 매립한 뒤, CMP 공정 등을 적용하여 표면을 평탄화 한 후, 습식식각제로 상기 패드산화막과 패드 질화막을 제거하여 마무리 되는 소자분리 기법으로, 이러한 STI 기법은 초고집적 반도체 소자 제조 공정에의 적용이 유망한 기술이다.
이때, 패드질화막을 제거하기 위해 인산용액 등을 이용한 습식식각 공정과, 패드산화막을 제거하기 위해 HF 용액 또는 BOE 용액 등을 이용한 습식식각이 진행되는 바, 이러한 습식식각 공정의 결과, 소자분리막의 높이가 활성영역의 높이보다 낮아지는 모우트(moat)가 발생하였으며, 이러한 모우트는 후속 세정공정을 거치면서 더욱 깊게 형성되어 소자의 특성을 열화시키는 요인이 되고 있었다.
때문에, 모우트 현상을 억제하기 위해 트렌치 탑 코너(top corner)부분이 라운드 형태를 갖도록 함이 바람직하다. 후술할 것이지만 도2a는 종래기술에 따른 트렌치 소자분리 방법에 따라 형성된 트렌치 프로파일을 도시한 도면으로, 이를 참조하면, 트렌치의 탑 코너 부분이 굴곡지게 라운드 되어 있음을 알 수 있다.
지금까지 폴리머 등을 이용하여 트렌치 탑 코너 부분이 라운드 형태를 갖게 형성하는 방법이 제안되었으나, 그 공정재현성이 불확실하여, 라운드 프로파일의 균일성을 콘트롤 하기 어려운 문제가 있었다.
즉, 트렌치 탑 코너부분을 라운드 형태로 형성하는 종래방법에서는 탑 라운드 프로파일의 균일성 제어가 어렵기 때문에, 오히려 모우트 형성을 억제하는 데 어려움이 있었다.
또한, 도2를 참조하면 종래기술에 따른 트렌치 프로파일은 바닥(bottom)부분에서 일정정도의 임계치(critical dimension : CD)를 확보하는 공정을 채택하고 있었는데, 이러한 형태는 후속 HDP 절연막 매립에 불리한 형태를 갖고 있었다.
본 발명은 상기한 종래의 문제점을 해결하기 위한 것으로, V-형태의 트렌치 프로파일을 만들기 위하여 식각공정의 레시피를 변화시킨 반도체 소자의 트렌치 소자분리 방법을 제공함을 그 목적으로 한다.
상기한 목적을 달성하기 위한 본 발명은, 트렌치 탑 코너 라운드를 갖지 않는 반도체 소자의 트렌치 소자분리 방법에 있어서, 반도체 기판 상에 패드산화막, 패드질화막, 반사방지막 및 패터닝된 감광막을 적층형성하는 단계; 상기 패터닝된 감광막을 이용하여 상기 반사방지막을 식각하여 패드질화막을 노출시키는 단계; CF4/CH3/Ar 가스조합을 이용하여 상기 패드질화막을 식각하되, 상기 CF4 와 CHF3 의 비율을 1 : 1 로 유지하여 폴리머의 발생을 억제하면서 상기 패드질화막을 식각하는 단계; 및 Cl2/CF4/HBr/O2 가스조합을 사용하되, Cl2 가스와 O2 가스의 비율을 7 : 1 ∼ 10 : 1 로 하며, 압력은 20 ∼ 40 m torr 를 적용하여 실리콘 기판을 식각하여 바닥부분이 V-형태인 트렌치를 형성하는 단계를 포함하여 이루어진다.
본 발명에서는 V-형태의 트렌치 프로파일을 만들기 위하여 다음과 같이 식각 레시피를 변경하였다.
우선, 감광막을 식각하는 공정은 CF4/CH3/O2 가스조합을 사용하며, 패드질화막을 식각하는 공정은 CF4/CH3/Ar 가스조합을 사용한다. 그리고, 트렌치 형성을 위해 실리콘 기판을 식각하는 공정은 Cl2/CF4/HBr/O2 가스조합을 사용하였다.
이와같은 가스조합과 본 발명 특유의 레시피를 사용한 결과, 탑 라운드가 없으며(No top round) 트렌치의 경사가 좀더 완만한 프로파일을 얻을 수 있어 후속 갭필공정의 마진을 향상시킬 수 있었다.
특히, 트렌치 형성을 위해 실리콘 기판을 식각하는 공정은, 20 ∼ 40 mm torr의 압력과 900 ∼ 1400W 의 소스 파워, 150 ∼ 400 W 의 바이어스 파워를 사용하며, 이때 Cl2 가스와 O2 가스의 비율은 7 : 1 ∼ 10 : 1 로 하는 것이 V-형태의 프로파일을 얻는데 가장 바람직하였으며, 전술한 레시피를 사용하는 경우에는 웨이퍼 전체에 걸쳐서 균일한 특성을 얻을 수 있었다.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부된 도면을 참조하여 설명한다.
도1은 본 발명의 일실시예에 따른 식각공정을 적용하기 전에, 반도체 기판(10) 상에 패드산화막(11), 패드질화막(12), 반사방지막(13), 감광막 패턴(14)이 적층되어 형성된 모습을 도시한 도면이다.
이와같은 구조를 형성한 다음, 본 발명의 일실시예에 따른 식각공정을 적용하여 트렌치를 형성한다.
우선, 감광막 패턴(14)을 식각배리어로 하여 반사방지막(13)을 식각하는 공정은, 80m torr의 압력, 300W 의 소스파워, 50 sccm 의 CF4, 30 sccm 의 CHF3, 7 sccm 의 O2 를 이용하여 36 초 동안 진행하였으며, 자기장은 인가하지 않았다.
다음으로, 반사방지막(13) 하부의 패드질화막(12)을 식각하는 공정은, 40m torr의 압력, 700W 의 소스파워, 10 sccm 의 CF4, 10 sccm 의 CHF3, 75 sccm 의 Ar 을 이용하여 20 초 동안 진행하였으며, 자기장은 인가하지 않았다. 이때, 소스 파워는 400 ∼ 700 W 의 범위를 갖으며, 압력은 30 ∼ 60 m torr의 범위를 갖는다.
이와같이 패드 질화막을 식각하는 공정에서, CF4 와 CHF3 의 비율을 1 : 1 로 유지하게 되면(본 발명의 일실시예에서는 각각 10 sccm 로 설정), 폴리머(polymer)의 발생을 억제할 수 있기 때문에, 트렌치 탑 코너 부분을 라운드 없이 형성할 수 있다.
이어서, V-형태의 트렌치를 형성하기 위해 실리콘 기판을 식각하는 공정이 진행되는데, 이 식각공정이 본 발명에서 가장 중요한 공정이며 특히, Cl2 가스와 O2 가스의 비율이 중요하다.
즉, Cl2 가스와 O2 가스의 비율을 7 : 1 ∼ 10 : 1 로 하며, 공정압력은 20 ∼ 40 m torr 를 적용하게 되면, 트렌치의 경사가 완만해져서 V-형태의 트렌치 프로파일을 얻을 수 있다. 그리고, 소스 파워는 900 ∼ 1400 W 의 범위를 갖으며, 바이어스 파워는 150 ∼ 400 W 의 범위를 갖는다.
본 발명의 일실시예에서는 실리콘 기판을 식각하는 식각공정에서, 30m torr의 압력, 1000 W 의 소스파워, 350 W의 바이어스 파워, 80 sccm 의 Cl2, 10 sccm 의 O2 를 이용하여 56 초 동안 진행하였다.
전술한 실리콘 기판 식각공정 전에 BT(Black Through) 스텝으로, 10m torr의 압력, 600 W 의 소스파워, 90 W의 바이어스 파워, 80 sccm 의 CF4, 를 이용한 공정이 진행될 수도 있다.
이와같이 실리콘 기판을 식각하는 공정이 진행된 이후에, LET(Light Etch Treatment) 공정이 진행된다. 본 발명의 일실시예에 따른 LET 공정은 500m torr의 압력, 600 W 의 소스파워, 150 sccm 의 CF4, 350 sccm 의 O2 를 이용하여 14초 동안 진행하였다.
도2b는 전술한 공정을 통해 트렌치를 식각한 후의 프로파일을 도시한 도면으로, 이를 참조하면 트렌치 탑 코너 부분에는 라운드가 형성되어 있지 않으며, 트렌치의 바닥부분에서는 V-형태를 갖게 트렌치가 형성되어 있음을 알 수 있다.
도2c는 본 발명의 일실시예에 따른 식각공정을 적용한 경우에, 그 균일도를 나타낸 FICD 데이터를 도시한 도면으로, 웨이퍼 전체에 걸쳐서 점선으로 표시된 박스(box)권 내부에 위치하고 있어 균일도가 우수함을 알 수 있다.
이와같이 본 발명에서는 트렌치 갭필에 사용되는 HDP 산화막의 갭필을 보다 유리하게 만들고, 종래의 탑 라운드를 채택하는 스ㅋ킴(scheme)에서 발생하였던 탑 라운드 균일성(top rounf uniformity) 콘트롤의 어려움으로 인한 모우트 형성억제의 어려움을 개선할 수 있었다.
이상에서 설명한 바와 같이 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명이 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능함이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
본 발명을 반도체 소자의 제조에 적용하면, 후속 HDP 산화막 갭필을 보다 유리하게 할 수 있으며, 종래의 탑 라운드를 채택하는 스킴(scheme)에서 발생하였던 탑 라운드 균일성(top rounf uniformity) 콘트롤의 어려움으로 인한 모우트 형성억제의 어려움을 개선할 수 있었다.
도1은 기판에 트렌치를 형성하기 위하여, 패드질화막과 포토레지스트 등이 적층된 모습을 도시한 단면도,
도2a는 종래기술에 따라 탑 라운드를 갖는 트렌치 프로파일을 도시한 도면,
도2b는 본 발명의 일실시예에 따라 탑 라운드가 없으며, V-형태를 갖는 트렌치 프로파일을 도시한 도면,
도2c는 본 발명의 일실시예에 따른 트렌치 소자분리 공정의 FICD 데이터를 도시한 그래프.
*도면의 주요부분에 대한 부호의 설명*
10 : 기판
11 : 패드산화막
12 : 패드질화막
13 : 반사방지막
14 : 포토레지스트

Claims (3)

  1. 트렌치 탑 코너 라운드를 갖지 않 는 반도체 소자의 트렌치 소자분리 방법에 있어서,
    반도체 기판 상에 패드산화막, 패드질화막, 반사방지막 및 패터닝된 감광막을 적층형성하는 단계;
    상기 패터닝된 감광막을 이용하여 상기 반사방지막을 식각하여 패드질화막을 노출시키는 단계;
    CF4/CH3/Ar 가스조합을 이용하여 상기 패드질화막을 식각하되, 상기 CF4 와 CHF3 의 비율을 1 : 1 로 유지하여 폴리머의 발생을 억제하면서 상기 패드질화막을 식각하는 단계; 및
    Cl2/CF4/HBr/O2 가스조합을 사용하되, Cl2 가스와 O2 가스의 비율을 7 : 1 ∼ 10 : 1 로 하며, 압력은 20 ∼ 40 m torr 를 적용하여 실리콘 기판을 식각하여 바닥부분이 V-형태인 트렌치를 형성하는 단계
    를 포함하여 이루어지는 반도체 소자의 트렌치 소자분리방법.
  2. 제 1 항에 있어서,
    상기 실리콘 기판을 식각하여 V-형태인 트렌치를 형성하는 단계는,
    900 ∼ 1400 W 의 소스파워와, 150 ∼ 400 W 의 바이어스 파워를 사용하는 것을 특징으로 하는 반도체 소자의 트렌치 소자분리방법.
  3. 제 1 항에 있어서,
    상기 패드질화막을 식각하는 단계는,
    900 ∼ 1400 W 의 소스파워를 사용하며, 30 ∼ 60 mm torr 의 압력에서 진행되는 것을 특징으로 하는 반도체 소자의 트렌치 소자분리방법.
KR10-2003-0098790A 2003-12-29 2003-12-29 반도체 소자의 트렌치 소자분리 방법 KR100528448B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2003-0098790A KR100528448B1 (ko) 2003-12-29 2003-12-29 반도체 소자의 트렌치 소자분리 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2003-0098790A KR100528448B1 (ko) 2003-12-29 2003-12-29 반도체 소자의 트렌치 소자분리 방법

Publications (2)

Publication Number Publication Date
KR20050067773A KR20050067773A (ko) 2005-07-05
KR100528448B1 true KR100528448B1 (ko) 2005-11-15

Family

ID=37258397

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2003-0098790A KR100528448B1 (ko) 2003-12-29 2003-12-29 반도체 소자의 트렌치 소자분리 방법

Country Status (1)

Country Link
KR (1) KR100528448B1 (ko)

Also Published As

Publication number Publication date
KR20050067773A (ko) 2005-07-05

Similar Documents

Publication Publication Date Title
KR100386946B1 (ko) 트렌치 소자 분리형 반도체 장치의 형성방법
KR100275730B1 (ko) 트렌치 소자분리 방법
JP2005322872A (ja) トレンチ型素子分離膜を備えた半導体素子の製造方法
KR19980085035A (ko) 라운딩된 프로파일을 갖는 트렌치 형성방법 및 이를 이용한 반도체장치의 소자분리방법
KR100528448B1 (ko) 반도체 소자의 트렌치 소자분리 방법
KR100708530B1 (ko) 얕은 트랜치 소자 분리막 공정 중 디봇 형상 방지방법
KR20050006511A (ko) 반도체소자의 소자분리막 형성방법
KR100451494B1 (ko) 반도체소자의소자분리막형성방법
KR100894791B1 (ko) 반도체 소자의 소자 분리막 형성 방법
KR100979233B1 (ko) 반도체 소자의 소자분리막 형성방법
KR100417853B1 (ko) Ｓｔｉ 및 ｄｔｉ를 갖는 반도체 장치의 제조방법
KR20050011488A (ko) 반도체 소자의 소자분리막 형성방법
KR100831671B1 (ko) 반도체 소자의 소자 분리막 형성 방법
KR100539001B1 (ko) 반도체 소자의 소자분리막 형성 방법
KR100474863B1 (ko) 반도체 소자의 소자 분리막 형성 방법
KR100513800B1 (ko) 반도체 소자의 소자분리막 형성 방법
KR100532961B1 (ko) 반도체 소자의 소자분리막 형성방법
KR100575080B1 (ko) 소자 분리막 형성 방법
KR100561974B1 (ko) 반도체 소자의 제조방법
KR100480896B1 (ko) 반도체소자의 소자분리막 형성방법
KR100444608B1 (ko) 반도체 소자의 소자 분리막 형성 방법
KR100752219B1 (ko) 반도체 소자의 격리막 제조방법
KR100587597B1 (ko) 반도체 소자의 소자분리막 형성방법
KR20040105980A (ko) 반도체 소자의 얕은 트랜치 소자분리막 형성방법
KR20020017763A (ko) 반도체 소자의 소자분리막 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20101025

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee