KR100480896B1 - 반도체소자의 소자분리막 형성방법 - Google Patents
반도체소자의 소자분리막 형성방법 Download PDFInfo
- Publication number
- KR100480896B1 KR100480896B1 KR10-2002-0077968A KR20020077968A KR100480896B1 KR 100480896 B1 KR100480896 B1 KR 100480896B1 KR 20020077968 A KR20020077968 A KR 20020077968A KR 100480896 B1 KR100480896 B1 KR 100480896B1
- Authority
- KR
- South Korea
- Prior art keywords
- spacer
- trench
- forming
- layer
- semiconductor substrate
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 35
- 239000004065 semiconductor Substances 0.000 title claims abstract description 32
- 238000004519 manufacturing process Methods 0.000 title 1
- 125000006850 spacer group Chemical group 0.000 claims abstract description 47
- 239000000758 substrate Substances 0.000 claims abstract description 30
- 150000004767 nitrides Chemical class 0.000 claims abstract description 27
- 238000005468 ion implantation Methods 0.000 claims abstract description 25
- 238000002955 isolation Methods 0.000 claims abstract description 21
- 238000005530 etching Methods 0.000 claims abstract description 14
- 239000012535 impurity Substances 0.000 claims abstract description 11
- 239000000463 material Substances 0.000 claims abstract description 9
- 238000001312 dry etching Methods 0.000 claims description 20
- 229920000642 polymer Polymers 0.000 claims description 19
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 claims description 6
- 229910052731 fluorine Inorganic materials 0.000 claims description 6
- 239000011737 fluorine Substances 0.000 claims description 6
- 150000002500 ions Chemical class 0.000 claims description 5
- 238000007598 dipping method Methods 0.000 claims description 3
- 230000015572 biosynthetic process Effects 0.000 claims description 2
- KRHYYFGTRYWZRS-UHFFFAOYSA-M Fluoride anion Chemical compound [F-] KRHYYFGTRYWZRS-UHFFFAOYSA-M 0.000 claims 1
- 239000000203 mixture Substances 0.000 claims 1
- 229910052710 silicon Inorganic materials 0.000 description 32
- 239000010703 silicon Substances 0.000 description 32
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 31
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 12
- 229910052698 phosphorus Inorganic materials 0.000 description 12
- 239000011574 phosphorus Substances 0.000 description 12
- 230000003647 oxidation Effects 0.000 description 8
- 238000007254 oxidation reaction Methods 0.000 description 8
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 7
- 229910052796 boron Inorganic materials 0.000 description 7
- KRHYYFGTRYWZRS-UHFFFAOYSA-N hydrofluoric acid Substances F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 7
- 239000007789 gas Substances 0.000 description 5
- QPJSUIGXIBEQAC-UHFFFAOYSA-N n-(2,4-dichloro-5-propan-2-yloxyphenyl)acetamide Chemical compound CC(C)OC1=CC(NC(C)=O)=C(Cl)C=C1Cl QPJSUIGXIBEQAC-UHFFFAOYSA-N 0.000 description 5
- 238000004140 cleaning Methods 0.000 description 4
- 238000000151 deposition Methods 0.000 description 4
- 230000008021 deposition Effects 0.000 description 3
- 229920002120 photoresistant polymer Polymers 0.000 description 3
- 241000293849 Cordylanthus Species 0.000 description 2
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000002159 abnormal effect Effects 0.000 description 1
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 1
- 210000003323 beak Anatomy 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000007517 polishing process Methods 0.000 description 1
- 230000002250 progressing effect Effects 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
- H01L21/76232—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials of trenches having a shape other than rectangular or V-shape, e.g. rounded corners, oblique or rounded trench walls
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31105—Etching inorganic layers
- H01L21/31111—Etching inorganic layers by chemical means
- H01L21/31116—Etching inorganic layers by chemical means by dry-etching
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Inorganic Chemistry (AREA)
- Element Separation (AREA)
Abstract
본 발명은 반도체소자의 소자분리막 형성방법에 관한 것으로, 반도체기판상에 형성된 패드질화막 및 패드산화막을 일부 식각하여 상기 반도체기판을 노출시키는 단계; 상기 노출된 반도체기판내에 불순물을 이온주입하여 불순물 이온주입부를 형성하는 단계; 상기 결과물의 상부에 제 1 스페이서용 물질층을 형성한 후 이를 식각하여 상기 패드질화막의 측면에 제 1 스페이서를 형성하는 단계; 상기 결과물의 상부에 제 2 스페이서용 물질층을 형성한 후 이를 식각하여 상기 제 1 스페이서의 측면에 제 2 스페이서를 형성함과 동시에 상기 이온주입부를 제거하여 그 하부의 반도체기판을 노출시키는 단계; 상기 노출된 반도체기판을 식각하여 트렌치를 형성하는 단계; 상기 제 1 및 제 2 스페이서를 제거한 후 상기 트렌치표면에 산화막을 형성하는 단계; 상기 트렌치를 포함한 결과물의 상부에 평탄화용 산화막을 형성하여 상기 패드질화막과 상기 평탄화용 산화막을 평탄화하는 단계; 및 잔류하는 상기 패드산화막과 상기 패드질화막을 제거하여 소자분리막을 형성하는 단계를 포함하여 구성된다.
Description
본 발명은 반도체소자의 소자분리막 형성방법에 관한 것으로, 보다 상세하게는 소자분리막 형성공정의 에지 모트형성을 방지하는 반도체소자의 소자분리막 형성방법에 관한 것이다.
일반적으로, 반도체기술의 진보와 더불어 반도체소자의 고속화, 고집적화가 진행되고 있고, 이에 수반해서 패턴에 대한 미세화의 필요성이 점점 높아지고 있으며, 패턴의 칫수도 고정밀화가 요구되고 있다. 이는 반도체소자에 있어서, 넓은 영역을 차지하는 소자분리영역에도 적용된다.
현재의 반도체장치의 소자분리막으로는 로코스(LOCOS) 산화막이 대부분 이용된다. 이러한 로코스방식의 소자분리막은 기판을 선택적으로 국부산화하여 얻어진다.
그러나, 상기 로코스방식의 소자 분리막은 그 가장자리 부분에 새부리 형성의 버즈비크가 발생하여, 소자분리막의 면적을 증대시키면서 누설전류를 발생시키는 단점을 갖는다.
따라서, 종래에는 적은 폭을 가지며, 우수한 소자분리 특성을 갖는 STI(Shallow Trench Isolation)방식의 소자분리막이 제안되었다.
일반적으로, 도 1에 도시된 바와 같이, STI 공정은 반도체기판(5) 상에 패드산화막, 패드질화막을 형성한 다음, 소자분리마스크 및 식각을 진행하고, 상기 소자분리마스크를 이용하여 하부의 반도체기판을 소정깊이 만큼 식각하여 트렌치(17)를 형성한다. 이어서, 상기 트렌치의 측벽을 희생산화 및 측벽산화시키고 전면에 라이너산화막을 형성한 다음, 필드산화막으로서 고밀도플라즈마 산화막을 형성하고 치밀화를 진행한다. 이어 화학적기계적연마공정을 실시하여 상기 트렌치에 매립되는 필드산화막(20)을 형성하고 패드질화막을 스트립한다.
이어서, 게이트산화막의 증착 전에 HF 또는 HF/H2O, BOE(Buffer Oxide Etchant)등으로 세정공정을 진행한다.
즉, 게이트산화막 증착은 반도체 트랜지스터 특성에 아주 중요한 공정이므로 게이트산화막 증착 전의 잔류 이물질을 HF 또는 혼합된 불산(HF)등으로 제거한 다음 게이트산화막을 증착한다.
그러나, 이러한 세정공정을 진행하면서 에지 모트(moat)현상이 발생되는데, 이러한 에지모트가 발생하면 소자특성상 험프 및 INWE (Inverse Narrow Width Effect)가 발생하여 반도체소자의 비정상적인 동작을 유발시키는 문제점이 있다.
따라서, 본 발명은 상기 종래기술의 제반문제점을 해결하기 위하여 안출한 것으로서, 트렌치의 코너 라운딩을 극대화시키고 험프 및 INWE등의 소자 특성을 개선할 수 있는 반도체소자의 소자분리막 형성방법을 제공함에 그 목적이 있다.
상기 목적을 달성하기 위한 본 발명은, 반도체기판상에 형성된 패드질화막 및 패드산화막을 일부 식각하여 상기 반도체기판을 노출시키는 단계; 상기 노출된 반도체기판내에 불순물을 이온주입하여 불순물 이온주입부를 형성하는 단계; 상기 결과물의 상부에 제 1 스페이서용 물질층을 형성한 후 이를 식각하여 상기 패드질화막의 측면에 제 1 스페이서를 형성하는 단계; 상기 결과물의 상부에 제 2 스페이서용 물질층을 형성한 후 이를 식각하여 상기 제 1 스페이서의 측면에 제 2 스페이서를 형성함과 동시에 상기 이온주입부를 제거하여 그 하부의 반도체기판을 노출시키는 단계; 상기 노출된 반도체기판을 식각하여 트렌치를 형성하는 단계; 상기 제 1 및 제 2 스페이서를 제거한 후 상기 트렌치표면에 산화막을 형성하는 단계; 상기 트렌치를 포함한 결과물의 상부에 평탄화용 산화막을 형성하여 상기 패드질화막과 상기 평탄화용 산화막을 평탄화하는 단계; 및 잔류하는 상기 패드산화막과 상기 패드질화막을 제거하여 소자분리막을 형성하는 단계를 포함하여 구성됨을 특징으로 한다.
(실시예)
이하, 첨부된 도면에 의거하여 본 발명의 바람직한 실시예를 보다 상세하게 설명하도록 한다.
먼저, 도 2a에 도시된 바와 같이 실리콘기판(100)상에 패드산화막(120)과 패드질화막(140)을 형성한 후 포토레지스트(160)를 도포하여 패터닝한다.
그 다음, 도 2b에 도시된 바와 같이 상기 패터닝된 포토레지스트(160)를 마스크로 하여 상기 패드질화막(140)과 상기 패드산화막(120)을 LOCOS(LOCal Oxidation of Silicon) 건식식각하여 상기 실리콘기판(100)을 소정부분 노출시킨다.
이어서, 도 2c에 도시된 바와 같이 상기 결과물의 상부에 인(P) 또는 붕소(B)를 얕은 깊이로 이온주입하여 상기 노출된 실리콘 기판(100)내에 불순물 이온주입부(180)를 형성한다.
여기서, 상기 이온주입공정은 종래에 반도체공정에서 이용하고 있는 5가의 인(P)과 3가의 붕소(B)를 이용하여 이온주입하여 실리콘(Si)과 인(P)의 결합구조 또는 실리콘(Si)과 붕소(B)의 결합구조를 갖게된다.
이러한 이온주입공정은 후속의 산화공정에서 불순물 포함되지 않은 실리콘기판(즉, 이온주입이 안된 패드질화막(140) 아래의 실리콘기판)보다 불순물이 포함된 실리콘 기판(즉, LOCOS 건식식각에 의해 노출된 실리콘기판)의 산화속도를 3배 정도 더 빠르게 산화시키기 위한 것이다.
또한, 3가의 붕소 보다 5가의 인을 이온주입한 경우 상기 실리콘기판(100)은 더 빠르게 산화되므로 인을 이온주입한다. 이때, 5가의 인 대신 3가의 붕소를 사용해도 되며 또한 3가의 붕소 또는 5가의 인에 한정하지 않아도 된다. 그 불순물 이온주입하는 이유가 상기 실리콘기판의 산화시 불순물의 합류에 의해 실리콘 결합구조가 쉽게 분리하기 위한 것이기 때문이다.
그 다음, 도 2d에 도시된 바와 같이 상기 패드질화막(140)의 측벽에 제 1 스페이서용 폴리머를 형성하면서 제 1 TCR(Top Corner Rounding) 건식식각하여 잔류 이온주입부(180a)를 형성함과 동시에 상기 패드질화막(140)의 양측에 제 1 폴리머 스페이서(200)를 형성한다. 여기서, 상기 잔류이온주입부(180b)는 상기 이온주입부(180a)를 소정 두께(t1) 만큼 식각하여 형성한다.
이때, 상기 제 1 TCR 건식식각은 CHF3, CF4, Ar 또는 CxFy의 혼합가스로 이루어진 활성화된 플라즈마를 이용하여 수행하며, N2, H2 등의 가스도 포함할 수 있다. 상기 제 1 TCR 건식식각에서는 플루오르(F) 레이트를 적게 사용하여 식각한다.
이어서, 도 2e에 도시된 바와 같이 상기 제 1 폴리머 스페이서의 측면에 제 2 스페이서용 폴리머를 형성하면서 제 2 TCR 건식식각하여 상기 제 1 폴리머 스페이서(200)의 측면 상에 제 2 폴리머 스페이서(220)를 형성한다.
이때, 실리콘도 소정두께(t2)만큼 식각되기 때문에 상기 제 1 폴리머 스페이서(200)와 상기 제 2 폴리머 스페이서(220) 사이의 상기 잔류 이온주입부(180b)는 평탄하지 않고 약간 라운딩된다.
또한, 상기 제 2 TCR 건식식각은 CHF3, CF4, Ar 또는 CxFy의 혼합가스로 이루어진 활성화된 플라즈마를 이용하여 수행하며, N2, H2등의 가스도 포함할 수 있다.
상기 제 2 TCR 건식식각은 플루오르(F) 레이트를 많게 사용하여 식각한다. 즉, 플루오르 레이트를 증가시키면서 TCR 건식식각하면 제 2 폴리머 스페이서(220)는 증가함과 동시에 TCR 건식식각이 진행된다. 이렇게 제 2 폴리머 스페이서(220)를 증가시키면서 TRC 건식식각하면 실리콘기판(100)은 라운딩된다.
여기서, 상기 제 1 및 제 2 TCR 건식식각단계로 수행하였지만 다수의 TCR 건식식각단계로 수행할 수도 있으며, 상기 제 1 TCR 건식식각과 제 2 TCR 건식식각의 순서를 뒤바꾸어 수행할 수도 있다.
즉, 상기 제 1 TCR 건식식각 단계에서 플루오르(F) 레이트를 많게 사용하고, 상기 제 2 TCR 건식식각 단계에서는 플루오르(F) 레이트를 적게 사용하여도 동일한 효과를 얻을 수 있으며, 그리고 마지막 TCR 건식식각 단계에서는 상기 이온주입부(180a)를 전부식각하여 상기 잔류 이온주입부(180b)를 형성한다.
여기서, 상기 잔류 이온주입부(180b)를 상기 제 1 및 제 2 폴리머 스페이서(200)(220)의 하부영역만큼 잔류시키는 이유는 후속의 산화공정시 상기 잔류이온주입부(180b)의 실리콘이 상기 이온주입되지 않은 실리콘기판(100)의 실리콘보다 성장속도가 빠르게 진행되고 실리콘성장 깊이의 대략 1/3 보다 적게 버즈비크 형상으로 성장시켜 버즈비크를 심하지 않게 형성하기 위한 것이다. 이는 나중에 에지 모트를 방지하는 중요한 요인이 된다.
그 다음, 도 2f에 도시된 바와 같이 상기 제 2 TCR 폴리머 스페이서(220)를 마스크로 하여 상기 실리콘기판(100)을 소정 깊이 만큼 식각하여 트렌치(240)를 형성한다.
이때, 상기 트렌치 형성을 위한 식각시에도 상기 TCR 폴리머 스페이서(200)(220)의 배리어에 의해 그 하부의 이온주입 실리콘은 식각되지 않는다. 또한 이러한 건식식각은 HBr, Cl2, O2, H2등의 혼합가스로 이루어진 활성화된 플라즈마를 이용함으로써, 상기 잔류 이온주입부(180b)에만 이온주입 실리콘이 남겨지고, 상기 잔류이온주입부(180b)의 이온주입 실리콘 표면은 라운딩된다.
이어서, 도 2g에 도시된 바와 같이 세정공정을 통해 BOE(Buffer Oxide Etchant) 디핑 또는 H2SO4가 포함된 용액으로 상기 제 1 및 제 2 TCR 폴리머 스페이서(200)(220)를 제거한 후, 상기 결과물의 상부에 SAC(Sacrification) 산화공정을 수행한다.
이로써, 상기 트렌치(240)내에 SAC 산화막(260)을 형성하여 상기 트렌치 형성시 발생된 하부 직각부위(B)는 라운딩되며, 상기 트렌치 형성시 형성된 잔류이온주입부(180b)의 라운딩 부위(A)의 거칠어진 표면은 부드럽게 된다.
또한, 5가의 인(P)이 합류되어 있는 실리콘기판은 상기 SAC 산화공정시 인(P)과 실리콘(Si)의 결합구조로 되어 있기 때문에 단일의 실리콘(Si) 결합구조 보다도 인(P)과 실리콘(Si) 결합이 쉽게 분리되어 그 산화막 성장속도는 더 빠르다. 즉, 인과 실리콘의 결합구조 > 붕소와 실리콘의 결합구조 > 단일 실리콘의 결합구조의 순서로 산화막 성장속도의 차이가 있다.
이러한 산화막 성장속도의 차이에 의해 라운딩부분(A)은 버즈비크(bird's beak)가 심하지 않게 상기 SAC 산화막(260)이 형성되며, 또한 상기 산화막 성장속도의 차이에 의해 트렌치의 하부 직각부분(B)보다 상기 라운딩부분(A)에서 더 빠르게 산화막이 성장된다. 상기 라운딩부분(A)은 상기 TCR 건식식각공정과 상기 SAC 산화공정을 진행하면서 코너 라운딩이 원활하게 이루어진다.
또한, 상기 SAC 산화공정시 상기 패드질화막(140)에는 실리콘 성분이 없으므로 패드질화막(140) 상부에는 SAC 산화막이 형성되지 않는다.
그 다음, 도 2h에 도시된 바와 같이 상기 결과물의 상부에 평탄화용 산화막(280)을 형성하여 상기 트렌치(140)를 채운다.
이어서, 도 2i에 도시된 바와 같이 상기 패드질화막(140)을 식각정지막으로 하여 상기 패드질화막(140)과 상기 평탄화용 산화막(280)을 CMP 공정에 의해 평탄화시켜 잔류산화막(280a)과 잔류패드질화막(140a)을 형성한다.
그 다음, 도 2j에 도시된 바와 같이, 인산 디핑에 의해 잔류하는 상기 패드산화막(120)과 상기 잔류 패드질화막(140a)을 제거함으로써 상기 평탄화용 산화막(280)이 라운딩부분(A) 보다 높은 위치에 있게 된다.
최종적으로, 게이트 산화막 증착 전에 HF 세정공정을 진행하여 실리콘 표면에 잔류하고 있는 이물질을 제거하여도 상기 평탄화용 산화막(280)이 라운딩부분(A)보다 높은 위치에 있으므로 에지 모트 영역이 없는 최종 프로파일을 얻는다.
상술한 바와 같이, 본 발명은 트렌치의 코너 라운딩을 극대화시키고 에지 모트현상이 발생하지 않아 소자특성 중 험프, INWE등의 특성이 개선된다.
한편, 본 발명은 상술한 특정의 바람직한 실시예에 한정되지 아니하며, 청구범위에서 청구하는 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 분야에서 통상의 지식을 가진 자라면 누구든지 다양한 변경 실시가 가능할 것이다.
도 1은 일반적인 반도체소자의 소자분리막을 도시한 공정 단면도.
도 2a 내지 도 2j는 본 발명에 따른 반도체소자의 소자분리막 형성방법을 도시한 공정별 단면도.
(도면의 주요부분에 대한 부호설명)
100 : 실리콘기판 120 : 패드산화막
140 : 패드질화막 140a : 잔류패드질화막
160 : 포토레지스트 180, 180a : 이온주입부
180b : 잔류이온주입부 200 : 제 1 TCR 폴리머 스페이서
220 : 제 2 TCR 폴리머 스페이서 240 : 트렌치
260 : SAC산화막 280a : 잔류 산화막
Claims (8)
- 반도체기판 상에 형성된 패드질화막 및 패드산화막을 일부 식각하여 상기 반도체기판을 노출시키는 단계;상기 노출된 반도체기판 내에 불순물을 이온주입하여 불순물 이온주입부를 형성하는 단계;상기 결과물의 상부에 제 1 스페이서용 물질층을 형성한 후 이를 건식식각하여 상기 패드질화막의 측면에 제 1 스페이서를 형성하는 단계;상기 결과물의 상부에 제 2 스페이서용 물질층을 형성한 후 이를 건식식각하여 상기 제 1 스페이서의 측면에 제 2 스페이서를 형성함과 동시에 상기 이온주입부를 제거하여 그 하부의 반도체기판을 노출시키는 단계;상기 노출된 반도체기판을 식각하여 트렌치를 형성하는 단계;상기 제 1 및 제 2 스페이서를 제거한 후 상기 트렌치표면에 산화막을 형성하는 단계;상기 트렌치를 포함한 결과물의 상부에 평탄화용 산화막을 형성하여 상기 패드질화막과 상기 평탄화용 산화막을 평탄화하는 단계; 및잔류하는 상기 패드산화막과 상기 패드질화막을 제거하여 소자분리막을 형성하는 단계를 포함하여 구성된 것을 특징으로 하는 반도체소자의 소자분리막 형성방법.
- 제 1 항에 있어서,상기 건식식각은 N2, H2와 CHF3, CF4, Ar 또는 CxFy 의 혼합가스로 이루어진 활성화된 플라즈마를 이용하는 것을 특징으로 하는 반도체소자의 소자분리막 형성방법.
- 제 1 항에 있어서,상기 제 1 스페이서용 물질층의 건식식각은 상기 제 2 스페이서용 물질층의 건식식각의 플루오르 레이트보다 적게 사용하는 것을 특징으로 하는 반도체소자의 소자분리막 형성방법.
- 제 1 항 또는 제 3 항에 있어서,상기 제 2 스페이서용 물질층의 건식식각은 플루오르 레이트를 증가시키면서 제 2 폴리머 스페이서를 증가시키는 것을 특징으로 하는 반도체소자의 소자분리막 형성방법.
- 제 1 항에 있어서,상기 잔류이온주입부는 상기 제 2 폴리머 스페이서를 증가시키면서 건식식각하여 라운딩하는 것을 특징으로 하는 반도체소자의 소자분리막 형성방법.
- 제 1 항에 있어서,상기 트렌치 형성을 위한 식각시 상기 제 1 및 제 2 스페이서의 하부에 위치한 상기 잔류이온주입부는 식각하지 않는 것을 특징으로 하는 반도체소자의 소자분리막 형성방법.
- 제 1 항에 있어서,상기 제 1 및 제 2 스페이서의 제거는 BOE 디핑 또는 H2SO4가 포함된 용액으로 수행하는 것을 특징으로 하는 반도체소자의 소자분리막 형성방법.
- 제 1 항에 있어서,상기 트렌치표면 산화막의 상부라운딩부분은 상기 트렌치내 하부모서리부분 보다 더 빠르게 산화하는 것을 특징으로 하는 반도체소자의 소자분리막 형성방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2002-0077968A KR100480896B1 (ko) | 2002-12-09 | 2002-12-09 | 반도체소자의 소자분리막 형성방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2002-0077968A KR100480896B1 (ko) | 2002-12-09 | 2002-12-09 | 반도체소자의 소자분리막 형성방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20040050788A KR20040050788A (ko) | 2004-06-17 |
| KR100480896B1 true KR100480896B1 (ko) | 2005-04-07 |
Family
ID=37344916
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR10-2002-0077968A KR100480896B1 (ko) | 2002-12-09 | 2002-12-09 | 반도체소자의 소자분리막 형성방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100480896B1 (ko) |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5780353A (en) * | 1996-03-28 | 1998-07-14 | Advanced Micro Devices, Inc. | Method of doping trench sidewalls before trench etching |
| KR19980074323A (ko) * | 1997-03-24 | 1998-11-05 | 문정환 | 반도체 소자의 셜로우 트렌치 아이솔레이션 방법 |
| KR0168194B1 (ko) * | 1995-12-14 | 1999-02-01 | 김광호 | 반도체 소자의 소자분리막 형성방법 |
| KR20010059185A (ko) * | 1999-12-30 | 2001-07-06 | 박종섭 | 반도체소자의 소자분리막 형성방법 |
| KR20020018015A (ko) * | 2000-08-28 | 2002-03-07 | 니시가키 코지 | 얕은 트렌치 분리 구조의 반도체 장치와 일관된 임계전압을 갖는 모스 트랜지스터 제조 방법 |
-
2002
- 2002-12-09 KR KR10-2002-0077968A patent/KR100480896B1/ko not_active IP Right Cessation
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR0168194B1 (ko) * | 1995-12-14 | 1999-02-01 | 김광호 | 반도체 소자의 소자분리막 형성방법 |
| US5780353A (en) * | 1996-03-28 | 1998-07-14 | Advanced Micro Devices, Inc. | Method of doping trench sidewalls before trench etching |
| KR19980074323A (ko) * | 1997-03-24 | 1998-11-05 | 문정환 | 반도체 소자의 셜로우 트렌치 아이솔레이션 방법 |
| KR20010059185A (ko) * | 1999-12-30 | 2001-07-06 | 박종섭 | 반도체소자의 소자분리막 형성방법 |
| KR20020018015A (ko) * | 2000-08-28 | 2002-03-07 | 니시가키 코지 | 얕은 트렌치 분리 구조의 반도체 장치와 일관된 임계전압을 갖는 모스 트랜지스터 제조 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20040050788A (ko) | 2004-06-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100480897B1 (ko) | 반도체소자의 소자분리막 형성방법 | |
| KR100273615B1 (ko) | 반도체장치및그제조방법 | |
| US7041573B2 (en) | Method for fabricating semiconductor device having trench isolation | |
| KR100480896B1 (ko) | 반도체소자의 소자분리막 형성방법 | |
| KR101006508B1 (ko) | 반도체 소자의 소자분리막 형성방법 | |
| KR100967666B1 (ko) | 반도체소자의 소자분리막 형성방법 | |
| US20090170276A1 (en) | Method of Forming Trench of Semiconductor Device | |
| KR100979233B1 (ko) | 반도체 소자의 소자분리막 형성방법 | |
| KR100278883B1 (ko) | 반도체 소자 분리를 위한 얕은 트렌치 제조 방법 | |
| KR20050028618A (ko) | 반도체 소자의 소자분리막 형성방법 | |
| KR100451519B1 (ko) | 반도체소자의 소자분리막 형성방법 | |
| KR100923760B1 (ko) | 반도체 소자의 소자분리막 형성방법 | |
| US6972242B2 (en) | Methods to fabricate semiconductor devices | |
| KR100567026B1 (ko) | 얕은 트렌치 아이솔레이션 코너의 모우트 개선방법 | |
| KR20040004988A (ko) | 반도체 소자의 소자분리막 형성방법 | |
| KR100478488B1 (ko) | 반도체 소자 및 그 제조 방법 | |
| KR100942077B1 (ko) | 반도체 소자의 제조방법 | |
| KR20050012584A (ko) | 반도체 소자의 소자분리막 형성방법 | |
| KR100923764B1 (ko) | Ｓｔｉ 에지 모트 방지방법 | |
| KR100857575B1 (ko) | 반도체소자의 소자분리막 제조방법 | |
| KR100984854B1 (ko) | 반도체 소자의 소자분리막 형성방법 | |
| KR20050059703A (ko) | 반도체 소자의 소자분리막 형성방법 | |
| KR20030097495A (ko) | 반도체소자의 소자분리막 제조방법 | |
| KR20040021371A (ko) | 반도체 소자의 셀로우 트렌치 분리막 형성 방법 | |
| KR20060066874A (ko) | 플래쉬 메모리 소자의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| N231 | Notification of change of applicant | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20080218 Year of fee payment: 4 |
|
| LAPS | Lapse due to unpaid annual fee |