KR20030097495A - 반도체소자의 소자분리막 제조방법 - Google Patents
반도체소자의 소자분리막 제조방법 Download PDFInfo
- Publication number
- KR20030097495A KR20030097495A KR1020020034889A KR20020034889A KR20030097495A KR 20030097495 A KR20030097495 A KR 20030097495A KR 1020020034889 A KR1020020034889 A KR 1020020034889A KR 20020034889 A KR20020034889 A KR 20020034889A KR 20030097495 A KR20030097495 A KR 20030097495A
- Authority
- KR
- South Korea
- Prior art keywords
- trench
- etching
- silicon substrate
- layer
- pad
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 32
- 238000002955 isolation Methods 0.000 title claims abstract description 19
- 239000004065 semiconductor Substances 0.000 title claims abstract description 17
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 36
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 36
- 239000010703 silicon Substances 0.000 claims abstract description 36
- 239000000758 substrate Substances 0.000 claims abstract description 36
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 12
- 229920000642 polymer Polymers 0.000 claims abstract description 8
- 238000004140 cleaning Methods 0.000 claims abstract description 5
- 238000005530 etching Methods 0.000 claims description 34
- 239000007789 gas Substances 0.000 claims description 15
- 238000004519 manufacturing process Methods 0.000 claims description 9
- 150000004767 nitrides Chemical class 0.000 claims description 7
- 238000000151 deposition Methods 0.000 claims description 6
- 239000013078 crystal Substances 0.000 claims description 3
- 238000007254 oxidation reaction Methods 0.000 claims description 3
- 239000012528 membrane Substances 0.000 claims 1
- 230000003647 oxidation Effects 0.000 claims 1
- 238000000926 separation method Methods 0.000 claims 1
- 239000010410 layer Substances 0.000 description 16
- 238000007517 polishing process Methods 0.000 description 4
- 239000000126 substance Substances 0.000 description 4
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 235000012431 wafers Nutrition 0.000 description 2
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 239000011241 protective layer Substances 0.000 description 1
- 125000006850 spacer group Chemical group 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
- H01L21/76232—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials of trenches having a shape other than rectangular or V-shape, e.g. rounded corners, oblique or rounded trench walls
- H01L21/76235—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials of trenches having a shape other than rectangular or V-shape, e.g. rounded corners, oblique or rounded trench walls trench shape altered by a local oxidation of silicon process step, e.g. trench corner rounding by LOCOS
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
- H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
- H01L21/3086—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31127—Etching organic layers
- H01L21/31133—Etching organic layers by chemical means
- H01L21/31138—Etching organic layers by chemical means by dry-etching
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Element Separation (AREA)
- Drying Of Semiconductors (AREA)
Abstract
본 발명은 반도체소자의 소자분리막 제조방법에 관한 것으로, 특히 소자분리막 제조방법 중 트렌치 형성방법에 있어서, 트렌치의 깊이를 측정하기 위해 다층패드가 형성된 실리콘기판 상부에 실리콘기판과 유사한 성질의 폴리를 소정두께 증착한 후, 노광 및 식각 공정을 진행하여 하부 실리콘 기판 내에 트렌치를 형성함으로서, 트렌치 식각 종말점을 알 수 있도록 하여 트렌치 깊이 조절에 유용하며, 또한, 트렌치의 양끝이 라운딩되게 형성되어 반도체소자의 리프레쉬 특성을 개선하여 반도체소자의 특성 및 신뢰성을 향상시킬 수 있는 기술이다.
Description
본 발명은 반도체소자의 소자분리막 제조방법에 관한 것으로, 보다 상세하게는 소자분리막 제조방법 중 트렌치 형성방법에 있어서, 트렌치의 깊이를 측정하기 위해 다층패드가 형성된 실리콘기판 상부에 실리콘기판과 유사한 성질의 폴리를 소정두께 증착한 후, 노광 및 식각 공정을 진행하여 하부 실리콘 기판 내에 트렌치를 형성함으로서, 트렌치 식각 종말점을 알 수 있도록 하여 트렌치 깊이 조절에 유용하며, 또한, 트렌치의 양끝이 라운딩되게 형성되어 반도체소자의 리프레쉬 특성을 개선하도록 하는 반도체소자의 소자분리막 제조방법에 관한 것이다.
일반적으로, 실리콘기판 상에 트렌지스터와 커패시터등을 형성하기 위하여 실리콘기판에는 전기적으로 통전이 가능한 활성영역과 전기적으로 통전되는 것을 방지하고 소자를 서로 분리하도록 하는 소자분리영역을 형성하게 된다.
이와 같이, 실리콘기판에 일정한 깊이를 갖는 트렌치를 형성하고서 이 트렌치에 산화막을 증착시킨 후 화학기계적연마공정으로 이 산화막의 불필요한 부분을 식각하므로 소자분리영역을 반도체 기판에 형성시키는 STI(Shallow Trench Isolation)공정이 최근에 많이 이용되고 있다.
종래의 반도체장치에서 트렌치를 형성하여 소자분리막을 형성하는 상태를 개략적으로 설명하면, 실리콘 기판 상에 소정의 두께를 갖고서 절연을 하도록 패드산화막을 적층하고, 그 위에 상,하층간에 보호 역할을 하는 질화막을 적층하고서, 그위에 감광막을 도포한 후, 노광 및 식각공정을 진행하여 트렌치를 형성한다.
그리고, 상기 트렌치가 형성된 부분에 전계효과(Field Effect) 집중으로 인한 누설전류를 방지하기 위하여 트렌치의 내벽면을 산화 성장시켜 트렌치산화막을 형성한 후, 상기 트렌치 내부에 HDP 산화막을 이용하여 매립한 후, 화학기계적 연마공정을 진행하여 평탄화 한다.
그런데, 상기와 같은 종래 기술을 이용하게 되면, 도 1에 도시된 바와 같이,트렌치(40) 식각 시, 트렌치 내벽면에 발생되는 데미지를 제거하기 위해 트렌치(40)의 내벽면을 산화 성장시켜 트렌치산화막(50)을 형성한다. 이때, 트렌치산화막(50)을 형성하기 전보다는 트렌치(40) 양끝이 라운딩되나 "A"에 도시된 바와 같이 라운딩 효과가 크지 않아서 라운딩처리로 인해 예상되는 효과에 비해 나타나는 효과가 미약한 문제점이 있었다.
또한, 상기 트렌치(40)의 깊이를 알기 위해서는 트렌치(40)가 형성된 웨이퍼(미도시함)를 절단하여 그 절단면을 SEM(Scanning Electron Microscope)으로 확인해야 하나, 이는 웨이퍼 절단에 따른 웨이퍼의 손실이 발생되며, 다량의 웨이퍼를 진행시에는 각각의 단면 SEM 확인이 불가능한 문제점이 있었다.
본 발명은 상기와 같은 문제점을 해결하기 위해 안출된 것으로, 본 발명은 반도체소자의 소자분리막 제조방법 중 트렌치 형성방법에 있어서, 트렌치의 깊이를 측정하기 위해 다층패드가 형성된 실리콘기판 상부에 실리콘기판과 유사한 성질의폴리를 소정두께 증착한 후, 노광 및 식각 공정을 진행하여 하부 실리콘 기판 내에 트렌치를 형성함으로서, 트렌치 식각 종말점을 알 수 있도록 하여 트렌치 깊이 조절에 유용하며, 또한, 트렌치의 양끝이 라운딩되게 형성되어 반도체소자의 리프레쉬 특성을 개선하도록 하는 반도체소자의 소자분리막 제조방법을 제공하는 것이 목적이다.
도 1은 종래 반도체소자의 소자분리막 제조방법에 의해 형성된 트렌치의 문제점을 설명하기 위해 나타낸 단면도이다.
도 2a 내지 도 2f는 본 발명의 실시예에 따른 반도체소자의 소자분리막 제조방법을 설명하기 위해 순차적으로 나타낸 단면도이다.
-- 도면의 주요부분에 대한 부호의 설명 --
100 : 실리콘기판 110 : 다층패드
110' : 다층패드 패턴 120 : 테스트막
130 : 감광막 패턴 140 : 폴리머
150 : 트렌치 160 : 희생산화막
170 : 소자분리막
상기 목적을 달성하기 위하여, 본 발명은 실리콘기판 상에 다층패드를 형성하고 그 위에 테스트막을 증착한 후, 감광막 패턴을 형성하는 단계와, 상기 감광막 패턴을 식각마스크로 하여 테스트막을 다층패드 상부가 드러나도록 식각한 후, 감광막 패턴을 제거하는 단계와, 상기 테스트막을 식각마스크로 다층패드를 하부 실리콘기판에 슬로프가 형성되도록 과도식각하여 다층패드 패턴을 형성하는 단계와, 상기 테스트막을 식각마스크로 에칭공정을 진행하여 실리콘기판 내에 트렌치를 형성한 후, 세정공정을 진행하여 다층패드 패턴 형성 시, 발생된 폴리머를 제거하는 단계와, 상기 트렌치 측벽에 옥시데이션 공정을 진행하여 희생산화막을 형성한 후, 갭필산화막을 증착하여 소자분리막을 형성하는 단계를 포함하여 이루어진 것을 특징으로 하는 반도체소자의 소자분리막 제조방법을 제공한다.
바람직하게 본발명은 상기 테스트막 형성시, 실리콘기판과 결정방향, 도핑이온 및 도핑농도가 유사한 폴리를 이용하여 후속 공정에 의해 형성하고자 하는 트렌치의 깊이보다 두껍게 증착하는 것을 특징으로 한다.
바람직하게 본발명은 상기 테스트막 식각 시, Cl2, HBr, O2및 N2가스를 식각가스로 이용하여 식각하며, 후속 트렌치 식각 시에도 동일한 가스를 식각가스로 사용하여 식각하는 것을 특징으로 한다.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예에 대해 상세히 설명하고자 한다.
도 2a 내지 도 2f는 본 발명에 따른 반도체소자의 소자분리막 형성방법을 설명하기 위해 순차적으로 나타낸 단면도이다.
도 2a에 도시된 바와 같이, 실리콘기판(100) 상에 패드산화막(112)과 패드질화막(114)이 순차적으로 적층하여 다층패드(110)를 형성하고, 그 위에 하부 실리콘기판과 결정방향, 도핑이온 및 도핑농도가 유사한 폴리를 이용하여 테스트막(120)을 증착한다.
이때, 상기 패드질화막(114)은 1000 ~ 1500Å 두께로 증착하여 후속 트렌치 식각공정 시, 식각 마스크로 사용할 수 있으며, 혹은 후속 공정인 화학기계적연마 공정에서 식각정지막으로 사용된다.
또한, 상기 테스트막(120)은 후속 공정에 의해 형성하고자 하는 트렌치의 깊이보다 두껍게 즉, 형성하고자 하는 트렌치의 깊이가 약 3500Å 정도이면, 테스트막은 4000~4500Å 정도 증착하여, 후속 트렌치 형성 시, 그 트렌치의 깊이를 조절할 수 있도록 한다.
그리고, 상기 테스트막(120) 상부에 감광막을 도포한 후, 노광 및 식각공정을 진행하여 감광막 패턴(130)을 형성한다.
이어, 도 2b에 도시된 바와 같이, 상기 감광막 패턴(미도시함)을 식각 마스크로 Cl2, HBr, O2및 N2가스를 식각가스로 이용하여 테스트막(120)을 다층패드(110)가 드러나도록 식각하고 세정공정을 진행한다.
그 후, 도 2c에 도시된 바와 같이, 상기 테스트막(120)을 식각 마스크로 CF4, CHF3, C2F6와 O2및 N2가스를 식각가스로 이용해서 다층패드 패턴(110')을 형성하되, 상기 실리콘기판(100) 과도식각시, 하부 실리콘기판(100)이 400 ~ 600Å 정도 손실되게 식각하여 실리콘기판(100)에 "B"와 같은 슬로프(slppe)가 형성되게 한다.
이때, 상기 다층패드(110) 식각 시, 폴리머(140)가 발생되며, 이 발생된 폴리머(140)는 다층패드 패턴 측벽에 증착되어 스페이서 모양으로 형성된다.
이어서, 도 2d에 도시된 바와 같이, 상기 테스트막(120)을 식각마스크로 상기 테스트막(120) 식각 시와 동일한 식각가스인 Cl2, HBr, O2및 N2가스를 식각가스로 이용하여 실리콘기판(100) 내에 트렌치(150)를 형성한다.
이때, 상기 테스트막(120)은 하부 실리콘기판(100)과 유사한 성분의 폴리막으로 이루어졌기 때문에 하부 실리콘기판(100)이 식각되는 만큼 테스트막(120)도 동일하게 식각되어 실리콘기판(100) 내에 형성된 트렌치(150)의 깊이를 알 수 있다.
그 후, 도 2e에 도시된 바와 같이, 상기 다층패드 패턴(110') 측벽에 증착된폴리머(미도시함)를 세정공정을 진행하여 제거한 후, 트렌치(150) 측벽에 옥시데이션 공정을 진행하여 희생산화막(160)을 형성함으로서, 상기 트렌치(150) 형성을 위한 식각 공정 시 발생된 트렌치(150) 측벽 데미지(damage)를 제거하고 트렌치(150) 양끝 영역을 라운딩되도록 형성한다.
이어서, 도 2f에 도시된 바와 같이, 상기 트렌치를 갭필 산화막(미도시함)을 증착하여 매립한 후, 패드질화막(미도시함) 상부까지 화학기계적연마 공정을 진행하여 결과물을 평탄화 한 후, 인산 용액을 이용하여 패드질화막을 제거하여 소자분리막(170)을 형성한다.
따라서, 상기한 바와 같이, 본 발명에 따른 반도체소자의 소자분리막 제조방법을 이용하게 되면, 트렌치의 깊이를 측정하기 위해 다층패드가 형성된 실리콘기판 상부에 실리콘기판과 유사한 성질의 폴리를 소정두께 증착한 후, 노광 및 식각 공정을 진행하여 하부 실리콘 기판 내에 트렌치를 형성함으로서, 트렌치 식각 종말점을 알 수 있도록 하여 트렌치 깊이 조절에 유용하며, 또한, 트렌치의 양끝이 라운딩되게 형성되어 반도체소자의 리프레쉬 특성을 개선하여 반도체소자의 특성 및 신뢰성을 향상시키도록 한다.
Claims (8)
- 실리콘기판 상에 다층패드를 형성하고 그 위에 테스트막을 증착한 후, 감광막 패턴을 형성하는 단계와;상기 감광막 패턴을 식각마스크로 하여 테스트막을 다층패드 상부가 드러나도록 식각한 후, 감광막 패턴을 제거하는 단계와;상기 테스트막을 식각마스크로 다층패드를 하부 실리콘기판에 슬로프가 형성되도록 과도식각하여 다층패드 패턴을 형성하는 단계와;상기 테스트막을 식각마스크로 에칭공정을 진행하여 실리콘기판 내에 트렌치를 형성한 후, 세정공정을 진행하여 다층패드 패턴 형성 시, 발생된 폴리머를 제거하는 단계와;상기 트렌치 측벽에 옥시데이션 공정을 진행하여 희생산화막을 형성한 후, 갭필산화막을 증착하여 소자분리막을 형성하는 단계를 포함하여 이루어진 것을 특징으로 하는 반도체소자의 소자분리막 제조방법.
- 제 1항에 있어서, 상기 다층패드는 패드산화막과 패드질화막을 순차적으로 증착하여 형성되는 것을 특징으로 하는 반도체소자의 소자분리막 제조방법.
- 제 1항에 있어서, 상기 테스트막은 실리콘기판과 결정방향, 도핑이온 및 도핑농도가 유사한 폴리를 이용하여 형성되는 것을 특징으로 하는 반도체소자의 소자분리막 제조방법.
- 제 1항 또는 제3항에 있어서, 상기 테스트막은 형성하고자 하는 트렌치의 깊이보다 두껍게 증착되는 것을 특징으로 하는 반도체소자의 소자분리막 제조방법.
- 제 1항에 있어서, 상기 테스트막 식각 시, Cl2, HBr, O2및 N2가스를 식각가스로 이용하여 식각되는 것을 특징으로 하는 반도체소자의 소자분리막 제조방법.
- 제 1항에 있어서, 상기 다층패드 패턴 형성 시, CF4, CHF3, C2F6와 O2및 N2가스를 식각가스로 실리콘기판을 과도식각하여 형성하는 것을 특징으로 하는 반도체소자의 소자분리막 제조방법.
- 제 6항에 있어서, 상기 다층 패드 패턴형성 시, 다층 패드 패턴 측벽에 식각시 발생되는 폴리머를 증착시키는 것을 특징으로 하는 반도체소자의 소자분리막 제조방법.
- 제 1항에 있어서, 상기 트렌치 에칭공정 시, 테스트막 식각 시 사용된 가스와 동일한 가스를 사용하여 식각하는 것을 특징으로 하는 반도체소자의 소자분리막 형성방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020020034889A KR20030097495A (ko) | 2002-06-21 | 2002-06-21 | 반도체소자의 소자분리막 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020020034889A KR20030097495A (ko) | 2002-06-21 | 2002-06-21 | 반도체소자의 소자분리막 제조방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20030097495A true KR20030097495A (ko) | 2003-12-31 |
Family
ID=32388024
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020020034889A KR20030097495A (ko) | 2002-06-21 | 2002-06-21 | 반도체소자의 소자분리막 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20030097495A (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112188726A (zh) * | 2020-10-20 | 2021-01-05 | 江西强达电路科技有限公司 | 一种通过电测试进行v_cut深度检测的多层板 |
-
2002
- 2002-06-21 KR KR1020020034889A patent/KR20030097495A/ko not_active Application Discontinuation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112188726A (zh) * | 2020-10-20 | 2021-01-05 | 江西强达电路科技有限公司 | 一种通过电测试进行v_cut深度检测的多层板 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100480897B1 (ko) | 반도체소자의 소자분리막 형성방법 | |
| JPH01290236A (ja) | 幅の広いトレンチを平坦化する方法 | |
| JPH10116904A (ja) | 半導体装置の製造方法 | |
| KR20030097495A (ko) | 반도체소자의 소자분리막 제조방법 | |
| KR100868925B1 (ko) | 반도체 소자의 소자분리막 형성방법 | |
| US7981802B2 (en) | Method for manufacturing shallow trench isolation layer of semiconductor device | |
| KR100486111B1 (ko) | 반도체소자의 소자분리막 제조방법 | |
| US6887767B2 (en) | Method for manufacturing semiconductor device | |
| US6972242B2 (en) | Methods to fabricate semiconductor devices | |
| KR100857575B1 (ko) | 반도체소자의 소자분리막 제조방법 | |
| KR20080039111A (ko) | Ｐｓｏｉ구조를 갖는 반도체소자의 제조 방법 | |
| KR100480896B1 (ko) | 반도체소자의 소자분리막 형성방법 | |
| KR100333378B1 (ko) | 반도체 소자의 제조방법 | |
| KR100532839B1 (ko) | 반도체 제조공정의 샐로우 트렌치 형성방법 | |
| KR100800106B1 (ko) | 반도체 소자의 트렌치 절연막 형성 방법 | |
| KR100408863B1 (ko) | 반도체 소자의 게이트 산화막 형성 방법 | |
| KR100451519B1 (ko) | 반도체소자의 소자분리막 형성방법 | |
| KR20000043559A (ko) | 반도체 소자의 소자 분리막 형성방법 | |
| KR100533381B1 (ko) | 반도체소자의 소자분리막 제조방법 | |
| KR100923764B1 (ko) | Ｓｔｉ 에지 모트 방지방법 | |
| KR100475135B1 (ko) | 반도체 소자의 콘택 형성방법 | |
| KR20040001326A (ko) | 반도체소자의 소자분리막 제조방법 | |
| KR20060128392A (ko) | 반도체소자의 소자분리 방법 | |
| KR20060113265A (ko) | 리세스게이트공정을 이용한 반도체장치의 제조 방법 | |
| KR20020001113A (ko) | 반도체소자의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| N231 | Notification of change of applicant | ||
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E902 | Notification of reason for refusal | ||
| E601 | Decision to refuse application |