KR100923764B1 - Ｓｔｉ 에지 모트 방지방법 - Google Patents
Ｓｔｉ 에지 모트 방지방법 Download PDFInfo
- Publication number
- KR100923764B1 KR100923764B1 KR1020020087383A KR20020087383A KR100923764B1 KR 100923764 B1 KR100923764 B1 KR 100923764B1 KR 1020020087383 A KR1020020087383 A KR 1020020087383A KR 20020087383 A KR20020087383 A KR 20020087383A KR 100923764 B1 KR100923764 B1 KR 100923764B1
- Authority
- KR
- South Korea
- Prior art keywords
- film
- polysilicon
- oxide film
- pad
- layer
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 53
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 39
- 229920005591 polysilicon Polymers 0.000 claims abstract description 39
- 150000004767 nitrides Chemical class 0.000 claims abstract description 30
- 238000005530 etching Methods 0.000 claims abstract description 18
- 239000000758 substrate Substances 0.000 claims abstract description 16
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 13
- 230000003647 oxidation Effects 0.000 claims abstract description 12
- 238000007254 oxidation reaction Methods 0.000 claims abstract description 12
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 15
- 229910052710 silicon Inorganic materials 0.000 claims description 15
- 239000010703 silicon Substances 0.000 claims description 15
- 238000001311 chemical methods and process Methods 0.000 abstract description 5
- 230000001590 oxidative effect Effects 0.000 abstract description 2
- 238000002955 isolation Methods 0.000 description 11
- 238000000151 deposition Methods 0.000 description 6
- 230000000694 effects Effects 0.000 description 4
- 239000000126 substance Substances 0.000 description 4
- 230000002542 deteriorative effect Effects 0.000 description 3
- 230000003628 erosive effect Effects 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 230000002159 abnormal effect Effects 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- 230000002265 prevention Effects 0.000 description 2
- 230000008719 thickening Effects 0.000 description 2
- 241000293849 Cordylanthus Species 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 238000004380 ashing Methods 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 230000002035 prolonged effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
- H01L21/76232—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials of trenches having a shape other than rectangular or V-shape, e.g. rounded corners, oblique or rounded trench walls
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31105—Etching inorganic layers
- H01L21/31111—Etching inorganic layers by chemical means
- H01L21/31116—Etching inorganic layers by chemical means by dry-etching
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- General Chemical & Material Sciences (AREA)
- Inorganic Chemistry (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Element Separation (AREA)
Abstract
본 발명은 소정의 하부구조가 형성된 기판 상에 패드 산화막, 폴리 실리콘막, 버퍼 산화막, 및 패드 질화막을 순차적한 후 소정의 포토레지스트 패턴을 이용하여 폴리실리콘막의 소정 깊이까지 식각한 후 식각 공정으로 드러난 폴리실리콘 및 그 측면에 산화공정을 실시한 다음, 트렌치 식각 공정을 하고 갭필 산화막으로 매립한 후 평탄화한 다음, 상기 패드 질화막과 버퍼 산화막 및 폴리 실리콘층을 제거함으로써 액티브 에지 부위에 산화막이 두껍게 형성되도록 하여, 후속 화학공정에서 능동 에지 부분이 침식되는 것을 방지할 수 있는 폴리 실리콘 산화막을 이용한 에지 모트 방지방법을 제공하는 것이다.
에지모트, STI, 폴리실리콘, 측면산화
Description
도 1a 내지 1g는 종래 기술에 의한 반도체 소자의 STI 형성 공정을 도시한 단면도들이다.
도2a 내지 도2g는 본 발명에 의한 STI 에지 모트 방지 방법을 설명하기 위한 공정도이다.
- 도면의 주요부분에 대한 부호의 설명 -
200 : 실리콘 기판 201 : 패드 산화막
202 : 폴리실리콘막 203 : 버퍼 산화막
202 : 패드 질화막 205 : 폴리실리콘막
A : 트렌치 B : 에지 모트
본 발명은 STI 에지 모트 방지 방법에 관한 것으로서, 보다 상세하게는, STI(shallow trench isolation) 공정의 에지 모트(edge moat), 즉 액티브 에지 부분의 산화막이 침식되는 현상에 의한 모트 발생을 방지함으로써 STI 탑코너의 누설 전류 및 전계 집중 효과를 방지하여, 소자의 신뢰성을 향상시킬 수 있는 STI 에지 모트 방지방법에 관한 것이다.
소자 분리 공정은 크게 반도체 기판에 패드 산화막과 질화막을 마스크 공정으로 질화막을 식각하고 그 식각된 부위에 산화 공정을 진행하여 소자분리막을 형성하는 LOCOS(Local Oxidation of Silicon) 공정과, 반도체 기판에 일정한 깊이를 갖는 트렌치를 형성하고 나서 이 트렌치에 산화 물질을 증착시키고 CMP 공정을 통해 산화막의 불필요한 부분을 식각하여 소자 분리막을 형성하는 STI(Shallow Trench Isolation) 공정이 있다.
LOCOS 공정은 장시간 고온 산화로 인하여 채널저지 이온의 측면 확산 및 측면 산화에 의해 소자의 전기적인 특성을 저하시키는 원인으로 작용하는 버즈 빅(Bird's Beak)이 발생하여 약 0.25㎛ 이하의 공정에는 한계가 있다. 또한 소자 분리막의 깊이를 늘릴때는 과도한 스트레스가 발생하고 평탄성이 좋지 않아 특성을 저하시키는 문제점을 갖고 있다.
LOCOS의 이러한 문제점을 해결하기 위해 현재 0.25㎛ 이하의 미세 공정에서는 소자 분리 형성 방법으로 STI(Shallow Trench Isolation) 공정이 많이 사용되고 있다. 다면 상기 STI 공정 적용시에는 LOCOS의 단점인 버즈 빅은 발생하지 않고 절연 특성이 우수하지만, 탑 코너(Top Corner) 및 바텀 코너(Bottom Coener)에 스트 레스가 집중되어 소자 특성이 저하되는 문제점이 있다.
또한, 트렌치의 탑코너에서의 에지 모트의 발생으로 소자의 비정상적 동작을 유발하는 험프(HUMP), INWE 현상이 발생하는데 험프 현상은 액티브 코너에서 전기장의 집중으로 인해 생기는 현상이고, INWE(Inverse Narrow Width Effect)는 트랜지스터의 폭이 감소함에 따라 문턱 전압이 변화하는 현상이다.
이에 따라 현재 코너 라운딩을 개선하는 방안으로 STI (Shallow Trench Isolation) 식각시 탑 코너 라운딩을 하거나 CMP 후에 HDP 산화막의 밀도를 증가시키기 위한 어닐 공정을 통한 코너 라운딩 방법 등이 이용되고 있으나, 이러한 방법에 의해서도 STI의 탑코너에서 발생하는 에지 모트(Edge Moat)를 억제할 수 없는 문제점이 있었다.
이와 같은 종래 기술에 의한 소자 분리막 형성 공정시 발생하는 문제점을 아래에 도시된 도면을 통해 설명하면 다음과 같다.
도 1a 내지 1g는 종래 기술에 의한 반도체 소자의 STI 형성 공정을 도시한 단면도들이다.
먼저, 도 1a에 도시한 바와 같이, 후속 공정에서의 증착되는 막과 실리콘 기판(100)과의 완충막 역할을 하는 패드 산화막(101)을 실리콘 기판(100) 상에 증착한 후, 그 상부에 패드 질화막(102)을 증착한다.
상기의 패드 질화막 상부에 도 1b에 도시한 바와 같이, 트렌치 식각용 하드 마스크 패턴을 형성하기 위하여 패드 질화막(102) 상부에 포토레지스트(103)를 도 포한 후, 패터닝 공정을 실시한다. 그리고 나서, CHF3/CF4/O2/Ar 가스의 조합으로 활성화된 플라즈마를 이용하여 패드 질화막(102)을 건식 식각한다. 그리고 나서, 패터닝된 패드 질화막(102) 하드 마스크로 이용하여 실리콘 기판(100)에 대한 식각을 진행하여, 실리콘 기판(100) 내의 소정 영역에 트렌치(A)를 형성한다. 이때, STI 건식 식각은 Cl2/O2/Ar 가스의 조합으로 활성화된 플라즈마로 건식 식각을 진행한다.
상기 트렌치(A)를 형성한 후에 도 1c에 도시한 바와 같이, 포토레지스트(103)를 제거하고 트렌치(A) 내부가 충분히 매립되도록 갭필 산화막(104)을 증착한 다. 이때, 상기의 갭필 산화막(104)은 갭필링 특성이 좋은 물질을 이용하되, 바람직하게는 화학 기상 증착법(high density plasma chemical vapoer deposition; HDP CVD)을 이용한 HDP 산화막을 이용한다.
다음 단계로, 도 1d에 도시한 바와 같이, 트렌치(A) 내부에 매립된 상기 갭필 산화막(104)에 대하여 상기 패드 질화막(102)을 정지막으로 이용한 화학적 기계적 연마(chemical mechanical polishing; CMP)를 통하여 평탄화를 시킨다.
그런 다음 도 1e에 도시한 바와 같이, H3PO4와 같은 식각액을 사용하여 남겨진 패드 질화막(102)을 제거한다. 이 경우 H3PO4는 산화막과의 선택비가 우수한 특성을 보이기 때문에 소자 분리막인 갭필 산화막(104)과 패드 산화막(101)은 약간만이 제거되게 된다.
전술한 바와 같이 STI를 형성하기 위한 공정을 수행하고 나면, 도 1f에 도시 한 바와 같이, 패드 질화막(102)을 제거한 후 후속 게이트를 형성하기 위한 폴리실리콘을 증착하기 전에 여러 가지 화학약품(chemical)을 사용하는 공정, 특히 산화막의 증착 이전에 HF 또는 HF/H2O, BOE(buffered oxide etchant)등의 화학약품으로 세정 공정등을 진행한 후 도1g에 도시된 바와 같이 게이트 전극용 폴리실리콘(105)을 증착하는데 이때, 도1f 및 도1g에 나타나는 것처럼 액티브 에지 부분이 침식되어 에지 모트(edge moat : B)가 발생하게 된다.
이러한 에지모트가 발생하게 되면, 소자 특성상 험프(hump) 및 INWE(inverse narrow width effect)가 발생하여 소자의 비정상적인 동작을 유발시키는 소자의 트랜지스터의 전기적 특성을 열화시키는 문제점이 존재하게 된다.
본 발명은 상기와 같은 문제점을 해결하기 위해 창작된 것으로서, 패드 산화막과 패드 질화막 사이에 폴리실리콘막과 버퍼 산화막을 증착하고 나서 소정의 공정을 통해, 폴리실리콘층의 소정 깊이까지 식각한 후 패드 산화막까지 산화 공정을 진행하여 식각된 폴리실리콘의 측면 부위까지 산화 되도록 함으로써, 액티브 에지 부위에 산화막이 두껍게 형성되도록 하여 화학적 공정에 의한 에지부의 침식 현상을 방지할 수 있도록 하는 STI 에지 모트 방지 방법을 제공하기 위한 것이다.
상기와 같은 목적을 실현하기 위한 본 발명은 소정의 하부구조가 형성된 기판 상에 패드 산화막; 폴리 실리콘막, 버퍼 산화막, 및 패드 질화막을 순차적으로 형성하는 단계와; 상기 패드 질화막 상부에 소정 형상의 포토레지스트 패턴을 형성한 후 이를 마스크로 이용하여 폴리 실리콘층의 소정 깊이만큼 식각 되도록 하는 단계와; 상기 포토레지스트를 제거한 후 상기 식각 공정에서 드러난 폴리실리콘 및 그 측면에 산화공정을 실시하는 단계와; 상기 패드 질화막을 마스크로 이용하여 상기 산화된 폴리실리콘막에 대해 식각 공정을 진행하여 실리콘 기판을 노출시킨 후 소정의 깊이까지 트렌치 식각 공저을 실시하는 단계와; 상기 트렌치가 매립되도록 갭필산화막을 증착한 후 상기 패드 질화막의 상부면이 노출될 때까지 평탄화하는 단계와; 상기 패드 질화막과 버퍼 산화막 및 폴리 실리콘층을 제거함으로써 액티브 에지 부위에 산화막이 두껍게 형성되도록 하는 단계를 포함하는 것을 특징으로 하는 STI 에지 모트 방지방법에 관한 것이다.
이와 같이 본 발명에 의하면, 패드 산화막과 패드 질화막 사이에 폴리실리콘막과 버퍼 산화막을 증착하고, 폴리 실리콘의 소정 깊이까지 식각한 후, 노출된 폴리실리콘과 그 측면부 까지 산화 되도록 산화 공정을 실시하여 액티브 에지 부위에 산화막이 두껍게 형성되도록 함으로써, 화학적 공정에 의한 에지부의 침식 현상을 방지하여 에지 모트를 방지할 수 있다.
상기 산화된 폴리실리콘막 식각 공정은 C/F를 포함하는 플라즈마를 이용하여 식각 하는 것이 바람직하다.
상기 트렌치 식각 공정은 Cl2를 포함하는 플라즈마를 이용하되, 바람직하게는 HBr 또는 HeO2를 첨가하여 실시한다.
이하, 본 발명의 바람직한 실시예를 첨부된 도면을 참조하여 설명한다. 또한 본 실시예는 본 발명의 권리범위를 한정하는 것은 아니고, 단지 예시로 제시된 것이며 종래 구성과 동일한 부분은 동일한 부호 및 명칭을 사용한다.
도2a 내지 도2g는 본 발명에 의한 STI 에지 모트 방지 방법을 설명하기 위한 공정도이다.
먼저, 도2a에 도시된 바와 같이, 후속 공정에서 증착되는 막에 대해 실리콘 기판(200)의 완충막 역할을 하도록 실리콘 기판(200) 상에 패드 산화막(201)을 증착한 후, 그 상부에 폴리 실리콘막(202), 버퍼 산화막(203) 및 패드 질화막(204)을 순차적으로 증착한다.
그리고 나서, 도 2b에 도시된 바와 같이, 패드 질화막(204) 상에 포토레지스트를 도포하고 STI를 정의하기 위한 포토레지스트 패턴(205)을 형성한다. 패터닝된 포토레지스트(205)를 마스크로 이용하여 폴리 실리콘막(202)의 중간 부분까지 식각한다.
이어서, 도2c에 도시된 바와 같이 O2 가스를 이용한 에싱(Ashing) 공정을 실시하여 포토레지스트(205)을 제거한 다음 노출된 폴리실리콘의 측면 부위 및 패드 패드 산화막(201) 깊이 까지 산화시킨다.
상기 폴리실리콘막(202)에 대한 산화 공정을 진행 한 후 도2d에 도시된 바와 같이 패드 질화막(204)을 하드 마스크로 이용하여 C/F를 포함하는 플라즈마를 이용하여 상기의 산화 공정에 의해 산화된 폴리실리콘층(206)에 대한 식각 공정을 실시하여 실리콘 기판(100)을 노출시킨다.
그리고, 상기 노출된 실리콘 기판(200)에 대해 Cl2를 포함하는 플라즈마에 HBr 또는 HeO2를 첨가하여 트렌치(A) 식각을 실시한다.
상기 트렌치(A)를 형성한 결과물에 도2e에 도시된 바와 같이 트렌치가 충분히 매립되도록 갭필 산화막(207)을 증착한다. 이때, 상기 갭필 산화막(207)은 갭필링 특성이 좋은 산화막을 이용하되, 바람직하게는 고밀도 플라즈마 화학 기상 증착법(high density plasma chemical vapoer deposition; HDP CVD)을 이용하여 증착한다.
다음 단계로, 갭필 산화막(207)을 증착한 결과물에 도2f에 도시된 바와 같이 패드 질화막(204)을 정지막으로 이용하여 화학적 기계적 연마(chemical mechanical polishing; CMP)를 통한 평탄화를 진행한다.
그런 다음, 도 2g에 도시한 바와 같이 패드 질화막(204)과 버퍼 산화막(203) 및 폴리실리콘막(202)을 제거한다. 이때, STI의 액티브 에지 부위 산화막이 두껍게 형성되어 있어서 화학공정에 의하여 액티브 에지 부분이 공격받는 것을 방지할 수 있게된다.
이와 같이 본 발명에 의하면, 패드 산화막과 패드 질화막 사이에 폴리실리콘 막과 버퍼 산화막을 증착하고, 폴리실리콘을 일부 제거한 후 패드 산화막까지 산화 공정을 진행하여 식각된 폴리실리콘의 측면 부위까지 산화 되도록 하여 액티브 에지 부위에 산화막이 두껍게 형성되도록 함으로써, 화학적 공정에 의한 에지부의 침식 현상을 방지하여 에지 모트를 방지할 수 있다.
상기한 바와 같이 본 발명은 STI 액티브 에지 부분에 필드산화막이 두껍게 형성되도록 하여 액티브 에지 부분이 침식되는 현상을 방지함으로써, 에지 모트에 의한 험프(hump), INWE(inverse narrow width effect)와 같은 트랜지스터의 전기적 특성을 열화시키는 현상을 방지하여 소자의 신뢰성을 향상시킬 수 있는 이점이 있다.
Claims (4)
- 실리콘 기판 상에 패드 산화막, 폴리 실리콘막, 버퍼 산화막 및 패드 질화막을 순차적으로 형성하는 단계;상기 패드질화막 상에 STI 영역을 정의하는 포토레지스트 패턴을 형성하는 단계;상기 포토레지스트 패턴을 식각마스크로 패드질화막, 버퍼산화막 및 폴리 실리콘막을 차례로 식각하여 상기 폴리 실리콘막이 증착된 두께의 중간 부분까지 식각하는 단계;상기 포토레지스트 패턴을 제거한 후, 상기 식각에 의해 노출된 폴리 실리콘막의 바닥면 및 측면 상에 산화공정을 실시하는 단계;상기 패드 질화막을 식각마스크로 상기 산화된 폴리 실리콘막 및 실리콘 기판을 식각하여 상기 실리콘 기판 내에 트렌치를 형성하는 단계;상기 트렌치를 갭필 산화막으로 매립하는 단계; 및상기 패드 질화막과 버퍼 산화막 및 폴리 실리콘막을 제거하는 단계를 포함하는 것을 특징으로 하는 STI 에지 모트 방지방법.
- 제 1항에 있어서, 상기 산화된 폴리실리콘막 식각 공정은 C/F를 포함하는 플라즈마를 이용하여 식각 하는 것을 특징으로 하는 STI 에지 모트 방지 방법.
- 제 1항에 있어서, 상기 트렌치 식각 공정은 Cl2를 포함하는 플라즈마에 HBr 또는 HeO2를 첨가하여 실시하는 것을 특징으로 하는 STI 에지 모트 방지 방법.
- 제 1항에 있어서,상기 산화공정을 실시하는 단계는, O2 가스로 상기 포토레지스트 패턴을 제거하고, 노출된 폴리 실리콘막의 바닥면 및 측면 상에 상기 패드산화막의 깊이까지 산화시키는 것을 특징으로 하는 STI 에지 모트 방지 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020020087383A KR100923764B1 (ko) | 2002-12-30 | 2002-12-30 | Ｓｔｉ 에지 모트 방지방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020020087383A KR100923764B1 (ko) | 2002-12-30 | 2002-12-30 | Ｓｔｉ 에지 모트 방지방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20040060576A KR20040060576A (ko) | 2004-07-06 |
| KR100923764B1 true KR100923764B1 (ko) | 2009-10-27 |
Family
ID=37352452
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020020087383A KR100923764B1 (ko) | 2002-12-30 | 2002-12-30 | Ｓｔｉ 에지 모트 방지방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100923764B1 (ko) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR970053408A (ko) * | 1995-12-22 | 1997-07-31 | 김주용 | 반도체소자의 소자분리막 제조방법 |
| KR0162138B1 (ko) * | 1994-12-30 | 1999-02-01 | 김주용 | 반도체 장치의 소자 분리방법 |
| KR19990084786A (ko) * | 1998-05-11 | 1999-12-06 | 윤종용 | 트렌치 소자분리 방법 |
-
2002
- 2002-12-30 KR KR1020020087383A patent/KR100923764B1/ko not_active IP Right Cessation
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR0162138B1 (ko) * | 1994-12-30 | 1999-02-01 | 김주용 | 반도체 장치의 소자 분리방법 |
| KR970053408A (ko) * | 1995-12-22 | 1997-07-31 | 김주용 | 반도체소자의 소자분리막 제조방법 |
| KR19990084786A (ko) * | 1998-05-11 | 1999-12-06 | 윤종용 | 트렌치 소자분리 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20040060576A (ko) | 2004-07-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100480897B1 (ko) | 반도체소자의 소자분리막 형성방법 | |
| US5885883A (en) | Methods of forming trench-based isolation regions with reduced susceptibility to edge defects | |
| KR100923764B1 (ko) | Ｓｔｉ 에지 모트 방지방법 | |
| KR101006508B1 (ko) | 반도체 소자의 소자분리막 형성방법 | |
| KR100979233B1 (ko) | 반도체 소자의 소자분리막 형성방법 | |
| KR101004805B1 (ko) | 반도체 소자의 소자 분리막 형성 방법 | |
| KR100944667B1 (ko) | Ｓｔｉ 에지 모트 방지 방법 | |
| US20090170276A1 (en) | Method of Forming Trench of Semiconductor Device | |
| KR100289663B1 (ko) | 반도체 소자의 소자 분리막 형성방법 | |
| KR100923760B1 (ko) | 반도체 소자의 소자분리막 형성방법 | |
| KR100475718B1 (ko) | 반도체 소자의 소자 분리막 형성 방법 | |
| KR100733693B1 (ko) | 반도체 소자의 소자 분리막 형성 방법 | |
| KR20040060571A (ko) | Ｓｔｉ 에지 모트 방지방법 | |
| KR100984854B1 (ko) | 반도체 소자의 소자분리막 형성방법 | |
| KR101006510B1 (ko) | 반도체소자의 소자분리막 형성방법 | |
| KR100480896B1 (ko) | 반도체소자의 소자분리막 형성방법 | |
| KR100451519B1 (ko) | 반도체소자의 소자분리막 형성방법 | |
| KR0172760B1 (ko) | 반도체 소자의 소자 분리 절연막 제조 방법 | |
| KR101060698B1 (ko) | 트랜지스터 제조 방법 | |
| KR100750047B1 (ko) | 반도체 장치의 소자분리막의 형성 방법 | |
| KR100922962B1 (ko) | 반도체 소자의 제조방법 | |
| KR100979713B1 (ko) | 반도체 소자의 소자 분리막 형성 방법 | |
| KR100353828B1 (ko) | 반도체소자의 소자 격리막 형성 방법 | |
| KR20000065984A (ko) | 반도체 장치의 트렌치 소자분리 방법 | |
| KR20040100626A (ko) | 반도체 소자의 소자 분리막 형성 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| N231 | Notification of change of applicant | ||
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20120924 Year of fee payment: 4 |
|
| FPAY | Annual fee payment |
Payment date: 20130916 Year of fee payment: 5 |
|
| LAPS | Lapse due to unpaid annual fee |