KR100922962B1 - 반도체 소자의 제조방법 - Google Patents

반도체 소자의 제조방법 Download PDF

Info

Publication number
KR100922962B1
KR100922962B1 KR1020060084754A KR20060084754A KR100922962B1 KR 100922962 B1 KR100922962 B1 KR 100922962B1 KR 1020060084754 A KR1020060084754 A KR 1020060084754A KR 20060084754 A KR20060084754 A KR 20060084754A KR 100922962 B1 KR100922962 B1 KR 100922962B1
Authority
KR
South Korea
Prior art keywords
film
trench
layer
sacrificial
forming
Prior art date
Application number
KR1020060084754A
Other languages
English (en)
Other versions
KR20080021389A (ko
Inventor
김점수
이석규
임종순
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020060084754A priority Critical patent/KR100922962B1/ko
Publication of KR20080021389A publication Critical patent/KR20080021389A/ko
Application granted granted Critical
Publication of KR100922962B1 publication Critical patent/KR100922962B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66825—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a floating gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Element Separation (AREA)

Abstract

본 발명은 반도체 소자의 제조방법에 관한 것으로, HDP(High Density Plasma) 산화막이 트렌치 내에 일부 매립된 상태에서 SOG를 이용하여 트렌치를 완전히 매립한 후 건식 식각 공정 및 습식 식각 공정을 실시하여 SOG를 완전히 제거하고, 트렌치를 HDP 산화막으로 완전히 매립함으로써 트렌치 내에 보이드(void) 없이 HDP 산화막을 매립할 수 있다.
매립, HDP 산화막, 보이드, SOG 산화막, 터널 산화막, CMP

Description

반도체 소자의 제조방법{Method of manufacturing a semiconductor device}
도 1a 내지 도 1f는 본 발명의 일 실시 예에 따른 반도체 소자의 제조방법을 설명하기 위해 순차적으로 도시한 소자의 단면도이다.
<도면의 주요부분에 대한 부호의 설명>
200 : 반도체 기판 202 : 터널 산화막
204 : 제1 폴리실리콘막 206 : 제1 하드 마스크막
208 : 제2 하드 마스크막 210 : 트렌치
212 : 제1 절연막 214 : 희생막
216 : 제2 절연막 218 : 소자 분리막
220 : 유전체막 222 : 제2 폴리실리콘막
본 발명은 반도체 소자의 제조방법에 관한 것으로, 특히, 매립 물질로 HDP(High Density Plasma) 산화막을 이용하여 보이드(void) 없이 트렌치를 완전히 매립하기 위한 반도체 소자의 제조방법에 관한 것이다.
일반적인 반도체 소자의 제조방법에 대해 설명하면 다음과 같다.
반도체 기판 상부에 적층된 터널 산화막, 제1 폴리실리콘막, 하드 마스크막 및 반도체 기판의 일부를 식각하여 트렌치를 형성한 후 이를 매립하기 위해 전체 구조 상부에 제1 절연막을 증착한다. 이때, 제1 절연막은 HDP 산화막으로 증착한다. 습식 식각 공정을 실시하여 제1 절연막을 일부 제거하고, 트렌치가 완전히 매립되도록 전체 구조 상부에 제2 절연막을 증착한 후 연마 공정을 실시하여 소자분리막을 형성한다.
그러나, 소자가 점점 더 고집적화되어감에 따라 기존에 사용하였던 트렌치 매립 방법인 DWD(Deposition-Wet etch-Deposition) 방법을 사용하게 되면, 습식 식각 공정시 터널 산화막 측면이 노출되어 습식 식각시 사용되는 식각 용액에 데미지(damage)를 받아 험프(hump)가 발생되고, 터널 산화막이 붕괴(degradation)되어 소자 특성을 저하시킨다. 노출된 터널 산화막의 데미지를 최소화하기 위해 트렌치를 매립하기 위해 사용되는 제1 절연막의 두께를 더 두껍게 하면, 트렌치 매립 마진이 부족하여 보이드 문제를 유발시킨다. 또한, 트렌치 매립 마진을 확보하기 위해 습식 식각량을 증가시키면, 터널 산화막 측면이 노출되어 터널 산화막 측면에 데미지를 유발하게 된다. 이와 같이 제1 절연막 증착 두께와 습식 식각량의 상관 관계로 인하여 소자가 미세화될수록 트렌치 매립 마진은 더 악화한다.
또한, 소자가 고집적화되어감에 따라 일반적으로 종래에 많이 사용되던 로코스(LOCOS)형 소자 분리막 형성 공정을 사용하고 있었으나, 지금은 액티브 영역의 면적을 늘릴 수 있는 STI(Shallow Trench Isolation) 공정이 많이 사용되고 있다. STI 공정은 반도체 기판 상부에 적층된 터널 산화막, 제1 폴리실리콘막, 하드 마스크막용 질화막과 산화막 및 반도체 기판의 일부를 순차적으로 식각하여 트렌치를 형성한 후 트렌치를 매립하기 위해 전체 구조 상부에 절연막을 형성하는 것이다.
그러나, 상기와 같이 트렌치 매립 공정을 실시할 경우, 액티브 영역 상부 가장 자리의 산화막이 전세정(pre-cleaning) 공정과 습식 식각 공정시 빨리 식각되어 과도하게 침식되는 모트(moat)가 형성된다. 이를 해결하기 위해 현재 가장 많이 사용하고 있는 트렌치 매립 물질이 HDP 산화막이다.
그러나, 소자가 축소화되어감에 따라 트렌치 매립 물질로 HDP 산화막을 사용할 경우, 액티브 상부 영역에 HDP 산화막이 두껍게 증착되어 트렌치 내에 보이드가 형성된다. 이러한 보이드의 형성으로 인하여 소자 특성이 열화된다. 보이드 없이 트렌치를 매립하기 위해 매립 특성이 좋은 SOG(Spin On Glass) 계열의 산화막을 사용하는 방법이 있다.
그러나, SOG(Spin On Glass) 계열의 산화막을 사용할 경우, SOG의 특성이 HDP 산화막의 특성보다 좋지 않아 SOG 계열의 산화막으로 매립된 소자 분리막은 소자 분리막 역할을 하지 못하고 결국 소자 특성을 열화시킨다.
상술한 문제점을 해결하기 위해 안출된 본 발명의 목적은 매립 물질로 HDP 산화막을 이용하여 보이드 없이 트렌치를 완전히 매립하기 위한 반도체 소자의 제조방법을 제공하는 데 있다.
본 발명의 일 실시 예에 따른 반도체 소자의 제조방법은, 반도체 기판 상부에 적층된 터널 산화막, 폴리실리콘막, 하드 마스크막 및 상기 반도체 기판의 일부를 순차적으로 식각하여 트렌치를 형성하는 단계와, 상기 트렌치의 일부가 매립되도록 상기 트렌치를 포함한 전체 구조 상부에 제1 절연막을 형성하는 단계와, 상기 트렌치가 완전히 매립되도록 전체 구조 상부에 스트레스와 밀도가 상기 제1 절연막과 다른 희생막을 형성한 후 연마 공정을 실시하는 단계와, 식각 공정을 실시하여 상기 트렌치 내에 매립된 상기 제1 절연막과 희생막을 일정 두께 정도 제거하는 단계와, 식각 공정을 실시하여 상기 트렌치 내에 매립된 상기 희생막을 완전히 제거하는 단계와, 상기 트렌치가 완전히 매립되도록 전체 구조 상부에 상기 제1 절연막과 동일한 물질인 제2 절연막을 형성한 후 상기 제1 하드 마스크막 상부가 노출될 때까지 연마 공정을 실시하여 소자 분리막을 형성하는 단계를 포함하는 반도체 소자의 제조방법을 제공한다.
상기에서, 하드 마스크막은 질화막 및 산화막으로 구성된다.
트렌치를 형성한 후 트렌치 내에 열 산화 공정을 실시하는 단계를 더 포함한 다.
제1 절연막은 HDP 산화막으로 형성하되, 바이어스를 사용하지 않거나, 낮은 바이어스를 사용한다.
희생막은 SOG 산화막, PSG막, BPSG막 또는 포토레지스트막으로 형성된다.
희생막을 형성한 후 열처리 공정을 실시하는 단계를 더 포함한다.
제1 절연막과 희생막을 일정 두께 제거 공정시 건식 식각 공정을 실시한다.
희생막 제거 공정시 습식 식각 공정을 실시하고, 습식 식각 공정시 제1 절연막과 식각 선택비가 다른 용액을 사용한다.
제2 절연막은 HDP 산화막으로 형성하되, 높은 바이어스를 이용한다.
이하, 첨부된 도면을 참조하여 본 발명의 실시 예를 상세히 설명하면 다음과 같다.
도 1a 내지 도 1f는 본 발명의 일 실시 예에 따른 반도체 소자의 제조방법을 설명하기 위해 순차적으로 도시한 소자의 단면도이다.
도 1a를 참조하면, 반도체 기판(200) 내에 웰 이온 주입 공정 및 문턱 전압(Vt) 조절 이온 주입 공정을 실시한다. 반도체 기판(200) 상부에 터널 산화막(202), 플로팅 게이트용 제1 폴리실리콘막(204), 제1 하드 마스크막(206) 및 제2 하드 마스크막(208)을 순차적으로 형성한 후 제2 하드 마스크막(208), 제1 하드 마스크막(206), 제1 폴리실리콘막(204), 터널 산화막(202) 및 반도체 기판(200)의 일부를 순차적으로 식각하여 트렌치(210)를 형성한다. 이때, 제1 하드 마스크막(206)은 질화막으로 형성하고, 제2 하드 마스크막(208)은 산화막으로 형성한다.
도 1b를 참조하면, 트렌치(210) 내에 열 산화 공정을 실시한 후 트렌치(210)의 일부가 매립되도록 전체 구조 상부에 제1 절연막(212)을 형성한다. 이때, 제1 절연막(212)은 HDP 산화막으로 형성하되, 바이어스를 인가하지 않거나, 낮은 바이어스를 인가한다. 트렌치(210)가 완전히 매립되도록 전체 구조 상부에 응력에 따른 스트레스(stress)와 밀도가 제1 절연막(212)과 다른 희생막(214)을 형성한다. 이때, 희생막(214)은 SOG 산화막, PSG막, BPSG막 또는 포토레지스트막으로 형성한다.
도 1c를 참조하면, 제1 절연막(212)과 희생막(214)의 밀도를 높이기 위해 열처리 공정을 실시한 후 제1 하드 마스크막(206) 상부가 노출될 때까지 연마 공정을 실시한다.
도 1d를 참조하면, 건식 식각 공정을 실시하여 트렌치(210) 내에 매립된 제1 절연막(212)과 희생막(214)을 일정 두께 정도 제거한 후 습식 식각 공정을 실시하여 트렌치(210) 내에 매립된 희생막(214)을 완전히 제거한다. 이때, 희생막(214)을 제거하기 위한 습식 식각 공정은 제1 절연막(212)보다 희생막(214)의 식각 속도가 더 빠른 용액을 사용한다.
도 1e를 참조하면, 트렌치(210)가 완전히 매립되도록 전체 구조 상부에 제1 절연막(212)과 동일한 물질인 제2 절연막(216)을 형성한 후 제1 하드 마스크막(206) 상부가 노출될 때까지 연마 공정을 실시하여 소자 분리막(218)을 형성한다. 이때, 제2 절연막(216)은 HDP 산화막으로 형성하되, 높은 바이어스를 인가한다.
도 1f를 참조하면, 제1 하드 마스크막(206)을 제거한 후 소자 분리막(218) 상부를 식각하여 소자 분리막(218)의 EFH(Effective Field Height)를 조절한다. 전체 구조 상부에 유전체막(220) 및 컨트롤 게이트용 제2 폴리실리콘막(222)을 순차적으로 형성한다.
트렌치(210) 매립 공정시 에스펙트 비(Aspect Ratio; AR)로 인하여 트렌치(210) 내에 발생하는 보이드를 제거하기 위하여 상기와 같이 HDP 산화막이 트렌치(210) 내에 일부 매립된 상태에서 SOG를 이용하여 트렌치(210)를 완전히 매립한 후 건식 식각 공정 및 습식 식각 공정을 실시하여 SOG를 완전히 제거함으로써 트렌치(210) 내에 보이드 없이 HDP 산화막을 매립할 수 있다. 또한, 상기와 같은 방법은 STI 매립 공정시에만 국한된 것이 아니라, PMD(Poly to Metal Dielectric)층과 IMD(Inter Metal Dielectric)층에서도 적용가능하다.
본 발명의 기술 사상은 상기 바람직한 실시 예에 따라 구체적으로 기술되었으나, 상기한 실시 예는 그 설명을 위한 것이며, 그 제한을 위한 것이 아님을 주지하여야 한다. 또한, 본 발명의 기술 분야에서 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시 예가 가능함을 이해할 수 있을 것이다.
상술한 바와 같이 본 발명은 다음과 같은 효과가 있다.
첫째, HDP 산화막이 트렌치 내에 일부 매립된 상태에서 SOG를 이용하여 트렌 치를 완전히 매립한 후 건식 식각 공정 및 습식 식각 공정을 실시하여 SOG를 완전히 제거함으로써 트렌치 내에 보이드 없이 HDP 산화막을 매립할 수 있다.
둘째, 트렌치 매립 공정시 기존에 사용하던 HDP 산화막을 이용함으로써 개발 기간 단축 및 타사와의 경쟁력에서 우수할 수 있다.
셋째, 본 발명은 STI 매립 공정시에만 국한된 것이 아니라, PMD층과 IMD층에서도 적용가능하다.

Claims (11)

  1. 반도체 기판 상부에 적층된 터널 산화막, 폴리실리콘막, 하드 마스크막및 상기 반도체 기판의 일부를 순차적으로 식각하여 트렌치를 형성하는 단계;
    상기 트렌치의 저면이 매립되도록, 상기 터널 산화막, 상기 폴리실리콘막의 측벽을 포함한 전체 구조 상부에 제1 절연막을 형성하는 단계;
    상기 트렌치가 완전히 매립되도록 상기 제1 절연막의 상부에 응력에 따른 스트레스와 밀도가 상기 제1 절연막과 다른 희생막을 형성하는 단계;
    상기 하드 마스크막이 노출되도록 상기 희생막 및 상기 제1 절연막을 연마하는 단계;
    상기 트렌치 내에 매립된 상기 제1 절연막과 희생막을 일정 두께 제거하되, 상기 터널 산화막이 노출되지 않도록 하는 단계;
    상기 트렌치 내에 매립된 상기 희생막을 완전히 제거하는 단계; 및
    상기 트렌치가 완전히 매립되도록 전체 구조 상부에 상기 제1 절연막과 동일한 물질인 제2 절연막을 형성한 후 상기 하드 마스크막 상부가 노출될 때까지 연마 공정을 실시하여 소자 분리막을 형성하는 단계를 포함하는 반도체 소자의 제조방법.
  2. 제1항에 있어서, 상기 하드 마스크막은 질화막 및 산화막으로 구성된 반도체 소자의 제조방법.
  3. 제1항에 있어서, 상기 트렌치를 형성한 후 상기 트렌치 내에 열 산화 공정을 실시하는 단계를 더 포함하는 반도체 소자의 제조방법.
  4. 제1항에 있어서, 상기 제1 절연막은 HDP 산화막으로 형성하는 반도체 소자의 제조방법.
  5. 제1항에 있어서, 상기 희생막은 SOG 산화막, PSG막 또는 BPSG막으로 형성되는 반도체 소자의 제조방법.
  6. 제1항에 있어서, 상기 희생막은 포토레지스트막으로 형성되는 반도체 소자의 제조방법.
  7. 제1항에 있어서, 상기 희생막을 형성한 후 열처리 공정을 실시하는 단계를 더 포함하는 반도체 소자의 제조방법.
  8. 제1항에 있어서, 상기 제1 절연막과 희생막을 일정 두께 제거하는 단계는 건식식각 공정으로 실시하는 반도체 소자의 제조방법.
  9. 제1항에 있어서, 상기 희생막을 완전히 제거하는 단계는 습식 식각 공정으로 실시하는 반도체 소자의 제조방법.
  10. 제9항에 있어서, 상기 습식 식각 공정은 상기 제1 절연막의 식각속도 보다 상기 희생막의 식각속도가 빠른 식각용액을 사용하는 반도체 소자의 제조방법.
  11. 제1항에 있어서, 상기 제2 절연막은 HDP 산화막으로 형성하되, 상기 제1 절연막을 형성할 때보다 높은 바이어스를 사용하여 형성하는 반도체 소자의 제조방법.
KR1020060084754A 2006-09-04 2006-09-04 반도체 소자의 제조방법 KR100922962B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060084754A KR100922962B1 (ko) 2006-09-04 2006-09-04 반도체 소자의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060084754A KR100922962B1 (ko) 2006-09-04 2006-09-04 반도체 소자의 제조방법

Publications (2)

Publication Number Publication Date
KR20080021389A KR20080021389A (ko) 2008-03-07
KR100922962B1 true KR100922962B1 (ko) 2009-10-22

Family

ID=39395910

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060084754A KR100922962B1 (ko) 2006-09-04 2006-09-04 반도체 소자의 제조방법

Country Status (1)

Country Link
KR (1) KR100922962B1 (ko)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020079000A (ko) * 2001-04-12 2002-10-19 삼성전자 주식회사 자기 정렬 트렌치 소자분리 기술을 사용하는 반도체장치의 제조방법
KR20040059928A (ko) * 2002-12-30 2004-07-06 주식회사 하이닉스반도체 반도체소자 제조시의 갭 매립방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020079000A (ko) * 2001-04-12 2002-10-19 삼성전자 주식회사 자기 정렬 트렌치 소자분리 기술을 사용하는 반도체장치의 제조방법
KR20040059928A (ko) * 2002-12-30 2004-07-06 주식회사 하이닉스반도체 반도체소자 제조시의 갭 매립방법

Also Published As

Publication number Publication date
KR20080021389A (ko) 2008-03-07

Similar Documents

Publication Publication Date Title
US20070264790A1 (en) Method of manufacturing semiconductor device
US6921705B2 (en) Method for forming isolation layer of semiconductor device
KR100317041B1 (ko) 반도체 장치의 트렌치 격리 형성 방법
KR100703836B1 (ko) 반도체 소자의 트렌치형 소자분리막 형성방법
KR100922962B1 (ko) 반도체 소자의 제조방법
JP2008294394A (ja) フラッシュメモリ素子の素子分離膜形成方法
KR100451494B1 (ko) 반도체소자의소자분리막형성방법
KR100979233B1 (ko) 반도체 소자의 소자분리막 형성방법
KR100895382B1 (ko) 반도체 소자의 제조 방법
KR100958632B1 (ko) 플래쉬 메모리 소자의 제조방법
KR100419754B1 (ko) 반도체소자의 소자분리막 형성방법
KR101002478B1 (ko) 반도체 소자의 소자 분리막 형성 방법
KR100622754B1 (ko) 반도체소자의 소자분리막 형성방법
KR100505604B1 (ko) 트렌치 소자분리 방법
KR100984854B1 (ko) 반도체 소자의 소자분리막 형성방법
KR100870303B1 (ko) 플래쉬 메모리 소자의 제조 방법
KR100672763B1 (ko) 반도체 소자의 게이트 형성방법
KR100525916B1 (ko) 반도체 장치의 소자 분리막 형성방법
KR100620701B1 (ko) 디벗이 형성된 ｓｔｉ 산화물을 보상하는 반도체 소자의제조 방법
KR100849361B1 (ko) 반도체 소자의 제조 방법
KR100923764B1 (ko) Ｓｔｉ 에지 모트 방지방법
KR20080001279A (ko) 반도체 소자의 소자분리막 형성방법
KR20080114065A (ko) 반도체 소자의 소자분리막 형성 방법
KR20060066874A (ko) 플래쉬 메모리 소자의 제조방법
KR20080056942A (ko) 반도체 소자의 트렌치 소자분리 방법 및 그에 의해 제조된트렌치 소자분리 구조

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee