KR101060698B1 - 트랜지스터 제조 방법 - Google Patents
트랜지스터 제조 방법 Download PDFInfo
- Publication number
- KR101060698B1 KR101060698B1 KR1020040001296A KR20040001296A KR101060698B1 KR 101060698 B1 KR101060698 B1 KR 101060698B1 KR 1020040001296 A KR1020040001296 A KR 1020040001296A KR 20040001296 A KR20040001296 A KR 20040001296A KR 101060698 B1 KR101060698 B1 KR 101060698B1
- Authority
- KR
- South Korea
- Prior art keywords
- oxide film
- film
- trench
- forming
- silicon substrate
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title description 9
- 150000004767 nitrides Chemical class 0.000 claims abstract description 24
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 23
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 23
- 239000010703 silicon Substances 0.000 claims abstract description 23
- 239000000758 substrate Substances 0.000 claims abstract description 23
- 238000005530 etching Methods 0.000 claims abstract description 9
- 238000000151 deposition Methods 0.000 claims abstract description 7
- 238000000059 patterning Methods 0.000 claims abstract description 5
- 238000000034 method Methods 0.000 claims description 46
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 4
- 229920005591 polysilicon Polymers 0.000 claims description 4
- 239000007921 spray Substances 0.000 claims description 2
- 238000001039 wet etching Methods 0.000 claims description 2
- 238000009279 wet oxidation reaction Methods 0.000 claims description 2
- 239000012535 impurity Substances 0.000 abstract description 11
- 230000003647 oxidation Effects 0.000 abstract description 10
- 238000007254 oxidation reaction Methods 0.000 abstract description 10
- 238000009826 distribution Methods 0.000 abstract description 8
- 238000002955 isolation Methods 0.000 description 11
- 238000005468 ion implantation Methods 0.000 description 5
- 239000004065 semiconductor Substances 0.000 description 5
- 230000007423 decrease Effects 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 2
- 238000006731 degradation reaction Methods 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 241000293849 Cordylanthus Species 0.000 description 1
- 230000002159 abnormal effect Effects 0.000 description 1
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000000593 degrading effect Effects 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 230000002035 prolonged effect Effects 0.000 description 1
- 238000001878 scanning electron micrograph Methods 0.000 description 1
- 238000009751 slip forming Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Element Separation (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
본 발명은 실리콘 기판에 패드 산화막 및 패드 질화막을 증착하는 단계와; 상기 패드 질화막을 패터닝 한 후 실리콘 기판에 소정 깊이의 트렌치를 형성하는 단계와; 상기 트렌치 측벽에 사이드월 산화막을 형성하는 단계와; 상기 트렌치가 충분히 매립되도록 정도의 매립 산화막을 증착하고 평탄화 하는 단계와; 상기 패드 질화막을 제거한 후 열산화막을 형성하여 액티브와 필드 경계부를 라운딩 시키는 단계와; 상기 사이드월 산화막과 매립 산화막 및 열산화막을 선택적으로 식각하는 단계를 포함하여 구성된다. 이에 따라 본 발명은 사이드월 산화막과 필드 산화막이 선택적으로 제거되고 제거된 부분이 액티브로 이용됨으로써 전류 구동 능력이 향상되고, 채널 불순물의 분포가 위치에 따라 일정하여 액티브 경계부의 불순물 증가를 방지하여 문턱 전압 증가를 방지할 수 있다.
문턱 전압, 채널, 액티브 경계, 열산화
Description
도 1a 내지 1f는 종래 기술에 의한 반도체 소자의 STI 형성 공정을 도시한 단면도들이다.
도2는 종래 기술에 의해 형성된 트랜지스터의 SEM 사진이다.
도3은 종래 기술에 의한 트랜지스터 제조 방법시에, 게이트 폭에 따른 문턱 전압 특성을 나타낸 그래프도이다.
도4a 내지 도4d는 본 발명에 의한 트랜지스터 제조 방법을 나타낸 순차적인 공정 단면도이다.
도5는 본 발명에 의해 형성된 트랜지스터의 SEM 사진이다.
도6은 종래 기술에 의한 반도체 소자의 소자 분리 공정 후의 게이트 폭(W)에 따른 문턱 전압 특성을 나타낸 그래프도이다.
- 도면의 주요부분에 대한 부호의 설명 -
400 : 실리콘 기판 410 : 패드 산화막
420 : 패드 질화막 430 : 사이드월 산화막
440 : 매립 산화막 440 : 필드 산화막
450 : 게이트 산화막 460 : 게이트 폴리실리콘
본 발명은 트랜지스터 제조 방법에 관한 것으로, 보다 상세하게는 게이트 길이 변화에 따른 문턱 전압 증가를 방지함으로써 소자의 리프레시 특성 저하를 방지할 수 있는 트랜지스터 제조 방법에 관한 것이다.
소자 분리 공정은 크게 반도체 기판에 패드 산화막과 질화막을 마스크 공정으로 질화막을 식각하고 그 식각된 부위에 산화 공정을 진행하여 소자분리막을 형성하는 LOCOS(Local Oxidation of Silicon) 공정과, 반도체 기판에 일정한 깊이를 갖는 트렌치를 형성하고 나서 이 트렌치에 산화 물질을 증착시키고 CMP 공정을 통해 산화막의 불필요한 부분을 식각하여 소자 분리막을 형성하는 STI(Shallow Trench Isolation) 공정이 있다.
LOCOS 공정은 장시간 고온 산화로 인하여 채널저지 이온의 측면 확산 및 측면 산화에 의해 소자의 전기적인 특성을 저하시키는 원인으로 작용하는 버즈 빅(Bird's Beak)이 발생하여 약 0.25㎛ 이하의 공정에는 한계가 있다. 또한 소자 분리막의 깊이를 늘릴때는 과도한 스트레스가 발생하고 평탄성이 좋지 않아 특성을 저하시키는 문제점을 갖고 있다.
LOCOS의 이러한 문제점을 해결하기 위해 현재 0.25㎛ 이하의 미세 공정에서는 소자 분리 형성 방법으로 STI(Shallow Trench Isolation) 공정이 많이 사용되고 있다. 다면 상기 STI 공정 적용시에는 LOCOS의 단점인 버즈 빅은 발생하지 않고 절연 특성이 우수하지만, 탑 코너(Top Corner) 및 바텀 코너(Bottom Coener)에 스트레스가 집중되어 소자 특성이 저하되는 문제점이 있다.
또한, 트렌치의 탑코너에서의 에지 모트의 발생으로 소자의 비정상적 동작을 유발하는 험프(HUMP), NWE 현상이 발생하는데 험프 현상은 액티브 코너에서 전기장의 집중으로 인해 생기는 현상이고, NWE(Narrow Width Effect)는 트랜지스터의 폭이 감소함에 따라 문턱 전압이 변화하는 현상으로, 상기 NWE(Narrow Width Effect) 현상에 의해 문턱 전압이 증가하여 결국 소자 동작 속도를 저하시키는 문제점이 발생한다.
이와 같은 종래 기술에 의한 소자 분리막 형성 공정시 발생하는 문제점을 아래에 도시된 도면을 통해 설명하면 다음과 같다.
도 1a 내지 1f는 종래 기술에 의한 반도체 소자의 STI 형성 공정을 도시한 단면도들이다.
먼저, 도 1a에 도시한 바와 같이, 후속 공정에서의 증착되는 막과 실리콘 기판(100)과의 완충막 역할을 하는 패드 산화막(110)을 실리콘 기판(100) 상에 증착한 후, 그 상부에 패드 질화막(120)을 증착한다. 그리고 상기 패드 질화막(120)에 대한 패터닝 공정을 진행하고 상기 패터닝된 패드 질화막(120)을 식각 마스크로 이용하여 패드 산화막을 식각한 후 연속하여 실리콘 기판에 트렌치(130)를 형성한다.
그런 다음 상기 트렌치 식각 공정 시 실리콘기판(100)이 받은 데미지(damage)를 완화하기 위해 트렌치 내벽에 사이드월 산화막(140)을 형성한다.
이어서, 도1b에 도시된 바와 같이 트렌치가 충분히 매립되도록 정도의 매립 산화막(150)을 증착한다. 이때, 상기의 매립 산화막(150)은 갭필링 특성이 좋은 물질을 이용하되, 바람직하게는 화학 기상 증착법(high density plasma chemical vapoer deposition; HDP CVD)을 이용한 HDP 산화막을 이용한다.
상기 매립 산화막(150)에 대해 상기 패드 질화막(120)을 연마 정지막으로 이용한 CMP 평탄화를 진행하여 도1c와 같이 필드 산화막(150')을 형성한다.
다음 단계로, H3PO4와 같은 식각액을 사용하여 남겨진 패드 질화막(102)을 도1d에 도시된 바와 같이 제거한다. 이 경우 H3PO4는 산화막과의 선택비가 우수한 특성을 보이기 때문에 소자 분리막인 매립 산화막(150)과 패드 산화막(110)은 약간만이 제거되게 된다.
이어서, 도 1e에 도시된 바와 같이 상기 실리콘 기판에 웰 이온 주입 및 문턱 전압 조절용 채널 이온 주입을 실시한다. 이때, 상기 액티브와 필드 경계부의 매립 산화막의 두께가 두껍기 때문에 채널 이온 주입시 불순물이 실리콘 기판 깊이 침투하지 못하고 표면 근처의 액티브 경계부에 분포하게 된다.
이후, 도1f에 도시된 바와 같이 게이트 산화막(170) 및 게이트 전극용 폴리실리콘(180)을 증착한다.
도2는 종래 기술에 의해 형성된 트랜지스터의 SEM 사진을 나타낸 것으로, 액 티브 경계부에서의 필드 산화막이 두껍기 때문에 채널 불순물의 분포가 액티브의 경계부에 높게 나타나는 것을 알 수 있다. 이로 인하여 결국 액티브 경계부의 문턱 전압이 증가되는 현상이 발생하게 된다.
도3은 종래 기술에 의한 트랜지스터 제조 방법시에, 게이트 폭에 따른 문턱 전압 특성을 나타낸 그래프도로, 동일 깊이에서 액티브 가장자리의 경계부와 중앙 부위의 불순물의 분포가 동일하지 않은 현상에 의해 결국 액티브에 형성되는 트랜지스터의 게이트 폭이 감소할수록 따른 문턱 전압 특성을 증가시켜 소자의 성능을 저하시키는 문제점을 유발하였다.
상기와 같은 문제점을 해결하기 위한 본 발명은 액티브와 필드 영역의 경계부분인 측벽까지 액티브 영역으로 활용하고 채널을 깊이 형성하되 채널 불순물 분포를 위치에 관계없이 일정하도록 함으로써, 액티브 경계부의 불순물 농도 증가를 방지하여 문턱 전압이 게이트 길이 변화와 관계없이 일정하도록 함으로써 리프레시 특성 저하를 방지할 수 있도록 하는 트랜지스터 제조 방법을 제공하기 위한 것이다.
상기와 같은 목적을 실현하기 위한 본 발명은 실리콘 기판에 패드 산화막 및 패드 질화막을 증착하는 단계와; 상기 패드 질화막을 패터닝 한 후 실리콘 기판에 소정 깊이의 트렌치를 형성하는 단계와; 상기 트렌치 측벽에 사이드월 산화막을 형성하는 단계와; 상기 트렌치가 충분히 매립되도록 정도의 매립 산화막을 증착하고 평탄화 하는 단계와; 상기 패드 질화막을 제거한 후 열산화막을 형성하여 액티브와 필드 경계부를 라운딩 시키는 단계와; 상기 사이드월 산화막과 매립 산화막 및 열산화막을 선택적으로 식각하는 단계를 포함하는 것을 특징으로 하는 트랜지스터 제조 방법에 관한 것이다.
이하, 본 발명의 바람직한 실시예를 첨부된 도면을 참조하여 설명한다. 또한 본 실시예는 본 발명의 권리범위를 한정하는 것은 아니고, 단지 예시로 제시된 것이며 종래 구성과 동일한 부분은 동일한 부호 및 명칭을 사용한다.
도4a 내지 도4e는 본 발명에 의한 트랜지스터 제조 방법을 나타낸 순차적인 공정 단면도이다.
우선, 도4a에 도시된 바와 같이 후속 공정에서의 증착되는 막과 실리콘 기판(400)과의 완충막 역할을 하는 패드 산화막(410)을 실리콘 기판(400) 상에 증착한 후, 그 상부에 패드 질화막(420)을 증착한다.
그리고 상기 패드 질화막(420)에 대한 패터닝 공정을 진행하고 상기 패터닝된 패드 질화막(420)을 식각 마스크로 이용하여 패드 산화막을 식각한 후 연속하여 실리콘 기판에 트렌치를 형성한다. 이후, 잔류 산화막을 제거하기 위한 세정 공정을 더 진행할 수 있다.
그런 다음 상기 트렌치 식각 공정시 실리콘기판(400)이 받은 데미지(damage) 를 완화하기 위해 트렌치 내벽에 사이드월 산화막(430)을 형성한다.
이어서, 트렌치가 충분히 매립되도록 정도의 매립 산화막을 증착한다. 이때, 상기의 매립 산화막은 갭필링 특성이 좋은 물질을 이용하되, 바람직하게는 화학 기상 증착법(high density plasma chemical vapoer deposition; HDP CVD)을 이용한 HDP 산화막을 이용한다.
상기 매립 산화막에 대해 상기 패드 질화막(420)을 연마 정지막으로 이용한 CMP 평탄화를 진행하여 도4b에 도시된 바와 같이 필드 산화막(440)을 형성한다.
다음 단계로, 인산 용액을 이용하여 패드 질화막(420)을 제거한 후에 도4c에 도시된 바와 같이 상기 실리콘 기판에 웰 이온 주입 및 문턱 전압 조절용 채널 이온 주입을 실시한다.
그 후에, 고온 열산화 공정을 진행하여 액티브와 필드 경계부를 라운딩시킨다. 이때, 상기 고온 열산화 공정은 850~1000℃로 습식 산화 공정을 실시하여 55~65Å의 열산화막이 형성되도록 한다.
그런 다음, 도4d에 도시된 바와 같이 실리콘 기판(400)과 필드 산화막(440) 경계부의 필드 산화막(440)과 사이드월 산화막(430) 및 상기 열산화 공정에 의해 성장된 산화막을 리세스한다. 그러면 액티브와 필드 경계부에서 필드 산화막의 두께가 감소되면서 필드 산화막(440)에 단차가 형성된다. 이때, 리세스 공정은 BOE 계열의 식각액을 이용한 습식 식각 공정으로 하되, 베스 타입이 아닌 스프레이 방식의 스핀 식각 공정으로 진행한다. 이는 산화막을 제거한 후 발생하는 워터 마크가 발생되지 않도록 하기 위함이다.
이후, 도4e에 도시된 바와 같이 게이트 산화막(450) 및 게이트 폴리실리콘(460)을 증착한 후 후속 공정을 진행한다.
도5는 본 발명에 의해 형성된 트랜지스터의 SEM 사진을 나타낸 것으로, 액티브 경계부에서의 필드 산화막 및 측벽 산화막이 제거되었기 때문에 채널 불순물의 분포가 액티브의 위치에 관계없이 일정하게 나타나는 것을 알 수 있다.
도6은 종래 기술에 의한 반도체 소자의 소자 분리 공정 후의 게이트 폭(W)에 따른 문턱 전압 특성을 나타낸 그래프도로, 문턱 전압 특성을 보면 종래 기술에 의한 문턱 전압 특성(Ⅰ)은 게이트의 폭이 감소할수록 문턱 전압이 증가하는데 반해, 본 발명에 의한 문턱 전압 특성(Ⅱ)은 게이트 폭의 변화가 관계없이 일정하게 나타나는 것을 볼 수 있다.
이와 같이 본원 발명에 의한 트랜지스터 제조 방법은, 패드 질화막 제거후에 열산화 공정으로 액티브와 필드 경계부를 라운딩시키고 리세스 공정으로 필드 산화막과 사이드월 산화막 및 열산화 공정을 선택적으로 제거하여 식각된 산화막 부분만큼 액티브 영역으로 이용할 뿐만 아니라, 액티브 경계부의 필드 산화막 두께를 감소시켜 채널 임플란트 공정으로 인한 불순물 분포가 실리콘 기판 깊이 형성되고 불순물의 분포가 위치에 따라 일정하도록 함으로써 게이트 폭이 감소하여도 문턱 전압 증가되는 것을 방지하여 소자의 리프레시 특성을 향상시킬 수 있다.
상기한 바와 같이 본 발명은 패드 질화막 제거후에 필드 산화막 및 사이드월 산화막을 과도 제거하여 제거된 부분만큼 액티브 영역으로 이용하고, 채널 이온 주입을 실리콘 기판 깊이 형성하되 위치에 따라 불순물 분포가 일정하도록 함으로써, 액티브 경계부에서의 문턱 전압 증가를 방지하여 동작 속도를 향상시킬 수 있는 이점이 있다.
Claims (6)
- 실리콘 기판에 패드 산화막 및 패드 질화막을 증착하는 단계;상기 패드 질화막을 패터닝 한 후 실리콘 기판 내에 트렌치를 형성하는 단계;상기 트렌치 측벽에 사이드월 산화막을 형성하는 단계;상기 트렌치에 매립 산화막을 형성하는 단계;상기 패드 질화막을 제거한 후 열산화막을 형성하여 액티브와 필드 경계부를 라운딩 시키는 단계;상기 액티브와 필드 경계부의 매립 산화막, 사이드월 산화막 및 열산화막을 리세스하여 상기 액티브와 필드 경계부에서 매립 산화막의 두께를 감소시켜 매립 산화막에 단차를 형성하는 리세스 공정을 진행하는 단계;상기 단차가 형성된 매립 산화막을 포함하는 실리콘 기판 상에 게이트 산화막 및 게이트 폴리실리콘을 형성하는 단계를 포함하는 트랜지스터 제조 방법.
- 제 1항에 있어서, 상기 열산화막은 850~1000℃에서 습식 산화 공정으로 형성하는 것을 특징으로 하는 트랜지스터 제조 방법.
- 제 1항에 있어서, 상기 열산화막은 55~65Å의 두께로 형성하는 것을 특징으 로 하는 트랜지스터 제조 방법.
- 삭제
- 제 1항에 있어서, 상기 리세스 공정은 BOE 계열의 식각액을 이용한 습식 식각 공정으로 실시하는 것을 특징으로 하는 트랜지스터 제조 방법.
- 제 1항에 있어서, 상기 리세스 공정은 스프레이 방식의 스핀 식각 공정으로 실시하는 것을 특징으로 하는 트랜지스터 제조 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020040001296A KR101060698B1 (ko) | 2004-01-08 | 2004-01-08 | 트랜지스터 제조 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020040001296A KR101060698B1 (ko) | 2004-01-08 | 2004-01-08 | 트랜지스터 제조 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20050073109A KR20050073109A (ko) | 2005-07-13 |
| KR101060698B1 true KR101060698B1 (ko) | 2011-08-30 |
Family
ID=37262277
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020040001296A KR101060698B1 (ko) | 2004-01-08 | 2004-01-08 | 트랜지스터 제조 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR101060698B1 (ko) |
-
2004
- 2004-01-08 KR KR1020040001296A patent/KR101060698B1/ko active IP Right Grant
Also Published As
| Publication number | Publication date |
|---|---|
| KR20050073109A (ko) | 2005-07-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6331469B1 (en) | Trench isolation structure, semiconductor device having the same, and trench isolation method | |
| KR100275730B1 (ko) | 트렌치 소자분리 방법 | |
| KR100341480B1 (ko) | 자기 정렬된 얕은 트렌치 소자 분리 방법 | |
| KR100273615B1 (ko) | 반도체장치및그제조방법 | |
| KR101060698B1 (ko) | 트랜지스터 제조 방법 | |
| KR20010068644A (ko) | 반도체장치의 소자격리방법 | |
| KR100419754B1 (ko) | 반도체소자의 소자분리막 형성방법 | |
| KR100500943B1 (ko) | 선택적 실리콘 리세스로 모우트를 방지한 반도체 소자의제조방법 | |
| KR100249023B1 (ko) | 반도체장치의 소자격리방법 | |
| KR20050065160A (ko) | 트랜지스터 제조 방법 | |
| KR101004810B1 (ko) | 반도체 소자의 소자분리막 형성 방법 | |
| KR100967203B1 (ko) | 반도체 소자의 소자 분리막 제조방법 | |
| KR100639182B1 (ko) | 반도체장치의 소자격리방법 | |
| KR100526464B1 (ko) | 반도체 소자의 소자 분리막 제조 방법 | |
| KR101004805B1 (ko) | 반도체 소자의 소자 분리막 형성 방법 | |
| KR100475718B1 (ko) | 반도체 소자의 소자 분리막 형성 방법 | |
| KR100672768B1 (ko) | 반도체 소자의 소자분리막 형성 방법 | |
| KR100353828B1 (ko) | 반도체소자의 소자 격리막 형성 방법 | |
| KR20010061041A (ko) | 반도체소자의 소자분리막 형성방법 | |
| KR100469761B1 (ko) | 소자분리막 형성 방법 | |
| KR20010058949A (ko) | 반도체장치의 소자격리방법 | |
| KR20010110007A (ko) | 반도체소자의 트렌치 소자분리 방법 | |
| KR20000000537A (ko) | 반도체장치의 소자격리방법 | |
| KR20040108193A (ko) | 반도체 소자의 소자 분리막 형성 방법 | |
| KR20050063338A (ko) | 반도체 소자의 소자 분리막 형성 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| N231 | Notification of change of applicant | ||
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20150716 Year of fee payment: 5 |
|
| FPAY | Annual fee payment |
Payment date: 20160718 Year of fee payment: 6 |
|
| FPAY | Annual fee payment |
Payment date: 20170719 Year of fee payment: 7 |
|
| FPAY | Annual fee payment |
Payment date: 20180717 Year of fee payment: 8 |
|
| FPAY | Annual fee payment |
Payment date: 20190716 Year of fee payment: 9 |