KR100289663B1 - 반도체 소자의 소자 분리막 형성방법 - Google Patents
반도체 소자의 소자 분리막 형성방법 Download PDFInfo
- Publication number
- KR100289663B1 KR100289663B1 KR1019980059957A KR19980059957A KR100289663B1 KR 100289663 B1 KR100289663 B1 KR 100289663B1 KR 1019980059957 A KR1019980059957 A KR 1019980059957A KR 19980059957 A KR19980059957 A KR 19980059957A KR 100289663 B1 KR100289663 B1 KR 100289663B1
- Authority
- KR
- South Korea
- Prior art keywords
- nitride
- film
- oxide film
- etching
- substrate
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 29
- 239000004065 semiconductor Substances 0.000 title claims abstract description 19
- 230000015572 biosynthetic process Effects 0.000 title abstract description 8
- 150000004767 nitrides Chemical class 0.000 claims abstract description 102
- 239000000758 substrate Substances 0.000 claims abstract description 38
- 238000005530 etching Methods 0.000 claims abstract description 32
- 238000002955 isolation Methods 0.000 claims abstract description 24
- 238000000059 patterning Methods 0.000 claims abstract description 3
- 238000001039 wet etching Methods 0.000 claims description 14
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 claims description 8
- 229910000147 aluminium phosphate Inorganic materials 0.000 claims description 4
- 230000001052 transient effect Effects 0.000 claims description 3
- 230000004888 barrier function Effects 0.000 description 3
- 239000013078 crystal Substances 0.000 description 3
- 230000006866 deterioration Effects 0.000 description 3
- 230000003667 anti-reflective effect Effects 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 230000008021 deposition Effects 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
- H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
- H01L21/02214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen
- H01L21/02216—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen the compound being a molecule comprising at least one silicon-oxygen bond and the compound having hydrogen or an organic group attached to the silicon or oxygen, e.g. a siloxane
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
- H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
- H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
- H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/31051—Planarisation of the insulating layers
- H01L21/31053—Planarisation of the insulating layers involving a dielectric removal step
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31105—Etching inorganic layers
- H01L21/31111—Etching inorganic layers by chemical means
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Inorganic Chemistry (AREA)
- Plasma & Fusion (AREA)
- Spectroscopy & Molecular Physics (AREA)
- Element Separation (AREA)
Abstract
본 발명은 워드라인 사이의 공간을 축소시키는 것 없이, 소자분리막의 경계부분의 모트 형성을 용이하게 방지하여 소자의 특성을 향상시킬 수 있는 반도체 소자의 소자분리막 형성방법을 제공한다.
본 발명에 따른 반도체 소자의 소자분리막 형성방법은 반도체 기판 상에 제 1 산화막, 제 1 질화막, 및 질화산화막을 순차적으로 형성하는 단계; 상기 질화산화막, 제 1 질화막, 및 제 1 산화막을 상기 기판의 비활성영역이 노출되도록 패터닝하는 단계; 상기 패터닝된 제 1 산화막, 제 1 질화막, 및 질화산화막을 식각 마스크로하여 상기 노출된 기판을 소정깊이만큼 식각하여 트렌치를 형성하는 단계; 상기 기판의 전표면에 제 2 질화막을 형성하는 단계; 상기 제 2 질화막이 형성된 트렌치에 매립되도록 상기 기판 전면에 제 2 산화막을 형성하는 단계; 상기 제 2 질화막이 노출될 때까지 상기 제 2 산화막을 제 1 전면식각하는 단계; 상기 제 2 산화막을 소정두께만큼 식각하는 단계; 상기 식각부위에 매립되도록 상기 기판 전면에 제 3 질화막을 형성하는 단계; 상기 제 1 질화막이 노출될때까지 상기 제 3 및 제 2 질화막과 질화산화막을 제 2 전면식각하여 기판의 표면을 평탄화하는 단계; 및, 상기 제 1 질화막을 완전히 제거함과 동시에 상기 제 2 질화막의 상부를 일부 식각하는 단계를 포함한다.
Description
본 발명은 반도체 소자의 제조방법에 관한 것으로, 특히 트렌치 기술을 이용한 반도체 소자의 소자분리막 형성방법에 관한 것이다.
소자 분리(ISOLATION) 기술이란 집적 소자를 구성하는 개별 소자를 전기적 및 구조적으로 서로 분리시켜, 각 소자가 인접한 소자의 간섭을 받지 않고 주어진 기능을 독자적으로 수행할 수 있도록 하는데 필요한 기능을 집적 소자 제조시 부여하는 기술이다. 이러한 소자 분리 방법으로서 반도체 장치의 고집적화, 고속화 경향에 대응하여, 얕은 트렌치 소자분리(Shallow Trench Isolation; STI) 방법이 대두되었다.
상기한 STI방법을 이용한 반도체 소자의 소자분리막 형성방법을 도 1a 내지 도 1d를 참조하여 설명한다.
도 1을 참조하면, 반도체 기판(11) 상에 패드 산화막(12) 및 제 1 질화막(13)을 순차적으로 형성하고, 기판(11)의 비활성영역이 노출되도록 제 1 질화막(13) 및 패드산화막을(12) 건식식각하여 패터닝한다. 그런 다음, 패터닝된 패드 산화막(13) 및 제 1 질화막(12)을 식각 마스크로하여 노출된 기판(11)을 적정 깊이까지 식각하여 트렌치를 형성하고, 트렌치 및 제 1 질화막(13) 표면에 결정결함(crystal defect)을 억제하기 위하여 제 2 질화막(15)을 얇게 형성한다. 제 2 질화막(15)이 형성된 트렌치에 매립되도록 기판 전면에 절연막(16)을 형성하고, 제 1 질화막(13)의 표면이 노출될때까지 절연막(16)을 화학기계연마(Chemical Mechanical Polishing; CMP)로 전면식각한다.
도 1b를 참조하면, 인산용액(H3PO4＋H2O)으로 제 1 및 제 2 질화막(13, 15)을 제거하고, 패드 산화막(12)을 제거한 후, 절연막(16)을 소정두께만큼 더 식각하여 소자분리막(16A)을 형성한다
그러나, 상기한 소자분리막(16A)의 형성후 진행되는 소정의 습식식각공정에 의해, 도 1b에 도시된 바와 같이, 소자분리막(16A)의 경계부분이 손실되어, 모트(moat; M)가 형성되는 문제가 있다. 이러한 모트의 형성은 게이트 산화막의 특성을 열화시킬 뿐만 아니라, 이 부분에 이온이 주입될 경우 소자 특성의 열화를 초래한다. 더욱이, 상기한 제 1 및 제 2 질화막(13, 15)의 트렌치 내부의 제 2 질화막(15)이 일부식각되어 상기한 모트 형성이 더욱더 심해진다. 또한, 이후 진행되는 워드라인 공정시 워드라인 물질이 상기한 모트 부분에 남게되고, 이를 완전히 제거할 경우에는 게이트 산화막 및 기판까지 손상을 받게 됨으로써, 소자의 특성이 더욱더 열화된다.
또한, 상기한 소자분리막의 손실을 방지하기 위하여 워드라인 형성 후 질화막을 형성하는데, 이러한 질화막의 스트레스로 인하여 소자의 활성영역이 열화될 뿐만 아니라, 고집적화에 따라 축소되는 워드라인 사이의 공간이 질화막에 의해 더욱더 감소되어, 콘택저항이 커지는 문제가 있었다.
따라서, 본 발명은 상기한 종래의 문제점을 해결하기 위한 것으로, 워드라인 사이의 공간을 축소시키는 것 없이, 소자분리막의 경계부분의 모트 형성을 용이하게 방지하여 소자의 특성을 향상시킬 수 있는 반도체 소자의 소자분리막 형성방법을 제공함에 그 목적이 있다.
도 1a 및 도 1b는 종래의 반도체 소자의 소자분리막 형성방법을 설명하기 위한 단면도.
도 2a 내지 도 2h는 본 발명의 실시예에 따른 반도체 소자의 소자분리막 형성방법을 설명하기 위한 단면도.
〔도면의 주요 부분에 대한 부호의 설명〕
21 : 반도체 기판 22, 28 : 제 1 및 제 2 산화막
23, 27, 29 : 제 1 내지 제 3 질화막
24 : 질화산화막 25 : 마스크 패턴
26 : 트렌치
상기 목적을 달성하기 위한 본 발명에 따른 반도체 소자의 소자분리막 형성방법은 반도체 기판 상에 제 1 산화막, 제 1 질화막, 및 질화산화막을 순차적으로 형성하는 단계; 상기 질화산화막, 제 1 질화막, 및 제 1 산화막을 상기 기판의 비활성영역이 노출되도록 패터닝하는 단계; 상기 패터닝된 제 1 산화막, 제 1 질화막, 및 질화산화막을 식각 마스크로하여 상기 노출된 기판을 소정깊이만큼 식각하여 트렌치를 형성하는 단계; 상기 기판의 전표면에 제 2 질화막을 형성하는 단계; 상기 제 2 질화막이 형성된 트렌치에 매립되도록 상기 기판 전면에 제 2 산화막을 형성하는 단계; 상기 제 2 질화막이 노출될 때까지 상기 제 2 산화막을 제 1 전면식각하는 단계; 상기 제 2 산화막을 소정두께만큼 식각하는 단계; 상기 식각부위에 매립되도록 상기 기판 전면에 제 3 질화막을 형성하는 단계; 상기 제 1 질화막이 노출될때까지 상기 제 3 및 제 2 질화막과 질화산화막을 제 2 전면식각하여 기판의 표면을 평탄화하는 단계; 및, 상기 제 1 질화막을 완전히 제거함과 동시에 상기 제 2 질화막의 상부를 일부 식각하는 단계를 포함한다.
본 실시예에서, 제 1 산화막, 제 1 질화막, 및 질화산화막은 동일한 두께, 각각 5 내지 15㎚의 두께로 형성하고, 트렌치는 200 내지 300㎚의 깊이로 형성하며, 제 2 질화막은 4 내지 6㎚의 두께로 형성한다. 또한, 제 2 산화막은 O3-TEOS 산화막, HDP(High Density Plasma) 산화막, 또는 CVD 산화막과 같은 도핑되지 않은 산화막으로 이루어진 그룹으로부터 선택되는 하나의 막으로 형성한다. 또한, 제 1 질화막은 인산용액(H3PO4＋H2O)을 이용한 습식식각으로 완전히 제거하되, 습식식각을 100% 과도식각으로 진행한다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예를 설명한다.
도 2a 내지 도 2h는 본 발명의 실시예에 따른 반도체 소자의 소자분리막 형성방법을 설명하기 위한 단면도이다.
도 2a를 참조하면, 반도체 기판(21) 상에 패드 산화막으로서 제 1 산화막(22)을 열산화방식으로 5 내지 15㎚의 두께로 형성하고, 그 상부에 제 1 산화막(22)과 동일한 두께로 제 1 질화막(23)을 형성한다. 그런 다음, 제 1 질화막(23) 상에 SiON막과 같은 질화산화막(24)을 제 1 질화막(23)과 동일한 두께로 형성하고, 질화산화막(24) 상에 포토리소그라피로 기판(21)의 비활성영역 상부의 질화산화막(24)을 노출시키는 마스크 패턴(25)을 형성한다. 여기서, 질화산화막(24)은 포토리소그라피시 반사를 방지하는 ARC(Anti-Reflective)막으로 작용하고, 이후 진행되는 CMP의 공정마진을 확보한다.
그런 다음, 도 2b에 도시된 바와 같이, 마스크 패턴(25)을 식각 마스크로하여 질화산화막(24), 제 1 질화막(23), 및 제 1 산화막(22)을 기판(21)이 노출될 때까지 건식식각으로 식각하고, 이어서 노출된 기판(21)을 얕은깊이, 바람직하게 200 내지 300㎚의 깊이로 건식식각하여 트렌치(26)를 형성한다. 그 후, 도 2c에 도시된 바와 같이, 공지된 방법으로 마스크 패턴(25)을 제거하고, 기판 전 표면에 제 2 질화막(27)을 4 내지 6㎚, 바람직하게 5㎚의 두께로 형성한다. 여기서, 제 2 질화막(27)은 이후 습식식각으로부터 소자분리막을 보호하면서 열공정시 트렌치(26) 표면에 발생되는 결정결함을 억제하여 누설전류를 방지한다.
도 2d를 참조하면, 제 2 질화막(27)이 형성된 트렌치(26)에 매립되도록 기판 전면에 제 2 산화막(28)을 형성하고, 제 2 질화막(27)의 표면이 노출될 때까지 제 2 산화막(28)을 전면식각한다. 여기서, 제 2 산화막은 O3-TEOS 산화막, HDP(High Density Plasma) 산화막, 또는 CVD 산화막과 같은 도핑되지 않은 산화막으로 형성하고, 전면식각은 CMP로 진행한다. 즉, 제 2 질화막(27)과 제 2 산화막(28)의 높은 CMP 선택비에 의해, CMP시 제 2 질화막(27)이 식각 배리어로서 작용한다.
그런 다음, 도 2e에 도시된 바와 같이, CMP에 의해 전면식각된 제 2 산화막(28)을 소정두께만큼 습식식각으로 제거한다. 여기서, 습식식각은 HF나 BOE용액을 이용하여 진행한다. 즉, 제 2 산화막(28)과 제 2 질화막(27)의 높은 습식식각 선택비에 의해, 습식식각시 제 2 질화막(27)이 식각배리어로서 작용한다. 그 후, 도 2f에 도시된 바와 같이, 식각부위에 매립되도록 기판 전면에 제 3 질화막(29)을 형성하고, 도 2g에 도시된 바와 같이, 질화산화막(24)이 노출될 때까지 제 3 및 제 2 질화막(29, 27)을 CMP로 전면식각하고, 이어서 제 1 질화막(23)이 노출될 때까지 질화산화막(24)을 CMP로 전면식각하여 기판의 표면을 평탄화시킨다. 즉, 질화산화막(24)과 제 1 질화막(23)은 CMP시 식각 배리어로서 각각 작용한다.
그리고 나서, 제 1 질화막(23)을 습식식각으로 완전히 제거한다. 이때, 습식식각은 인산용액(H3PO4＋H2O)을 이용하여 100% 과도식각으로 진행한다. 이에 따라, 도 2h에 도시된 바와 같이, 제 3 질화막(29)의 상부가 일부 식각되어, 기판(21)의 표면과 그의 높이가 일치된다. 즉, 제 2 산화막(28A) 상부에 제 3 질화막(29)이 적층된 구조로 소자분리막이 형성된다. 또한, 제 1 산화막(22)은 이후 진행되는 이온주입시 기판(21)의 손상을 방지한다.
상기한 본 발명에 의하면, 소자분리막이 산화막과 질화막의 적층막으로 이루어지고, 산화막 상부에 질화막이 존재하기 때문에, 이후 진행되는 습식식각으로 인한 산화막의 손실이 방지되어, 소자분리막의 경계부분에서의 모트형성이 방지됨으로써, 게이트 산화막 열화 및 기판 손상이 방지됨으로써, 결국 소자의 특성이 향상된다.
또한, 도면에 도시되지는 않았지만, 워드라인 형성시 소자분리막의 손실을 막기 위한 별도의 질화막 증착이 요구되지 않으므로, 질화막으로 인한 게이트 산화막의 열화 및 워드라인 사이의 공간축소가 없기 때문에, 콘택면적이 증가되어 결국 콘택저항도 감소되는 효과를 얻을 수 있다.
또한, 본 발명은 상기 실시예에 한정되지 않고, 본 발명의 기술적 요지를 벗어나지 않는 범위내에서 다양하게 변형시켜 실시할 수 있다.
Claims (9)
- 반도체 기판 상에 제 1 산화막, 제 1 질화막, 및 질화산화막을 순차적으로 형성하는 단계; 상기 질화산화막, 제 1 질화막, 및 제 1 산화막을 상기 기판의 비활성영역이 노출되도록 패터닝하는 단계; 상기 패터닝된 제 1 산화막, 제 1 질화막, 및 질화산화막을 식각 마스크로하여 상기 노출된 기판을 소정깊이만큼 식각하여 트렌치를 형성하는 단계; 상기 기판의 전표면에 제 2 질화막을 형성하는 단계; 상기 제 2 질화막이 형성된 트렌치에 매립되도록 상기 기판 전면에 제 2 산화막을 형성하는 단계; 상기 제 2 질화막이 노출될 때까지 상기 제 2 산화막을 제 1 전면식각하는 단계; 상기 제 2 산화막을 소정두께만큼 식각하는 단계; 상기 식각부위에 매립되도록 상기 기판 전면에 제 3 질화막을 형성하는 단계; 상기 제 1 질화막이 노출될때까지 상기 제 3 및 제 2 질화막과 질화산화막을 제 2 전면식각하여 기판의 표면을 평탄화하는 단계; 및, 상기 제 1 질화막을 완전히 제거함과 동시에 상기 제 2 질화막의 상부를 일부 식각하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 소자분리막 형성방법.
- 제 1 항에 있어서, 상기 제 1 산화막, 제 1 질화막, 및 질화산화막은 동일한 두께로 각각 형성하는 것을 특징으로 하는 반도체 소자의 소자분리막 형성방법.
- 제 2 항에 있어서, 상기 제 1 산화막, 제 2 질화막, 및 질화산화막은 각각 5 내지 15㎚의 두께로 형성하는 것을 특징으로 하는 반도체 소자의 소자분리막 형성방법.
- 제 1 항에 있어서, 상기 트렌치는 200 내지 300㎚의 깊이로 형성하는 것을 특징으로 하는 반도체 소자의 소자분리막 형성방법.
- 제 1 항에 있어서, 상기 제 2 질화막은 4 내지 6㎚의 두께로 형성하는 것을 특징으로 하는 반도체 소자의 소자분리막 형성방법.
- 제 1 항에 있어서, 상기 제 2 산화막은 O3-TEOS 산화막, HDP(High Density Plasma) 산화막, 또는 CVD 산화막과 같은 도핑되지 않은 산화막으로 이루어진 그룹으로부터 선택되는 하나의 막으로 형성하는 것을 특징으로 하는 반도체 소자의 소자분리막 형성방법.
- 제 1 항에 있어서, 상기 제 2 산화막을 소정두께만큼 식각하는 단계는 HF나 BOE용액을 이용한 습식식각으로 진행하는 것을 특징으로 하는 반도체 소자의 소자분리막 형성방법.
- 제 1 항에 있어서, 상기 제 1 질화막을 완전히 제거하는 단계는 인산용액을 이용한 습식식각으로 진행하는 것을 특징으로 하는 반도체 소자의 소자분리막 형성방법.
- 제 8 항에 있어서, 상기 습식식각은 100% 과도식각으로 진행하는 것을 특징으로 하는 반도체 소자의 소자분리막 형성방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980059957A KR100289663B1 (ko) | 1998-12-29 | 1998-12-29 | 반도체 소자의 소자 분리막 형성방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980059957A KR100289663B1 (ko) | 1998-12-29 | 1998-12-29 | 반도체 소자의 소자 분리막 형성방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20000043559A KR20000043559A (ko) | 2000-07-15 |
| KR100289663B1 true KR100289663B1 (ko) | 2001-06-01 |
Family
ID=19566815
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019980059957A KR100289663B1 (ko) | 1998-12-29 | 1998-12-29 | 반도체 소자의 소자 분리막 형성방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100289663B1 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100714079B1 (ko) | 2005-08-05 | 2007-05-02 | 주식회사 하이맥스 | 방재,방송통합중계장치 |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100900244B1 (ko) * | 2002-11-14 | 2009-05-29 | 매그나칩 반도체 유한회사 | 반도체 소자의 소자분리막 형성방법 |
| KR100893595B1 (ko) * | 2006-12-27 | 2009-04-17 | 주식회사 하이닉스반도체 | 반도체 소자의 소자분리막 형성방법 |
-
1998
- 1998-12-29 KR KR1019980059957A patent/KR100289663B1/ko not_active IP Right Cessation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100714079B1 (ko) | 2005-08-05 | 2007-05-02 | 주식회사 하이맥스 | 방재,방송통합중계장치 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20000043559A (ko) | 2000-07-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP1487011B1 (en) | Integrated circuits having adjacent regions having shallow trench isolation structures without liner layers therein therebetween and methods of forming same | |
| EP1211727B1 (en) | Manufacturing method for a semiconductor device having shallow trench isolation structure | |
| US6844240B2 (en) | Semiconductor device having trench isolation | |
| US5885883A (en) | Methods of forming trench-based isolation regions with reduced susceptibility to edge defects | |
| US6391739B1 (en) | Process of eliminating a shallow trench isolation divot | |
| KR100289663B1 (ko) | 반도체 소자의 소자 분리막 형성방법 | |
| US6344415B1 (en) | Method for forming a shallow trench isolation structure | |
| KR100868925B1 (ko) | 반도체 소자의 소자분리막 형성방법 | |
| KR100305026B1 (ko) | 반도체소자의 제조방법 | |
| KR100408863B1 (ko) | 반도체 소자의 게이트 산화막 형성 방법 | |
| KR20010008607A (ko) | 반도체장치의 소자분리막 형성방법 | |
| KR20030000127A (ko) | 반도체소자의 제조방법 | |
| KR100459928B1 (ko) | 반도체 소자의 제조 방법 | |
| KR0170728B1 (ko) | 반도체장치의 소자분리구조 및 그 형성방법, 매몰 비트라인을 구비하는 디램 셀 및 그 제조방법 | |
| KR100361765B1 (ko) | 반도체소자의 제조방법 | |
| KR100439105B1 (ko) | 반도체 소자의 소자분리막 제조방법 | |
| KR20000065984A (ko) | 반도체 장치의 트렌치 소자분리 방법 | |
| KR100336568B1 (ko) | 반도체소자의소자분리막형성방법 | |
| KR20030059411A (ko) | 반도체소자의 소자분리절연막 형성방법 | |
| KR20030002363A (ko) | Ｓｔｉ 및 ｄｔｉ를 갖는 반도체 장치의 제조방법 | |
| KR0172760B1 (ko) | 반도체 소자의 소자 분리 절연막 제조 방법 | |
| KR20050119412A (ko) | 누설 전류를 방지할 수 있는 얕은 트렌치 소자 분리막 및그 제조방법 | |
| KR19990011893A (ko) | 격리영역 형성방법 | |
| KR20020003031A (ko) | 반도체소자의 소자분리막 형성 방법 | |
| KR20020054666A (ko) | 반도체소자의 소자분리막 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20110126 Year of fee payment: 11 |
|
| LAPS | Lapse due to unpaid annual fee |