KR20050011488A - 반도체 소자의 소자분리막 형성방법 - Google Patents
반도체 소자의 소자분리막 형성방법 Download PDFInfo
- Publication number
- KR20050011488A KR20050011488A KR1020030050620A KR20030050620A KR20050011488A KR 20050011488 A KR20050011488 A KR 20050011488A KR 1020030050620 A KR1020030050620 A KR 1020030050620A KR 20030050620 A KR20030050620 A KR 20030050620A KR 20050011488 A KR20050011488 A KR 20050011488A
- Authority
- KR
- South Korea
- Prior art keywords
- trench
- pad
- film
- silicon substrate
- oxide film
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 70
- 238000002955 isolation Methods 0.000 title claims abstract description 33
- 239000004065 semiconductor Substances 0.000 title abstract description 12
- 150000004767 nitrides Chemical class 0.000 claims abstract description 63
- 239000000758 substrate Substances 0.000 claims abstract description 39
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 35
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 35
- 239000010703 silicon Substances 0.000 claims abstract description 35
- 238000005530 etching Methods 0.000 claims abstract description 18
- 238000001039 wet etching Methods 0.000 claims description 8
- 238000001312 dry etching Methods 0.000 claims description 3
- 239000007789 gas Substances 0.000 claims description 3
- 230000001590 oxidative effect Effects 0.000 claims description 2
- 230000015572 biosynthetic process Effects 0.000 claims 1
- 230000003647 oxidation Effects 0.000 abstract description 7
- 238000007254 oxidation reaction Methods 0.000 abstract description 7
- 229920002120 photoresistant polymer Polymers 0.000 description 5
- 230000007423 decrease Effects 0.000 description 3
- 238000000151 deposition Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 241000293849 Cordylanthus Species 0.000 description 1
- 241000196324 Embryophyta Species 0.000 description 1
- 230000002159 abnormal effect Effects 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 210000003323 beak Anatomy 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000003628 erosive effect Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000002250 progressing effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/3065—Plasma etching; Reactive-ion etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31105—Etching inorganic layers
- H01L21/31111—Etching inorganic layers by chemical means
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31105—Etching inorganic layers
- H01L21/31111—Etching inorganic layers by chemical means
- H01L21/31116—Etching inorganic layers by chemical means by dry-etching
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Element Separation (AREA)
Abstract
Description
Claims (15)
- 실리콘 기판 상에 패드산화막과 패드질화막을 차례로 형성하는 단계;상기 패드질화막과 패드산화막 및 실리콘 기판을 식각하여 실리콘 기판 내에 트렌치를 형성하는 단계;상기 트렌치 내부에 측벽산화막을 형성하는 단계;상기 패드질화막을 제거하는 단계;상기 측벽산화막 표면에 질화막을 형성하는 단계;상기 트렌치 내부에만 질화막이 존재하도록 질화막을 평탄화하는 단계;상기 패드산화막 및 측벽산화막을 선택적으로 제거하는 단계;상기 실리콘 기판 부분 전체를 산화막화 시키는 단계;상기 트렌치 내부에 존재하는 질화막 및 산화막을 제거하여 트렌치 바닥면을 노출시키는 단계; 및상기 트렌치 내부에 SEG를 성장시키는 단계를 포함하여 구성되는 것을 특징으로 하는 반도체 소자의 소자분리막 형성방법.
- 제 1 항에 있어서, 상기 패드질화막을 식각하는 단계는 건식 방식에 따라 CHF3/CF4/O2/Ar과 같이 활성화된 플라즈마를 사용하는 것을 특징으로 하는 반도체 소자의 소자분리막 형성방법.
- 제 1 항에 있어서, 상기 트렌치를 형성하는 단계는 건식 방식에 따라 Cl2/HBr/He-O2/Ar과 같이 활성화된 플라즈마를 사용하는 것을 특징으로 하는 반도체 소자의 소자분리막 형성방법.
- 제 3 항에 있어서, 상기 플라즈마에서 He-O2대신 O2를 사용하는 것을 특징으로 하는 반도체 소자의 소자분리막 형성방법.
- 제 3 항에 있어서, 상기 플라즈마는 Cl2/O2/Ar만으로 사용 가능한 것임을 특징으로 하는 반도체 소자의 소자분리막 형성방법.
- 제 3 항에 있어서, 상기 플라즈마에 N2를 추가하여 사용하는 것을 특징으로 하는 반도체 소자의 소자분리막 형성방법.
- 제 1 항에 있어서, 상기 패드질화막을 제거하는 단계는 다운 플로우 방식에 따라 CF4및 O2가스를 사용하는 것을 특징으로 하는 반도체 소자의 소자분리막 형성방법.
- 제 7 항에 있어서, 상기 다운 플로우 방식은 패드질화막 및 패드산화막의 식각 선택비를 12:1 이상의 비율로 사용하는 것을 특징으로 하는 반도체 소자의 소자분리막 형성방법.
- 제 1 항에 있어서, 상기 패드질화막을 제거하는 단계는 H3PO4 용액을 이용한 습식 식각 방법으로 제거하는 것을 특징으로 하는 반도체 소자의 소자분리막 형성방법.
- 제 1 항에 있어서, 상기 패드산화막 및 측벽산화막을 제거하는 단계는 BOE 또는 HF 계열 용액을 이용한 습식 식각 방법으로 제거하는 것을 특징으로 하는 반도체 소자의 소자분리막 형성방법.
- 제 1 항에 있어서, 상기 패드산화막 및 측벽산화막을 제거하는 단계는 활성화된 플라즈마를 사용하여 건식 식각 방법으로 제거하는 것을 특징으로 하는 반도체 소자의 소자분리막 형성방법.
- 제 1 항에 있어서, 상기 실리콘 기판 부분에 산화막을 형성하는 단계는 실리콘 기판이 표면을 기준으로 하여 상부에 60%, 하부에 40%의 비율로 산화막을 형성하는 것을 특징으로 하는 반도체 소자의 소자분리막 형성방법.
- 제 1 항에 있어서, 상기 트렌치 내부에 존재하는 질화막을 제거하는 단계는 H3PO4 용액을 이용한 습식 식각 방법으로 제거하거나 또는 다운 플로우 방식을 사용하여 제거하는 것을 특징으로 하는 반도체 소자의 소자분리막 형성방법.
- 제 1 항에 있어서, 상기 SEG가 형성된 영역을 활성 영역으로 사용하는 것을 특징으로 하는 반도체 소자의 소자분리막 형성방법.
- 제 14 항에 있어서, 상기 액티브 영역이 될 부분을 건식 식각을 사용하여 트렌치를 형성하는 것을 특징으로 하는 반도체 소자의 소자분리막 형성방법.
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020030050620A KR101006508B1 (ko) | 2003-07-23 | 2003-07-23 | 반도체 소자의 소자분리막 형성방법 |
US10/705,010 US7018927B2 (en) | 2003-07-23 | 2003-11-10 | Method for forming isolation film for semiconductor devices |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020030050620A KR101006508B1 (ko) | 2003-07-23 | 2003-07-23 | 반도체 소자의 소자분리막 형성방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20050011488A true KR20050011488A (ko) | 2005-01-29 |
KR101006508B1 KR101006508B1 (ko) | 2011-01-07 |
Family
ID=34074940
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020030050620A KR101006508B1 (ko) | 2003-07-23 | 2003-07-23 | 반도체 소자의 소자분리막 형성방법 |
Country Status (2)
Country | Link |
---|---|
US (1) | US7018927B2 (ko) |
KR (1) | KR101006508B1 (ko) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8008172B2 (en) | 2007-02-16 | 2011-08-30 | Samsung Electronics Co., Ltd. | Methods of forming semiconductor devices including multistage planarization and crystalization of a semiconductor layer |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20060105578A1 (en) * | 2004-11-12 | 2006-05-18 | Shih-Ping Hong | High-selectivity etching process |
KR100632653B1 (ko) * | 2005-04-22 | 2006-10-12 | 주식회사 하이닉스반도체 | 반도체 소자의 비트라인 형성방법 |
JP5132077B2 (ja) * | 2006-04-18 | 2013-01-30 | オンセミコンダクター・トレーディング・リミテッド | 半導体装置 |
US9129823B2 (en) | 2013-03-15 | 2015-09-08 | Taiwan Semiconductor Manufacturing Co., Ltd. | Silicon recess ETCH and epitaxial deposit for shallow trench isolation (STI) |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5648281A (en) * | 1992-09-21 | 1997-07-15 | Siliconix Incorporated | Method for forming an isolation structure and a bipolar transistor on a semiconductor substrate |
KR0148296B1 (ko) * | 1994-07-28 | 1998-12-01 | 문정환 | 반도체 소자의 격리방법 |
US6228746B1 (en) * | 1997-12-18 | 2001-05-08 | Advanced Micro Devices, Inc. | Methodology for achieving dual field oxide thicknesses |
US6188110B1 (en) * | 1998-10-15 | 2001-02-13 | Advanced Micro Devices | Integration of isolation with epitaxial growth regions for enhanced device formation |
KR20020002543A (ko) * | 2000-06-30 | 2002-01-10 | 박종섭 | 반도체 소자의 소자분리막 형성 방법 |
KR100685581B1 (ko) | 2000-12-11 | 2007-02-22 | 주식회사 하이닉스반도체 | 소자분리막 형성 방법 |
KR100389923B1 (ko) * | 2001-01-16 | 2003-07-04 | 삼성전자주식회사 | 트렌치 소자 분리구조를 가지는 반도체 소자 및 트렌치소자 분리 방법 |
KR20020083768A (ko) * | 2001-04-30 | 2002-11-04 | 주식회사 하이닉스반도체 | 반도체 소자의 제조방법 |
-
2003
- 2003-07-23 KR KR1020030050620A patent/KR101006508B1/ko active IP Right Grant
- 2003-11-10 US US10/705,010 patent/US7018927B2/en active Active
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8008172B2 (en) | 2007-02-16 | 2011-08-30 | Samsung Electronics Co., Ltd. | Methods of forming semiconductor devices including multistage planarization and crystalization of a semiconductor layer |
Also Published As
Publication number | Publication date |
---|---|
KR101006508B1 (ko) | 2011-01-07 |
US7018927B2 (en) | 2006-03-28 |
US20050020075A1 (en) | 2005-01-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100480897B1 (ko) | 반도체소자의 소자분리막 형성방법 | |
KR101006508B1 (ko) | 반도체 소자의 소자분리막 형성방법 | |
KR100979233B1 (ko) | 반도체 소자의 소자분리막 형성방법 | |
US20090170276A1 (en) | Method of Forming Trench of Semiconductor Device | |
KR100417853B1 (ko) | Sti 및 dti를 갖는 반도체 장치의 제조방법 | |
KR100984854B1 (ko) | 반도체 소자의 소자분리막 형성방법 | |
KR100923760B1 (ko) | 반도체 소자의 소자분리막 형성방법 | |
KR100480896B1 (ko) | 반도체소자의 소자분리막 형성방법 | |
KR100499409B1 (ko) | 반도체소자의 소자분리막 형성방법 | |
KR101006510B1 (ko) | 반도체소자의 소자분리막 형성방법 | |
KR100923764B1 (ko) | Sti 에지 모트 방지방법 | |
KR100984855B1 (ko) | 반도체 소자의 소자분리막 형성방법 | |
KR100944667B1 (ko) | Sti 에지 모트 방지 방법 | |
KR100561974B1 (ko) | 반도체 소자의 제조방법 | |
KR20050012652A (ko) | 반도체 소자의 소자분리막 형성방법 | |
KR100475718B1 (ko) | 반도체 소자의 소자 분리막 형성 방법 | |
KR100451519B1 (ko) | 반도체소자의 소자분리막 형성방법 | |
KR20040105980A (ko) | 반도체 소자의 얕은 트랜치 소자분리막 형성방법 | |
KR20050012583A (ko) | 반도체 소자의 소자분리막 형성방법 | |
KR20050064232A (ko) | 반도체 소자의 소자분리막 형성방법 | |
KR20050012581A (ko) | 반도체 소자의 소자분리막 형성방법 | |
KR20050012654A (ko) | 반도체 소자의 소자분리막 형성방법 | |
KR20050026144A (ko) | 반도체소자의 소자분리막 형성방법 | |
KR20040060571A (ko) | Sti 에지 모트 방지방법 | |
KR20030002815A (ko) | 반도체 소자의 제조 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
N231 | Notification of change of applicant | ||
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E90F | Notification of reason for final refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20131118 Year of fee payment: 4 |
|
FPAY | Annual fee payment |
Payment date: 20141119 Year of fee payment: 5 |
|
FPAY | Annual fee payment |
Payment date: 20151118 Year of fee payment: 6 |
|
FPAY | Annual fee payment |
Payment date: 20161118 Year of fee payment: 7 |
|
FPAY | Annual fee payment |
Payment date: 20171117 Year of fee payment: 8 |
|
FPAY | Annual fee payment |
Payment date: 20181120 Year of fee payment: 9 |
|
FPAY | Annual fee payment |
Payment date: 20191119 Year of fee payment: 10 |