KR0179555B1 - 반도체 장치의 소자 분리방법 - Google Patents

반도체 장치의 소자 분리방법 Download PDF

Info

Publication number
KR0179555B1
KR0179555B1 KR1019940039098A KR19940039098A KR0179555B1 KR 0179555 B1 KR0179555 B1 KR 0179555B1 KR 1019940039098 A KR1019940039098 A KR 1019940039098A KR 19940039098 A KR19940039098 A KR 19940039098A KR 0179555 B1 KR0179555 B1 KR 0179555B1
Authority
KR
South Korea
Prior art keywords
oxide film
thermal oxide
trench
silicon substrate
device isolation
Prior art date
Application number
KR1019940039098A
Other languages
English (en)
Other versions
KR960026597A (ko
Inventor
박상훈
Original Assignee
김주용
현대전자산업주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김주용, 현대전자산업주식회사 filed Critical 김주용
Priority to KR1019940039098A priority Critical patent/KR0179555B1/ko
Publication of KR960026597A publication Critical patent/KR960026597A/ko
Application granted granted Critical
Publication of KR0179555B1 publication Critical patent/KR0179555B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
    • H01L21/76205—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO in a region being recessed from the surface, e.g. in a recess, groove, tub or trench region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76294—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using selective deposition of single crystal silicon, i.e. SEG techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Element Separation (AREA)
  • Local Oxidation Of Silicon (AREA)

Abstract

본 발명은 반도체 장치의 소자 분리방법에 관한 것으로, 특히 소자분리영역을 최소화 하여 활성영역을 충분히 확보할 수 있는 소자 분리방법으로, 이와 같은 본 발명은 실리콘 기판상에 제1열산화막과 질화막을 증착한 다음 소정의 트렌치를 형성하여 소자 분리 영역을 구축하는 단계, 상기 소자 분리 영역의 트렌치에 제2열산호막을 형성하는 단계, 상기 제2열산화막을 비등성 식각하여 트렌치 저면의 실리콘 기판을 노출시키는 단계, 상기 노출된 실리콘 기판을 성장시켜 트렌치에 단결정 에피택셜 실리콘층을 형성하는 단계, 및 상기 제1열산화막과 질화막을 제거하여 소정의 필드 산화막을 형성하는 단계로 이루어진다.

Description

반도체 장치의 소자 분리방법
제1도는 종래 기술에 의한 소자 분리 구조를 보인 단면도.
제2도의 (a)(b)(c)(d)(e)는 본 발명의 소자 분리방법을 설명하기 위한 공정 수순도.
* 도면의 주요부분에 대한 부호의 설명
11 : 실리콘 기판 12 : 제1열산화막
13 : 질화막 14 : 트렌치
15 : 제2열산화막 15' : 필드 산화막
16 : 단결정 에피택셜 실리콘층
본 발명은 반도체 장치의 소자 분리방법에 관한 것으로, 특히 소자분리영역을 최소화 하여 활성영역을 충분히 확보할 수 있는 반도체 장치의 소자 분리방법에 관한 것이다.
최근 반도체 제조 기술의 발달과 메모리 소자의 응용분야가 확장되어 감에 따라 대용량의 메모리소자 개발이 진척되고 있는데, 이러한 메모리 소자의 대용량화는 각 세대마다 2배로 진행하는 미세 프로세스 기술을 기본으로한 메모리 셀 연구에 의해 추진되어 오고 있다. 특히 소자간을 분리하는 소자 분리 영역의 축소는 메모리 소자의 미세화 기술에 있어서 중요한 항목중의 하나이다.
현재 반도체 소자 분리를 위해 가장 널리 알려진 기술은 소위 선택산화법에 의한 로코스(LOCOS : local oxidation of silicon)법과 이의 개량 기술이다. 로코스는 개략적으로 설명하면 패드 산화, 실리콘 나이트 라이드 및 기타 막을 마스크로 사용하여 기판 실리콘을 선택적으로 산화시켜 비활성 영역인 필드 산화막을 형성시키는 기술이다. 여기서 비활성 영역에 대한 활성 영역은 필드 산화막 간의, 이를테면 소망의 반도체 소자 형성 영역을 의미하고, 각각의 소자는 분리된 영역을 경계로 전기적으로 분리된다.
소자 분리라는 중대한 목적하에 이미 확립된 로코스 공정에 대해 제1도를 참조하여 설명하면 다음과 같다.
도면은 로코스 공정에 의한 소자 분리 구조를 보인 단면도로서, 도면에서 1은 실리콘 기판, 2는 열산화막, 3은 질화막, 4는 필드 산화막을 각각 보인 것이다.
공정의 수순을 구체적으로 도식화 하지는 않았으나, 로코스 공정의 제1단계는 준비된 실리콘 기판(1)상에 열산화막(2)과 질화막(3)을 성장시킨 후, 소자 분리 영역 또는 비활성 영역을 정의하기 위해 사진 식각 공정을 사용하여 개구부를 형성하는 단계이다. 이때 식각되는 층은 질화막(3)이다. 그런 다음 개구된 영역을 통해 필드 인버젼의 방지를 위하여 반도체 기판의 도전형과 동일 도전형의 이온 주입을 행하여 채널저지층을 형성한다. 이어서 선택적 산화에 의한 열산화 공정으로 산화층을 침적시킴으로써 필드 산화막(4)을 형성한다. 이와 같은 방법으로 필드 산화막(4)을 형성하여 소자를 분리하는 것이다.
그러나, 상기한 바와 같은 종래 로코스 기술에 의한 소자 분리방법은 다음과 같은 문제점을 안고 있다.
즉, 질화막(3)의 하부로 필드 산화막(4)이 침투하면서 버드 비크(bird beak)를 발생하는 문제가 있고, 또 상기와 같은 버드 비크의 발생과 열산화 공정을 위한 고온 처리로 주입된 이온층의 이온들이 활성화됨과 아울러 기판내로 확산을 일으키게 되어 필드 산화막(4), 즉 소자 분리 영역과 기판 실리콘과의 경계면에서 불순물 농도를 높게 유지시킬 수 없다는 문제가 지적되었으며, 더욱이 선택적 열산화 공정에 따라 실리콘 기판에 기계적인 스트레스가 가해지는 문제가 지적되었다. 따라서 비교적 저밀도 집적회로 형성시 상기 기술은 만족스럽게 적용되겠지만 점차 고집적화 되는 반도체 장치의 제조 경향에 따라서 협소한 면적에 소자를 형성해야 되고 이는 소자분리 영역간 활성 영역의 축소를 의미한다. 협소해진 활성 영역으로의 버드 비크 침식은 소망하는 반도체 장치의 실현이 어렵게 되고, 형성하더라도 요구되는 전기적 특성을 얻을 수 없게 되며, 또한 채널저지 이온의 공정중 확산에 의해 소자의 전기적 특성이 악화된다.
또한, 종래의 소자 분리방법은 상기한 문제 이외에도, 이온 주입시 마스크로 작용했던 열산화막(2) 및 질화막(3)이 제거되면서 소자 분리 영역이 형성되는데, 이때 열산화막(2)의 식각 용액에 의한 과다 식각으로 기판과 필드 산화막(4)과의 표면 경계에서 함몰부가 형성되는 문제를 안고 있어, 고집적화된 반도체 장치의 실현에 있어 소자의 전기적인 특성을 저하시키는 요인이 된다.
이러한 많은 문제점을 안고 있는 종래의 로코스법은 고집적화된 반도체장치의 실현에 있어 적용할 수 없기 때문에 근자에는 개선된 로코스(즉, ALOCOS) 방법이 개발되고 있다.
상기한 개선된 로코스 기술은 선택 산화와 달리 버퍼 산화층과 질화 실리콘층 간에 다결정 실리콘층을 넣어 기판을 산화 하는 대신 그 결정 실리콘층을 산화하여 필드 산화막으로 하는 것을 주요지로 하고 있는 것으로써, 언급한 제문제를 해결하지 못한다.
본 발명은 상기와 같으 로코스 기술이 가지는 제반 문제점을 해결하기 위하여 창안된 것으로, 버드 비크의 침식이 없어 충분한 활성영역을 확보할 수 있고, 또한 채널 저지층의 농도를 유지하여 고집적화의 반도체 장치의 소자 분리시 적용되는 반도체 장치의 소자 분리방법을 제공하는데 그 주된 목적이 있다.
상기와 같은 본 발명의 목적을 달성하기 위하여, 실리콘 기판상에 제1열산화막과 질화막을 증착한 다음 소정의 트렌치를 형성하여 소자 분리 영역을 구축하는 단계, 상기 소자 분리 영역의 트렌치에 제2열산화막을 형성하는 단계, 상기 제2열산화막을 비등성 식각하여 트렌치 저면의 실리콘 기판을 노출시키는 단계, 상기 노출된 실리콘 기판을 성장시켜 트렌치에 단결정 에피택셜 실리콘층을 형성하는 단계 및 상기 제1열산화막과 질화막을 제거하여 소정의 필드 산화막을 형성하는 단계로 이루어지는 반도체 장치의 소자 분리방법이 제공된다.
여기서, 상기 제1열산화막은 100∼300Å의 두께로, 상기 질화막은 1000∼2000Å의 두께로 형성함이 바람직하며, 상기 트렌치의 깊이는 0.3∼1.2㎛ 로 함이 적당하다. 또한 상기 제2열산화막은 3000∼8000Å의 두께로 형성함이 바람직하다. 이때 상기 제2열산화막에 트렌치로 인한 요홈부가 형성되도록 한다. 또한 상기 단결정 에피택셜 실리콘층은 제1열산화막을 장벽으로 제1열산화막까지 성장시켜 형성한다. 이와 같은 단결정 에피택셜 실리콘층의 형성후 제1열산화막과 질화막을 제거함에 있어서는 습식 식각법을 이용한다. 또한 본 발명에서는 최종적으로 형성된 필드 산화막의 노출된 부위보다 실리콘 기판에 매장되는 부위가 더 커지도록 형성함이 좋다.
이하, 상기한 바와 같은 본 발명의 바람직한 실시예를 첨부도면에 의거하여 설명한다.
첨부한 제2도의 (a)(b)(c)(d)(e)는 본 발명에 따른 소자 분리방법의 공정 수순도로서, 도면에서 11은 실리콘 기판, 12는 제1열산화막, 13은 질화막, 14는 트렌치를 각각 나타낸다. 그리고 15는 제2열산화막, 15'는 상기 제2열산화막(15)을 비등성 식각하여 얻은 필드 산화막, 16은 단결정 에피택셜 실리콘층을 각각 나타낸다.
도시한 바와 같이, 본 발명의 일 실시예에 의한 반도체 장치의 소자분리방법은 먼저, 실리콘 기판(11)상에 제1열산화막(12)과 질화막(13)을 증착한 다음 소정의 트렌치(14)를 형성하여 소자 분리 영역을 구축한다. 이와 같은 소자 분리 영역 구축 단계를 (a)도에 도시하였다. 여기서 상기 제1열산화막(12)의 두께는 100∼300Å 정도가 바람직하며, 또한 상기 질화막(13)의 두께는 1000∼2000Å 정도로 함이 바람직하다. 이때 상기한 박막을 형성함에 있어서는, 통상적인 반도체 장치, 예를 들어 CVD 법등에 의한다. 그리고 상기 트렌치(14)의 깊이는 0.3∼1.2㎛ 정도로 함이 좋으며, 이는 사진 식각법으로 형성한다.
이와 같은 소자 분리 영역의 형성 후에는 (b)도와 같이 실리콘 기판(11)에 형성된 트렌치(14)에 제2열산화막(15)을 형성하는 단계를 수행하는 바, 3000∼8000Å 정도의 두께로 형성하되 중간부분에 요홈부(15a)가 형성되도록 하며, 반도체 박막을 증착하는 어떠한 종류의 장치를 이용하여 형성할 수 있다.
이후, 상기 질화막(13)를 식각 마스크로 트렌치(14)에 증착된 제2열산화막(15)을 비등성 식각하여 트렌치(14) 저면의 실리콘 기판(11)이 드러나도록 하는 식각 단계를 수행한다. 이와 같이 제2열산화막(15)을 비등방성 식각한 상태를 (c)도에 도시하였다. 여기서 식각시 사용되는 반응가스로는 CF4,CHF3및 Ar등에 의한 가스를 이용한다. 이와 같은 제2열산화막(15)의 식각시 바람직하게는, 식각되고 남는 제2열산화막, 즉 필드 산화막(15')은 기판(11) 표면으로 노출되는 부분보다 기판(11)에 매장되는 부분이 커지도록 형성된다.
상기와 같은 실리콘 기판(11)의 노출 후에는 (d)도와 같이, 식각에 의해 노출된 실리콘 기판(11)을 성장시켜 트렌치(14)에 단결정 에피택셜 실리콘층(16)을 형성하여 충진시키는 바, 이때 상기한 제1열산화막(12)을 성장의 장벽으로 이용하여 이 제1열산화막(12)까지 성장시켜 기판(11)의 표면과 동일 평면을 유지하도록 한다.
이와 같은 실리콘 기판의 성장 단계후, 최종적으로 실리콘 기판의 표면에 증착되어 있는 제1열산화막(12)과 질화막(13)를 제거하는 단계를 진행하여 소정의 필드 산화막(15')을 형성하는 바, 이와 같은 마지막 단계를 거친 소자 분리 구조를 (e)도에 도시하였다. 도시한 바와 같이, 필드 산화막(15')은 기판으로 노출되는 그 상부보다 기판에 매장되는 그 하부가 크게 형성되어 있으며, 실리콘 기판의 소자 분리 영역의 양측에 소자 분리 역할을 하는 필드 산화막(15')이 주입된 형태를 취하고 있다. 한편 이 단계에서 제거되는 제1열산화막(12)과 질화막(13)은 습식 식각에 의해 제거되는 바, 상기 제1열산화막(12)은 불화수소 용액을 이용하여 제거하며, 또 상기 질화막(13)은 인산용액을 이용하여 제거한다.
이와 같은 공정을 통하여 도면과 같이 버드 비크의 침식이 없으며, 기판과 필드 산화막과의 단차가 없는 소자 분리 구조를 얻는 것이다.
이상에서 상세히 설명한 바와 같이, 본 발명에 의하면, 버드 비크 및 단차 없는 소자 분리 구조가 가능하게 되므로 활성 영역을 충분히 확보할 수 있고, 이에 따른 소자의 전기적 특성 및 신뢰성 향상의 효과를 얻을 수 있으며, 또한 본 발명은 점차 고집적화 되어 있는 반도체 장치의 제조에 매우 유리하게 적용되어 디바이스의 경박단소형화에 기여하는 효과도 있다.

Claims (12)

  1. 실리콘 기판상에 제1열산화막과 질화막을 증착한 다음 소정의 트렌치를 형성하여 소자 분리 영역을 구축하는 단계, 상기 소자 분리 영역의 트렌치에 제2열산화막을 형성하는 단계, 상기 제2열산화막을 비등성 식각하여 트렌치 저면의 실리콘 기판을 노출시키는 단계, 상기 노출된 실리콘 기판을 성장시켜 트렌치에 단결정 에피택셜 실리콘층을 형성하는 단계, 및 상기 제1열산화막과 질화막을 제거하여 소정의 필드 산화막을 형성하는 단계로 이루어지는 반도체 장치의 소자 분리방법.
  2. 제1항에 있어서, 상기 제1열산화막은 100∼300Å의 두께로 형성하는 것을 특징으로 하는 반도체 장치의 소자 분리방법.
  3. 제1항 또는 제2항에 있어서, 상기 질화막은 1000∼2000Å의 두께로 형성하는 것을 특징으로 하는 반도체 장치의 소자 분리방법.
  4. 제1항 또는 제2항에 있어서, 상기 트렌치의 깊이는 0.3∼1.2㎛로 형성하는 것을 특징으로 하는 반도체 장치의 소자 분리방법.
  5. 제4항에 있어서, 상기 트렌치는 사진 식각법으로 형성하는 것을 특징으로 하는 반도체 장치의 소자 분리방법.
  6. 제1항 또는 제2항에 있어서, 상기 제2열산화막은 3000∼8000Å의 두께로 형성하는 것을 특징으로 하는 반도체 장치의 소자 분리방법.
  7. 제6항에 있어서, 제2열산화막의 증착시 요홈부가 형성되도록 진행하는 것을 특징으로 하는 반도체 장치의 소자 분리방법.
  8. 제1항 또는 제2항에 있어서, 트렌치 저면의 실리콘 기판을 노출시키기 위한 제2열산화막의 식각시 반응가스로 CF4, CHF3또는 Ar에 의한 가스를 사용하는 것을 특징으로 하는 반도체 장치의 소자 분리방법.
  9. 제1항 또는 제2항에 있어서, 상기 단결정 에피택셜 실리콘층은 제1열산화막을 장벽으로 제1열산화막까지 성장시켜 형성하는 것을 특징으로 하는 반도체 장치의 소자 분리방법.
  10. 제1항 또는 제2항에 있어서, 제1열산화막과 질화막의 제거는 습식 식각법에 의하는 것을 특징으로 하는 반도체 장치의 소자 분리방법.
  11. 제10항에 있어서, 제1열산화막의 식각액으로 불화수소용액을 질화막의 식각액으로는 인산용액을 사용하는 것을 특징으로 하는 반도체 장치의 소자 분리방법.
  12. 제1항 또는 제2항에 있어서, 필드 산화막이 실리콘 기판의 표면으로 노출되는 부위보다 실리콘 기판의 내부에 매장된 부위가 더 크게 형성되는 것을 특징으로 하는 반도체 장치의 소자 분리방법.
KR1019940039098A 1994-12-30 1994-12-30 반도체 장치의 소자 분리방법 KR0179555B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019940039098A KR0179555B1 (ko) 1994-12-30 1994-12-30 반도체 장치의 소자 분리방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019940039098A KR0179555B1 (ko) 1994-12-30 1994-12-30 반도체 장치의 소자 분리방법

Publications (2)

Publication Number Publication Date
KR960026597A KR960026597A (ko) 1996-07-22
KR0179555B1 true KR0179555B1 (ko) 1999-04-15

Family

ID=19405279

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940039098A KR0179555B1 (ko) 1994-12-30 1994-12-30 반도체 장치의 소자 분리방법

Country Status (1)

Country Link
KR (1) KR0179555B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100639198B1 (ko) * 2000-06-01 2006-10-31 주식회사 하이닉스반도체 반도체 장치의 소자 분리막 형성방법
KR100842487B1 (ko) * 2005-12-28 2008-07-01 동부일렉트로닉스 주식회사 반도체 소자의 소자 분리막 형성방법

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100672760B1 (ko) * 2000-08-18 2007-01-22 주식회사 하이닉스반도체 반도체 소자의 트렌치 소자분리막 형성방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100639198B1 (ko) * 2000-06-01 2006-10-31 주식회사 하이닉스반도체 반도체 장치의 소자 분리막 형성방법
KR100842487B1 (ko) * 2005-12-28 2008-07-01 동부일렉트로닉스 주식회사 반도체 소자의 소자 분리막 형성방법

Also Published As

Publication number Publication date
KR960026597A (ko) 1996-07-22

Similar Documents

Publication Publication Date Title
US5445989A (en) Method of forming device isolation regions
EP0428283B1 (en) Method for local oxidation of silicon
JPS6340337A (ja) 集積回路分離法
US5565376A (en) Device isolation technology by liquid phase deposition
US5937310A (en) Reduced bird's beak field oxidation process using nitrogen implanted into active region
JPH02222161A (ja) 半導体装置の製造方法
US5374584A (en) Method for isolating elements in a semiconductor chip
CN1097306C (zh) 形成半导体器件的场区的方法
KR0140655B1 (ko) 반도체 장치의 소자 분리방법
KR0179555B1 (ko) 반도체 장치의 소자 분리방법
JPS63299144A (ja) パッド用酸化保護層でシールされたインターフェイス分離方法
JPH0628282B2 (ja) 半導体装置の製造方法
KR0162139B1 (ko) 반도체 장치의 소자 분리방법
US5962914A (en) Reduced bird's beak field oxidation process using nitrogen implanted into active region
JPH09326391A (ja) 素子分離酸化膜の製造方法
KR0167600B1 (ko) 반도체 장치의 소자 분리 방법
JPS59108325A (ja) 半導体装置の製造方法
KR100336567B1 (ko) 반도체장치의소자분리방법
US6440819B1 (en) Method for differential trenching in conjunction with differential fieldox growth
GB2320803A (en) A method of forming field oxide regions
KR0162145B1 (ko) 반도체 장치의 소자 분리 방법
KR0167599B1 (ko) 반도체 장치의 소자 분리방법
KR0162138B1 (ko) 반도체 장치의 소자 분리방법
KR100192164B1 (ko) 반도체 장치의 소자 분리방법
KR0172732B1 (ko) 반도체 소자 분리방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121022

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20131017

Year of fee payment: 16