JPS63299144A - パッド用酸化保護層でシールされたインターフェイス分離方法 - Google Patents

パッド用酸化保護層でシールされたインターフェイス分離方法

Info

Publication number
JPS63299144A
JPS63299144A JP63041802A JP4180288A JPS63299144A JP S63299144 A JPS63299144 A JP S63299144A JP 63041802 A JP63041802 A JP 63041802A JP 4180288 A JP4180288 A JP 4180288A JP S63299144 A JPS63299144 A JP S63299144A
Authority
JP
Japan
Prior art keywords
layer
silicon substrate
silicon
opening
exposed
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP63041802A
Other languages
English (en)
Inventor
ユー−ピン　ハン
フー−タイ　リュー
フランク　アール．ブライアント
チン　シー．チャン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
MOSTEK THOMPSON COMPONENTS
THOMPSON COMPONENTS MOSTEK CORP
Original Assignee
MOSTEK THOMPSON COMPONENTS
THOMPSON COMPONENTS MOSTEK CORP
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by MOSTEK THOMPSON COMPONENTS, THOMPSON COMPONENTS MOSTEK CORP filed Critical MOSTEK THOMPSON COMPONENTS
Publication of JPS63299144A publication Critical patent/JPS63299144A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
    • H01L21/76205—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO in a region being recessed from the surface, e.g. in a recess, groove, tub or trench region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/32—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers using masks

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 １１ユｐＢ月±！ 本発明は半導体集積回路の製造方法に関するものである
。
従来の技術 本発明は、１９８７年１月２０日に出願されたアメリカ
合衆国特許出願第００４．６５５号に基づく優先権を主
張して昭和６３年１月２０日に出願した特願昭６３−１
０５３４号に開示した発明に関連するものである。
上記の特許出願には、熱成長させたパッド用の酸化シリ
コン層と、ＣＶＤ　（化学気相成長）法による窒化シリ
コン層と、ＣＶＤ法による酸化シリコン層とを順番に含
む一連の層をシリコン基板上に形成した後に、フォトリ
ソグラフィー技術を用いて、開口部のパターンをマスク
して外側の２つの層にほぼ鉛直な側壁を備える開口部を
形成し、この上記の熱成長させた酸化シリコン層まで達
しさせる操作を含む方法により局在した比較的狭いフィ
ールド酸化領域を形成する方法が記載されている。次に
、適合性のある窒化シリコン層を、ＣＶＤ法により堆積
させて、上記の開口部を埋めるとともにこの開口部の縁
から盛り上がって、ＣＶＤ法による酸化シリコン層上に
拡がるようにする。
この層は、次いで異方性エツチングにより上記の適合性
のある窒化シリコン層に相当する厚さを除去する。する
と再び開口部が形成されるが、窒化シリコンの側壁スペ
ーサが残る。このスペーサによりこの開口部の横方向の
サイズがかなり小さくなる。得られたものを酸化雰囲気
中で加熱することにより、開口部内で露出している熱成
長させた酸化シリコン層を厚くしてフィールド酸化領域
としての所望の厚さにする。
この方法を用いると、通常のフォトリソグラフィー技術
を用いて実現可能な最小サイズの構成よりも、このフォ
トリソグラフィーにより最初のフィールド酸化パターン
が決定された後に形成される側壁スペーサの幅だけ狭い
フィールド酸化領域を実現することができる。
発明が解決しようとする課題 本発明は、この基本的方法を改良することに関する。
課題を解決するための手段 第１に、上記の基本的方法においてシリコン基板上に熱
成長させたパッド用酸化シリコン層にも最初の開口部を
形成するとよいことが見出された。
このようにすると、最終構造においてフィールド酸化領
域の下のパッド用酸化シリコン層を除くことができる。
この結果、この酸素拡散経路が除かれることになり活性
領域にフィールド酸化領域が侵入する程度が減る。
さらに別の可能な改良例として、最初の開口部内のパッ
ド用酸化シリコン層を除去した後にシリコン基板の一部
も除去する方法がある。この後に、このワークピースを
最終的に酸化させてフィールド酸化領域を形成する。こ
の結果、高さが低く、長さが短い鳥の嘴状部分が得られ
る。
また、上記の方法のさらに別の改良例として、開口部を
再度形成してｑの開口部が側壁スペーサにより狭くなっ
た状態にした後、露出したシリコン基板をさらにエツチ
ングして対称な階段状のパターンをこのシリコン基板に
形成する。この結果得られる構造を熱で酸化させると、
高さがさらに低く、長さが短くなった嘴状部分が残る。
本発明は、添付の図面を参照した詳細な説明によりさら
によく理解できよう。
実施例 第１図には単結晶シリコンウェハの一部が示すれている
。このウェハは、適当な処理の後に複数のシリコンチッ
プに分割されてそれぞれが集積回路となる。この目的で
、各チップには公知のように複数の活性領域が含まれて
、そこに比較的厚いフィールド酸化領域で相互に隔てら
れた１つまたはそれ以上の能動回路素子が形成されるこ
とになる。
図面では、説明を簡単にするためにこのようなフィール
ド酸化領域のうちの１つを形成することにのみ焦点をあ
てる。
第１図に示されているように、シリコンウェハ１００１
つの主表面には既に一連の層が形成されている。その中
には、熱成長させた二酸化シリコン層１２、窒化シリコ
ン層１４、二酸化シリコン層１６が含まれる。二酸化シ
リコン層１２はパッド層と呼ばれることが多く、応力緩
衝層としてのほか、シリコン基板とこのシリコン基板の
欠陥を最小にする窒化シリコン層の間のエツチング停止
層として機能する。
このような構造を形成するのには様々な方法を用いるこ
とができる。特に、窒化シリコン層１４を低圧ＣＶＤ法
で形成し、二酸化シリコン層１６をＣＶＤ法で形成する
ことが望ましい。好ましい一般的な厚さは、二酸化シリ
コン層１２が約２００オングストローム、窒化シリコン
層１４が８００オングストローム、二酸化シリコン層１
６が１０００オングストロームであることがわかった。
次に、局在したフィールド酸化領域の所望の幅よりもわ
ずかに大きい開口部、すなわち穴がこの複合層に形成さ
れる。
一般に、この開口部は幅が約１．２ミクロンであり、図
面が描かれている平面に垂直な方向にかなり細長い。チ
ップ内への能動素子の収容密度を向上させるためには、
フィールド酸化領域の幅を実現が可能な限り狭くする必
要がある。
このような開口部を形成するには様々な方法を利用でき
るが、一般にはフォトリソグラフィー技術を用いて適当
なフォトレジストマスクのパターニングを行い、続いて
このマスクから露出したパターンをエツチングする。ス
ペースの節約のため開口部の側壁はほぼ鉛直であること
が望ましいため、現在の技術ではイオンミリングまたは
異方性反応性イオンエツチング（ＲＩＥ）を行うことに
なる。
第２図には、シリコン基板まで到達した開口部１８を備
えるワークピース１０が図示されている。
次に、このワークピース上に適合性のある、またつきま
わりのよい窒化シリコン層２０が堆積される。この層２
０は通常低圧ＣＶＤ法により堆積されて第３図に示す構
造となる。窒化シリコン層２０の厚さは、開口部１８を
どれほど狭くするかに応じて適当に決める。本実施例で
は、一般に窒化シリコン層２０の厚さは２０００〜２５
００オングストロームである。
次に、最初の開口部の中央部の底部から窒化シリコン層
２０が除去されるまでこの構造に対して異方性エツチン
グを施す。このエツチングの結果、第４図に示したよう
に、開口部の最初の縁に沿って側壁スペーサ２２Ａと２
２Ｂが残る。この第４図かられかるように、スペーサの
ために開口部内でシリコンが露出する幅が狭くなる。
この操作の後、ワークピースを常法で加熱してフィール
ド酸化領域を形成する。一般に、この操作には、酸化雰
囲気中でワークピースを適当な時間加熱して所望の厚さ
、一般には少なくとも数千オングストロームの厚さのフ
ィールド酸化領域を形成する操作が含まれる。
第５図には、得られたフィールド酸化領域２４の縁の一
方が拡大図として示されている。この図かられかるよう
に、フィールド酸化領域の上面はもとのシリコン面から
大きく盛り上がっている。メタライズ層はプラナ−型で
あることが望ましいが、このようになっていると、集積
回路の交差した配線がシリコンチップ上に複数のメタラ
イズ層を備えているときには特に問題となる可能性があ
る。
第６〜１０図は、上記の基本的方法の変形例を示す図で
ある。この方法を用いると、同じ厚さではあるが、フィ
ールド酸化領域間の活性領域に沿ってシリコン基板の表
面から突起するフィールド酸化領域の量が減る。
上記の４枚の図のうちの第６図は第１図の対応する。し
かし、第７図に示されているように、開口部２８はシリ
コン基板のもとのレベルよりも下の深さまで侵入してい
る。このようにするため、二酸化シリコン層１２、窒化
シリコン層１４、二酸化シリコン層１６を除去してシリ
コン表面を露出させた後、エツチングを継続して第７図
に示されているようにシリコン基板から所望の厚さの層
２９を除去する。エツチングを継続する際には、不連続
的に実施することや、イオンミリングの場合には同じプ
ロセスを連続的に実施することが可能である。
侵入する厚さは約１０００オングストロームが適当であ
る。
従来と同様の処理を続ける。その中には、第８図に示し
たように適合性のある窒化シリコン層２０を堆積させ、
第９図に示したようにこの窒化シリコン層２０をパター
ニングしてシリコン基板を露出させるが側壁スペーサ２
２Ａと２２Ｂは残し、次に、酸化雰囲気中で必要な時間
加熱して第１０図に示すようなフィールド酸化領域２４
を形成する操作が含まれる。
このフィールド酸化領域の実際の高さをさらに低くする
には、第１１図に示した変更を施す。このために、第９
図に示したように側壁スペーサを形成した後、第１１図
に参照番号３０で示したように露出したシリコン基板か
ら層をさらに除去する。この場合も、除去する層の厚さ
は約１０００オングストロームが適当である。この表面
層は、前の表面層２９が除去されたのと同様にして、例
えばイオンミリングまたは反応性イオンエツチングによ
り除去される。
この結果得られる構造が第１２図に示されている。
この図では、フィールド酸化領域２４の上面は、フィー
ルド酸化領域間の活性領域に沿ったシリコン表面の上面
よりもそれほど上には飛び出していない。
図示のスケールは単なる例であることに注意されたい。
さらに、様々な層１２．１４．１６．２０に対しては、
求める機能を有するのであれば他の材料を用いることが
可能であるのはもちろんである。特に、適合層をエツチ
ングした後に残る側壁スペーサの輪郭を幾分犠牲にする
ことになるが、上記の方法を実施する際に二酸化シリコ
ン層１６は省くことができる。
このように、ここで説明した実施例は本発明の一般原理
の単なる例であって、本発明の精神ならびに範囲をはず
れることなく当業者は様々な変形を考えることができよ
う。例えば、第７図の表面層２９のエツチング操作を省
くことができる。ただし、表面層３０は第１１図に示し
たように後に除去する。
さらに、当業者には公知のように、フィールド酸化領域
の下の基板には高ドープ表面層を形成して表面反転層が
形成される割合を小さくする操作を実行することが一般
的である。上記の方法は、必要に応じて熱による酸化操
作の前に１段またはそれ以上のイオン打ち込み操作を常
法に従って実施して高ドープ層を形成するように変更す
ることができる。また、ＣＭＯ３装置として使用する基
板内のＰウェルとＮウェルの接合部の上にフィールド酸
化領域が載る場合には、ＮウェルにＮ型に高濃度ドープ
された表面層を形成し、ＰウェルにＰ型に高濃度ドープ
された表面層を形成することが望ましい。
【図面の簡単な説明】
第１図〜第５図は、本発明の一実施例に従った処理の様
々な段階でのシリコンワークピースの図である。 第６図〜第１０図は、本発明の別の実施例に従った処理
の様々な段階でのシリコンワークピースの図である。 第１１図と第１２図は、第６図〜第１０図に示された方
法の最後の２段階でのシリコンワークピースの図である
。 （主な参照番号） １０・・ワークピース、 １２．１６・・二酸化シリコン層、 １４．２０・・窒化シリコン層、 １８．２８・・開口部、 ２２Ａ、２２Ｂ・・側壁スペーサ、 ２４・・酸化シリコン層または多結晶シリコン層、２４
・・フィールド酸化領域 特許出願人　トムソン　コンポーネンツーモスナック　
コーポレーション

Claims (6)

    【特許請求の範囲】
  1. （１）集積回路装置の製造に使用するシリコン基板の活
    性領域間にフィールド酸化領域を形成する方法であって
    、シリコン基板上に、酸化シリコン層と、窒化シリコン
    層と、酸化シリコン層とを含む複合層を形成し、この複
    合層をパターニングしてシリコン基板の一部を露出させ
    るための開口部を設け、開口部を有するこれら層の上に
    適合性のある窒化シリコン層を堆積させて開口部を充填
    し、適合性のあるこの窒化シリコン層をエッチングして
    各開口部の位置でシリコン基板の一部を露出させる一方
    、該開口部の縁部には窒化シリコンからなるスペーサ部
    分を残し、次いでこのシリコン基板を酸化雰囲気中で加
    熱してこのシリコン基板の露出部分を熱的に酸化させる
    操作を含むことを特徴とする方法。
  2. （２）上記シリコン基板の露出部分をエッチングして表
    面層を除去してから適合性のある上記窒化シリコン層を
    堆積させることを特徴とする請求項１に記載の方法。
  3. （３）上記シリコン基板の側壁スペーサ間の露出部分の
    表面層を除去してから露出したシリコンの熱的酸化を行
    うことを特徴とする請求項１または２に記載の方法。
  4. （４）集積回路装置の製造に使用するシリコン基板の活
    性領域間にフィールド酸化領域を形成する方法であって
    、シリコン基板上に絶縁層を形成し、この絶縁層をパタ
    ーニングしてシリコン基板の一部を露出させるための開
    口部を設け、開口部を有する上記複合層の上に適合性の
    ある窒化シリコン層を堆積させて開口部を充填し、この
    適合性のある窒化シリコン層をエッチングして各開口部
    の位置でこの適合性のある窒化シリコン層のスペーサ部
    分の間でシリコン基板の一部を露出させ、このシリコン
    基板を加熱してこのシリコン基板の露出部分を熱的に酸
    化させる操作を含むことを特徴とする方法。
  5. （５）上記シリコン基板の露出部分をエッチングして表
    面層を除去してから上記適合層を堆積させることを特徴
    とする請求項４に記載の方法。
  6. （６）上記適合層の側壁スペーサ間で露出されたシリコ
    ン基板部分の表面層を除去してから露出したシリコンの
    熱的酸化を行うことを特徴とする請求項４または５に記
    載の方法。
JP63041802A 1987-02-24 1988-02-24 パッド用酸化保護層でシールされたインターフェイス分離方法 Pending JPS63299144A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US1735787A 1987-02-24 1987-02-24
US07/017,357 1987-02-24

Publications (1)

Publication Number Publication Date
JPS63299144A true JPS63299144A (ja) 1988-12-06

Family

ID=21782131

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63041802A Pending JPS63299144A (ja) 1987-02-24 1988-02-24 パッド用酸化保護層でシールされたインターフェイス分離方法

Country Status (4)

Country Link
EP (1) EP0284456B1 (ja)
JP (1) JPS63299144A (ja)
KR (1) KR880010478A (ja)
DE (1) DE3865058D1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5940719A (en) * 1996-04-22 1999-08-17 Hyundai Electronics Industries Co., Ltd. Method for forming element isolating film of semiconductor device

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4981813A (en) * 1987-02-24 1991-01-01 Sgs-Thomson Microelectronics, Inc. Pad oxide protect sealed interface isolation process
IT1225636B (it) * 1988-12-15 1990-11-22 Sgs Thomson Microelectronics Metodo di scavo con profilo di fondo arrotondato per strutture di isolamento incassate nel silicio
GB2238658B (en) * 1989-11-23 1993-02-17 Stc Plc Improvements in integrated circuits
JPH04127433A (ja) * 1990-09-18 1992-04-28 Sharp Corp 半導体素子分離領域の形成方法
KR930011458B1 (ko) * 1990-11-17 1993-12-08 삼성전자 주식회사 반도체장치의 필드산화막 형성방법
DE69524992T2 (de) * 1994-06-08 2002-06-27 Samsung Electronics Co Ltd Verfahren zur Isolierung von Teilen einer Halbleitervorrichtung
EP0773582A3 (en) * 1995-11-13 1999-07-14 Texas Instruments Incorporated Method of forming a trench isolation structure in an integrated circuit
KR100211547B1 (ko) * 1996-10-29 1999-08-02 김영환 반도체 소자의 필드 산화막 형성방법
KR100232887B1 (ko) * 1996-12-20 1999-12-01 김영환 필드 산화막 제조방법
US6306726B1 (en) * 1999-08-30 2001-10-23 Micron Technology, Inc. Method of forming field oxide

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59214237A (ja) * 1983-05-20 1984-12-04 Toshiba Corp 半導体装置の製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5940719A (en) * 1996-04-22 1999-08-17 Hyundai Electronics Industries Co., Ltd. Method for forming element isolating film of semiconductor device
US6027985A (en) * 1996-04-22 2000-02-22 Hyundai Electronics Industries Co., Inc. Method for forming element isolating film of semiconductor device

Also Published As

Publication number Publication date
EP0284456A1 (en) 1988-09-28
KR880010478A (ko) 1988-10-10
DE3865058D1 (de) 1991-10-31
EP0284456B1 (en) 1991-09-25

Similar Documents

Publication Publication Date Title
JPS6226590B2 (ja)
US5326715A (en) Method for forming a field oxide film of a semiconductor device
JPH04234146A (ja) 半導体装置のフィールド酸化膜形成方法
JPH05206451A (ja) Ｍｏｓｆｅｔおよびその製造方法
JPH0216574B2 (ja)
US4981813A (en) Pad oxide protect sealed interface isolation process
JPS63299144A (ja) パッド用酸化保護層でシールされたインターフェイス分離方法
US5256895A (en) Pad oxide protect sealed interface isolation
JPS6123657B2 (ja)
JPH0628282B2 (ja) 半導体装置の製造方法
JPH02304927A (ja) 半導体装置の製造方法
JP2896072B2 (ja) 半導体素子のフィールド酸化膜の形成方法
US5763316A (en) Substrate isolation process to minimize junction leakage
JP2788889B2 (ja) 半導体装置における分離形成方法
JPH0413854B2 (ja)
US5541136A (en) Method of forming a field oxide film in a semiconductor device
JP3923584B2 (ja) 半導体装置の素子分離膜形成方法
JP3190144B2 (ja) 半導体集積回路の製造方法
JPH079930B2 (ja) 半導体装置の製造方法
JP3468920B2 (ja) 半導体装置の素子分離方法
KR0167600B1 (ko) 반도체 장치의 소자 분리 방법
KR0167260B1 (ko) 반도체 소자의 격리구조 제조방법
KR100209226B1 (ko) 소자분리를 위한 반도체 장치 제조방법
JPS6116545A (ja) 半導体集積回路装置の製造方法
JPS6266645A (ja) 半導体装置およびその製造方法