JPH0413854B2 - - Google Patents
Info
- Publication number
- JPH0413854B2 JPH0413854B2 JP57017613A JP1761382A JPH0413854B2 JP H0413854 B2 JPH0413854 B2 JP H0413854B2 JP 57017613 A JP57017613 A JP 57017613A JP 1761382 A JP1761382 A JP 1761382A JP H0413854 B2 JPH0413854 B2 JP H0413854B2
- Authority
- JP
- Japan
- Prior art keywords
- oxide film
- silicon
- silicon nitride
- selective
- oxidation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 229910052710 silicon Inorganic materials 0.000 claims description 51
- 239000010703 silicon Substances 0.000 claims description 51
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 50
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 40
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 40
- 239000000758 substrate Substances 0.000 claims description 30
- 238000000034 method Methods 0.000 claims description 16
- 238000005530 etching Methods 0.000 claims description 14
- 239000004065 semiconductor Substances 0.000 claims description 12
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 11
- 238000004519 manufacturing process Methods 0.000 claims description 11
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 11
- 230000001590 oxidative effect Effects 0.000 claims description 6
- 241000293849 Cordylanthus Species 0.000 claims description 4
- 230000003647 oxidation Effects 0.000 description 33
- 238000007254 oxidation reaction Methods 0.000 description 33
- 238000002955 isolation Methods 0.000 description 6
- 229920002120 photoresistant polymer Polymers 0.000 description 5
- 239000004020 conductor Substances 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 150000004767 nitrides Chemical class 0.000 description 4
- 238000000206 photolithography Methods 0.000 description 3
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 230000000994 depressogenic effect Effects 0.000 description 2
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 230000008961 swelling Effects 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 239000007800 oxidant agent Substances 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- -1 silicon nitrides Chemical class 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
- H01L21/76221—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO with a plurality of successive local oxidation steps
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Element Separation (AREA)
- Local Oxidation Of Silicon (AREA)
Description
【発明の詳細な説明】
本発明は、半導体製造工程中の半導体装置にお
ける素子間分離のための選択酸化膜の製造におい
て、選択酸化膜端部領域での選択酸化膜の段差お
よび突起が全くない選択酸化膜の製造方法に関す
るものである。
ける素子間分離のための選択酸化膜の製造におい
て、選択酸化膜端部領域での選択酸化膜の段差お
よび突起が全くない選択酸化膜の製造方法に関す
るものである。
従来、シリコン半導体集積回路において、トラ
ンジスタ素子間の分離領域の形成に選択酸化膜が
使用されてきた。通常の選択酸化膜の場合、酸化
領域と非酸化領域の間に酸化膜厚の約1.26倍に相
当する表面段差が依存し、この表面段差がその後
の工程で形成する配線の断線の原因となり、集積
回路の歩留りを低下させていた。従つて酸化膜領
域のシリコンを酸化前にあらかじめくぼませてお
き、その後選択酸化することにより表面段差をな
くす方法（以下、埋め込み形選択酸化膜と略称す
る）が行われていた。この埋め込み形選択酸化膜
は第１図に示すような工程で製造されていた。
ンジスタ素子間の分離領域の形成に選択酸化膜が
使用されてきた。通常の選択酸化膜の場合、酸化
領域と非酸化領域の間に酸化膜厚の約1.26倍に相
当する表面段差が依存し、この表面段差がその後
の工程で形成する配線の断線の原因となり、集積
回路の歩留りを低下させていた。従つて酸化膜領
域のシリコンを酸化前にあらかじめくぼませてお
き、その後選択酸化することにより表面段差をな
くす方法（以下、埋め込み形選択酸化膜と略称す
る）が行われていた。この埋め込み形選択酸化膜
は第１図に示すような工程で製造されていた。
第１図ａにおいて、１はシリコンウエハ、２は
熱酸化膜、３はCVD窒化シリコン、４はホトリ
ソで形成したホトレジストである。第１図ｂにお
いて５はホトレジスト４をマスクとしてCVD窒
化シリコン３をエツチングしたものである。第１
図ｃにおいて６は熱酸化膜２をCVD窒化シリコ
ンをマスクとしてエツチングしたものである。７
はCVD窒化シリコン３と熱酸化膜６をマスクと
してエツチングしたシリコンウエハである。第１
図ｄにおいて８はシリコンを熱酸化して形成した
埋め込み形選択酸化膜である。上記の第１図ｄに
示す熱酸化工程の際、酸化剤であるH2Oはシリ
コン表面から深さ方向に拡散すると同時に、
CVD窒化シリコン５の下のシリコンに対しても
CVD窒化膜５のパタンの窓あけされた境界を起
点として横方向に拡散する。その結果選択酸化膜
８が窒化膜５をもち上げて選択酸化膜端部の酸化
膜がもり上がる。この選択酸化膜を集積回路の素
子分離用フイールド酸化膜に適用した場合、上記
のもり上がりによつて生じた選択酸化膜端部の突
起Ｈは微細な導体配線の断線の原因となり、集積
回路の歩留まり低下をもたらした。これを防ぐ手
段として、導体配線幅および導体の膜厚を増大さ
せ、ホトリソ工程における微細パタン形成の障害
となり、さらに多層配線時にその影響が大きく現
われ集積回路の高密度化をさまたげた。
熱酸化膜、３はCVD窒化シリコン、４はホトリ
ソで形成したホトレジストである。第１図ｂにお
いて５はホトレジスト４をマスクとしてCVD窒
化シリコン３をエツチングしたものである。第１
図ｃにおいて６は熱酸化膜２をCVD窒化シリコ
ンをマスクとしてエツチングしたものである。７
はCVD窒化シリコン３と熱酸化膜６をマスクと
してエツチングしたシリコンウエハである。第１
図ｄにおいて８はシリコンを熱酸化して形成した
埋め込み形選択酸化膜である。上記の第１図ｄに
示す熱酸化工程の際、酸化剤であるH2Oはシリ
コン表面から深さ方向に拡散すると同時に、
CVD窒化シリコン５の下のシリコンに対しても
CVD窒化膜５のパタンの窓あけされた境界を起
点として横方向に拡散する。その結果選択酸化膜
８が窒化膜５をもち上げて選択酸化膜端部の酸化
膜がもり上がる。この選択酸化膜を集積回路の素
子分離用フイールド酸化膜に適用した場合、上記
のもり上がりによつて生じた選択酸化膜端部の突
起Ｈは微細な導体配線の断線の原因となり、集積
回路の歩留まり低下をもたらした。これを防ぐ手
段として、導体配線幅および導体の膜厚を増大さ
せ、ホトリソ工程における微細パタン形成の障害
となり、さらに多層配線時にその影響が大きく現
われ集積回路の高密度化をさまたげた。
本発明はこれらの欠点を除去するために、選択
酸化膜のもり上がりをもたらすシリコン部分を、
酸化速度のちがいおよび酸化による膨張量を考慮
したエツチングにより予め除去し、その後再度選
択酸化を行うことを特徴とし、選択酸化膜の段差
および突起をなくして半導体基板の表面を平坦化
したもので、集積回路の歩留まり向上と導体配線
の高密度化をはかることを目的とするものであ
る。
酸化膜のもり上がりをもたらすシリコン部分を、
酸化速度のちがいおよび酸化による膨張量を考慮
したエツチングにより予め除去し、その後再度選
択酸化を行うことを特徴とし、選択酸化膜の段差
および突起をなくして半導体基板の表面を平坦化
したもので、集積回路の歩留まり向上と導体配線
の高密度化をはかることを目的とするものであ
る。
さらに本発明の目的を詳述すれば、例えば、バ
イポーラLSI用素子間分離には高密度化よりも、
超高速な微細デバイスを形成するために、極めて
平坦な基板表面が必要である。そのために、素子
間分離用選択酸化膜のパターン変換差は従来どお
りにし、活性領域に形成する微細素子の寸法を正
確に実現するための、極めて平坦な基板表面を形
成することを目的とするものである。
イポーラLSI用素子間分離には高密度化よりも、
超高速な微細デバイスを形成するために、極めて
平坦な基板表面が必要である。そのために、素子
間分離用選択酸化膜のパターン変換差は従来どお
りにし、活性領域に形成する微細素子の寸法を正
確に実現するための、極めて平坦な基板表面を形
成することを目的とするものである。
さらに、単結晶シリコンSiを熱酸化してSIO2
にすると体積は約2.25倍に膨張する。選択酸化膜
が約2.25倍に酸化膨張することによつて発生する
突起の断面形状は、おおよそ、３次元曲線以上の
複雑な形状をしている。この複雑な突起を取り除
くためのシリコン基板のエツチング方法として
は、同様に、選択酸化膜の酸化膨張によるシリコ
ン基板の消費によるエツチングを利用する以外は
非常に困難な作業である。本発明は、この点に着
目して、シリコン基板のエツチングとして、同様
の選択酸化によるシリコン基板の消費を利用し、
極めて平坦な基板表面を得るための選択酸化膜の
製造方法を提供するものである。
にすると体積は約2.25倍に膨張する。選択酸化膜
が約2.25倍に酸化膨張することによつて発生する
突起の断面形状は、おおよそ、３次元曲線以上の
複雑な形状をしている。この複雑な突起を取り除
くためのシリコン基板のエツチング方法として
は、同様に、選択酸化膜の酸化膨張によるシリコ
ン基板の消費によるエツチングを利用する以外は
非常に困難な作業である。本発明は、この点に着
目して、シリコン基板のエツチングとして、同様
の選択酸化によるシリコン基板の消費を利用し、
極めて平坦な基板表面を得るための選択酸化膜の
製造方法を提供するものである。
前記の目的を達成するため、本発明は半導体装
置の製造方法において、シリコン基板上に第１の
シリコン酸化膜を形成する工程、前記第１のシリ
コン酸化膜上に第１のシリコン窒化膜を形成する
工程、前記第１のシリコン窒化膜の所望の領域を
除去する工程、前記第１のシリコン窒化膜の所望
の領域が除去されたシリコン基板を酸化し、前記
所望の領域に近接する前記第１のシリコン窒化膜
下にバーズビーク形状を有する第２のシリコン酸
化膜を形成する工程、前記第２のシリコン酸化膜
を除去する工程、前記工程により露出せるシリコ
ン面を覆うように第３のシリコン酸化膜を形成す
る工程、前記工程の後、第２のシリコン窒化膜を
全面を覆うように形成する工程、異方性エツチン
グにより、前記バーズビーク形状部の前記第１の
シリコン窒化膜下の前記第２のシリコン窒化膜及
び前記第３のシリコン酸化膜を残すようにして前
記第２のシリコン窒化膜を除去する工程、前記工
程の後、シリコン基板を酸化し、当該工程ででき
る酸化膜表面の高さを前記第１の工程におけるシ
リコン基板表面の高さと同等の高さとする工程、
以上の各工程を含むことを特徴とする酸化膜を有
する半導体装置の製造方法を発明の要旨とするも
のである。
置の製造方法において、シリコン基板上に第１の
シリコン酸化膜を形成する工程、前記第１のシリ
コン酸化膜上に第１のシリコン窒化膜を形成する
工程、前記第１のシリコン窒化膜の所望の領域を
除去する工程、前記第１のシリコン窒化膜の所望
の領域が除去されたシリコン基板を酸化し、前記
所望の領域に近接する前記第１のシリコン窒化膜
下にバーズビーク形状を有する第２のシリコン酸
化膜を形成する工程、前記第２のシリコン酸化膜
を除去する工程、前記工程により露出せるシリコ
ン面を覆うように第３のシリコン酸化膜を形成す
る工程、前記工程の後、第２のシリコン窒化膜を
全面を覆うように形成する工程、異方性エツチン
グにより、前記バーズビーク形状部の前記第１の
シリコン窒化膜下の前記第２のシリコン窒化膜及
び前記第３のシリコン酸化膜を残すようにして前
記第２のシリコン窒化膜を除去する工程、前記工
程の後、シリコン基板を酸化し、当該工程ででき
る酸化膜表面の高さを前記第１の工程におけるシ
リコン基板表面の高さと同等の高さとする工程、
以上の各工程を含むことを特徴とする酸化膜を有
する半導体装置の製造方法を発明の要旨とするも
のである。
次に本発明の実施例を添付図面について説明す
る。なお実施例は一つの例であつて、本発明の精
神を逸脱しない範囲で、種々の変更あるいは改良
を行いうることは言うまでもない。
る。なお実施例は一つの例であつて、本発明の精
神を逸脱しない範囲で、種々の変更あるいは改良
を行いうることは言うまでもない。
第２図ａ〜ｆは本発明の実施例における製造工
程を示す。第２図ａにおいて９はシリコンウエハ
（酸化可能な基板）、１２はホトレジストである。
１１はホトレジスト１２をマスクにしてエツチン
グしたCVD窒化膜であり、１０はCVD窒化膜を
マスクにしてエツチングした熱酸化膜である。第
２図ｂにおいて１４はシリコンウエハ９を選択酸
化したものである。１３は、この選択酸化によつ
て、エツチング（酸化膜に変換）されたシリコン
である。シリコンを熱酸化すると、酸化膜はシリ
コン表面より酸化膜厚の約45％相当下部に形成さ
れる。例えば、最終的に選択酸化膜厚1μmを形成
するためにはシリコン１３のエツチングに必要な
酸化膜厚は約1.2μm（バツドの酸化膜厚10を考慮
しない場合）となる。（第３図参照）第２図ｃに
おいて１５は選択酸化膜１４をエツチングにより
除去した後に残つた素子領域上の熱酸化膜であ
る。この時現れる選択酸化膜端部領域のシリコン
１３のスロープは選択酸化膜端部の突起（バーズ
ヘツド）の発生を吸収させるのに相当するスロー
プとなつている。第２図ｄの１６は熱酸化膜であ
り、１７は減圧CVD窒化シリコンである。第２
図ｅにおいて１９は反応性イオンエツチング技術
でセルフアラインによりCVD窒化シリコンを異
方性エツチングしたものである。１８はCVD窒
化シリコン１９をマスクにしてエツチングした熱
酸化膜である。この時、第２図ａの状態がバーズ
ヘツドの発生を吸収させるスロープを覆つた構造
で再現している。第２図ｆにおいて２０はバーズ
ヘツドが完全にシリコン表面に埋め込まれた選択
酸化膜の形状である。
程を示す。第２図ａにおいて９はシリコンウエハ
（酸化可能な基板）、１２はホトレジストである。
１１はホトレジスト１２をマスクにしてエツチン
グしたCVD窒化膜であり、１０はCVD窒化膜を
マスクにしてエツチングした熱酸化膜である。第
２図ｂにおいて１４はシリコンウエハ９を選択酸
化したものである。１３は、この選択酸化によつ
て、エツチング（酸化膜に変換）されたシリコン
である。シリコンを熱酸化すると、酸化膜はシリ
コン表面より酸化膜厚の約45％相当下部に形成さ
れる。例えば、最終的に選択酸化膜厚1μmを形成
するためにはシリコン１３のエツチングに必要な
酸化膜厚は約1.2μm（バツドの酸化膜厚10を考慮
しない場合）となる。（第３図参照）第２図ｃに
おいて１５は選択酸化膜１４をエツチングにより
除去した後に残つた素子領域上の熱酸化膜であ
る。この時現れる選択酸化膜端部領域のシリコン
１３のスロープは選択酸化膜端部の突起（バーズ
ヘツド）の発生を吸収させるのに相当するスロー
プとなつている。第２図ｄの１６は熱酸化膜であ
り、１７は減圧CVD窒化シリコンである。第２
図ｅにおいて１９は反応性イオンエツチング技術
でセルフアラインによりCVD窒化シリコンを異
方性エツチングしたものである。１８はCVD窒
化シリコン１９をマスクにしてエツチングした熱
酸化膜である。この時、第２図ａの状態がバーズ
ヘツドの発生を吸収させるスロープを覆つた構造
で再現している。第２図ｆにおいて２０はバーズ
ヘツドが完全にシリコン表面に埋め込まれた選択
酸化膜の形状である。
このような平坦な形状が得られるのは、第２図
ｅに示されるように、熱酸化膜１８がCVD窒化
シリコン１９の下に形成されているため、酸化に
よつて選択酸化膜２０を形成する時、熱酸化膜１
８が酸素を拡散させるために、酸化のマスクとな
るCVD窒化シリコン１９の下部にも比較的厚い
酸化膜が形成されるためである。このような熱酸
化膜１８の作用は、第２図ａに示される熱酸化膜
１０も当然有しており、この場合、熱酸化膜１０
は第２図ｂの選択酸化膜１４の端部のバーズビー
クを形成させるのに寄与している。第２回目の選
択酸化前に、第１回目の選択酸化とエツチングに
より第２回目の選択酸化で選択酸化膜が盛り上が
る量だけシリコン基板に凹部を形成しているの
で、第２回目の選択酸化を行うと、シリコン基板
表面と選択酸化膜表面とはほぼ平坦になり、突起
は発生しない。これは、選択酸化膜厚を増加させ
ても同様の結果が得られる。
ｅに示されるように、熱酸化膜１８がCVD窒化
シリコン１９の下に形成されているため、酸化に
よつて選択酸化膜２０を形成する時、熱酸化膜１
８が酸素を拡散させるために、酸化のマスクとな
るCVD窒化シリコン１９の下部にも比較的厚い
酸化膜が形成されるためである。このような熱酸
化膜１８の作用は、第２図ａに示される熱酸化膜
１０も当然有しており、この場合、熱酸化膜１０
は第２図ｂの選択酸化膜１４の端部のバーズビー
クを形成させるのに寄与している。第２回目の選
択酸化前に、第１回目の選択酸化とエツチングに
より第２回目の選択酸化で選択酸化膜が盛り上が
る量だけシリコン基板に凹部を形成しているの
で、第２回目の選択酸化を行うと、シリコン基板
表面と選択酸化膜表面とはほぼ平坦になり、突起
は発生しない。これは、選択酸化膜厚を増加させ
ても同様の結果が得られる。
これらの作用を簡単に説明すると次のようにな
る。第３図Ａにおいて２１はシリコン基板であ
り、２２はCVD窒化シリコン２３をマスクに酸
化した第１の選択酸化膜である。選択酸化膜厚x1
を得ると選択酸化膜厚端部は例えばθ1とθ2の角度
で窒化シリコン２３をもりあげる。このとき酸化
膜表面は初めのシリコン表面よりax1だけもりあ
がる。端部の窒化シリコン２３の角度はaθ1およ
びaθ2だけ上部に開く。また、シリコン表面は逆
にbx1エツチングされ、端部のシリコン基板表面
にはbθ1，bθ2の角度のスロープが形成される。第
３図Ｂにおいて２４は選択酸化膜２２をエツチン
グにより除去し、その後、減圧CVD窒化シリコ
ンを形成し、窒化シリコン２３をマスクにエツチ
ングにより形成された窒化シリコンである。２５
はこの窒化シリコン２４と２３をマスクに酸化し
た第２の選択酸化膜である。ここでまた、第３図
Ａと同様の作用により選択酸化膜２５の表面はシ
リコン基板２１と同一平面に平坦化されて形成さ
れる。第３図中のａ，ｂは例えばシリコンを熱酸
化した場合、おおよそａ＝0.05、ｂ＝0.45とな
る。ｂは第１回目の酸化膜除去後のシリコン表面
を示す。第４図は、以上の作用をさらに簡単に説
明したものである。第４図Ａにおいて２６は酸化
の速いシリコン、２７は２６より酸化の遅いシリ
コン、２８は極めて酸化の遅いシリコンである。
第４図Ｂにおいて２９は第１の酸化膜である。第
４図Ｃにおいて３０は酸化膜２９をエツチングに
より除去し、その後酸化した第２の酸化膜であ
る。酸化によつてもり上がる領域は予め第１の酸
化と、その後の酸化膜のエツチングによりくぼま
せてあるので、第２の酸化膜３０の表面は平坦と
なる。
る。第３図Ａにおいて２１はシリコン基板であ
り、２２はCVD窒化シリコン２３をマスクに酸
化した第１の選択酸化膜である。選択酸化膜厚x1
を得ると選択酸化膜厚端部は例えばθ1とθ2の角度
で窒化シリコン２３をもりあげる。このとき酸化
膜表面は初めのシリコン表面よりax1だけもりあ
がる。端部の窒化シリコン２３の角度はaθ1およ
びaθ2だけ上部に開く。また、シリコン表面は逆
にbx1エツチングされ、端部のシリコン基板表面
にはbθ1，bθ2の角度のスロープが形成される。第
３図Ｂにおいて２４は選択酸化膜２２をエツチン
グにより除去し、その後、減圧CVD窒化シリコ
ンを形成し、窒化シリコン２３をマスクにエツチ
ングにより形成された窒化シリコンである。２５
はこの窒化シリコン２４と２３をマスクに酸化し
た第２の選択酸化膜である。ここでまた、第３図
Ａと同様の作用により選択酸化膜２５の表面はシ
リコン基板２１と同一平面に平坦化されて形成さ
れる。第３図中のａ，ｂは例えばシリコンを熱酸
化した場合、おおよそａ＝0.05、ｂ＝0.45とな
る。ｂは第１回目の酸化膜除去後のシリコン表面
を示す。第４図は、以上の作用をさらに簡単に説
明したものである。第４図Ａにおいて２６は酸化
の速いシリコン、２７は２６より酸化の遅いシリ
コン、２８は極めて酸化の遅いシリコンである。
第４図Ｂにおいて２９は第１の酸化膜である。第
４図Ｃにおいて３０は酸化膜２９をエツチングに
より除去し、その後酸化した第２の酸化膜であ
る。酸化によつてもり上がる領域は予め第１の酸
化と、その後の酸化膜のエツチングによりくぼま
せてあるので、第２の酸化膜３０の表面は平坦と
なる。
本発明を用いると酸化膜の表面をほぼ完全に平
坦化できるのであるが、ほぼ完全に平坦化できる
理由について第５図を援用して更に詳しく説明す
る。特に平坦となる端部のスロープ部を関数を用
いて説明する。
坦化できるのであるが、ほぼ完全に平坦化できる
理由について第５図を援用して更に詳しく説明す
る。特に平坦となる端部のスロープ部を関数を用
いて説明する。
第５図はシリコン表面において、第１回目及び
第２回目の酸化工程によりできる酸化膜とシリコ
ン基板との界面をｚ，ｙ軸上に表したものであ
る。
第２回目の酸化工程によりできる酸化膜とシリコ
ン基板との界面をｚ，ｙ軸上に表したものであ
る。
図中、ｙ＝y0の直線は最初のシリコン基板表面
を、ｚ＞z0の領域は窒化シリコンマスクで覆われ
る領域を、ｙ＝bx1（ｚ）の曲線は第１回目の酸
化工程により出来る酸化膜とシリコン基板との界
面の断面形状を、ｙ＝bx2（ｚ）の曲線は第２回
目の酸化工程により出来る酸化膜とシリコン基板
との界面の断面形状を示すものとする。すると、
第１回目の酸化工程で出来る酸化膜の最初のシリ
コン基板表面からの厚さbx1′（ｚ）、及び第２回目
の酸化工程で酸化するシリコンの厚さbx2′（ｚ）
は、 bx1′（ｚ）＝y0−bx1（ｚ） (1) bx2′（ｚ）＝bx1（ｚ）−bx2（ｚ） (2) と表すことができる。本発明により平坦化された
酸化膜表面を得るために、第２回目の酸化工程で
シリコンを酸化する際に、窒化シリコンマスクか
ら充分離れた位置z1で酸化されて出来る酸化膜表
面の高さがy0になるように酸化する。シリコンを
酸化すると、前述したように、酸化膜の厚さは
１／0.45倍に膨張するので、 bx1′（z1）／bx2′（z1）＝0.55／0.45 (3) という関係になる。ここで、窒化シリコンマスク
がかかる部分について考えると、本発明のように
２回の酸化ともほぼ同じ位置（ｚ＞z0）に窒化シ
リコンマスクがかかり、かつ、窒化シリコンマス
クの下には酸素の拡散をし易くする酸化膜が設け
られるので、この部分における１回目と２回目の
酸化のされる状態（窒化シリコンマスク下の酸化
膜の侵入状態）はほぼ同じになる。すなわち、ｚ
の各点で、 bx1′（ｚ）／bx2′（ｚ）＝0.55／0.45 (4) の関係が成り立つ。
を、ｚ＞z0の領域は窒化シリコンマスクで覆われ
る領域を、ｙ＝bx1（ｚ）の曲線は第１回目の酸
化工程により出来る酸化膜とシリコン基板との界
面の断面形状を、ｙ＝bx2（ｚ）の曲線は第２回
目の酸化工程により出来る酸化膜とシリコン基板
との界面の断面形状を示すものとする。すると、
第１回目の酸化工程で出来る酸化膜の最初のシリ
コン基板表面からの厚さbx1′（ｚ）、及び第２回目
の酸化工程で酸化するシリコンの厚さbx2′（ｚ）
は、 bx1′（ｚ）＝y0−bx1（ｚ） (1) bx2′（ｚ）＝bx1（ｚ）−bx2（ｚ） (2) と表すことができる。本発明により平坦化された
酸化膜表面を得るために、第２回目の酸化工程で
シリコンを酸化する際に、窒化シリコンマスクか
ら充分離れた位置z1で酸化されて出来る酸化膜表
面の高さがy0になるように酸化する。シリコンを
酸化すると、前述したように、酸化膜の厚さは
１／0.45倍に膨張するので、 bx1′（z1）／bx2′（z1）＝0.55／0.45 (3) という関係になる。ここで、窒化シリコンマスク
がかかる部分について考えると、本発明のように
２回の酸化ともほぼ同じ位置（ｚ＞z0）に窒化シ
リコンマスクがかかり、かつ、窒化シリコンマス
クの下には酸素の拡散をし易くする酸化膜が設け
られるので、この部分における１回目と２回目の
酸化のされる状態（窒化シリコンマスク下の酸化
膜の侵入状態）はほぼ同じになる。すなわち、ｚ
の各点で、 bx1′（ｚ）／bx2′（ｚ）＝0.55／0.45 (4) の関係が成り立つ。
第２回目の酸化工程の後できる酸化膜表面の形
状を表す関数をｇ（ｚ）とすると、ｇ（ｚ）はbx2
（ｚ）と第２回目の酸化工程でできる酸化膜の厚
さ（bx2′（ｚ）の１／0.45倍）の和であるから、
(1)、(2)、(4)の関係を採用すると、 ｇ（ｚ）＝bx2（ｚ）＋bx2′（ｚ）／0.45＝y0 (5) となる。したがつて、bx1（ｚ）がどのような複
雑な形状であろうともほぼ完全に平坦化されるこ
とが証明される。
状を表す関数をｇ（ｚ）とすると、ｇ（ｚ）はbx2
（ｚ）と第２回目の酸化工程でできる酸化膜の厚
さ（bx2′（ｚ）の１／0.45倍）の和であるから、
(1)、(2)、(4)の関係を採用すると、 ｇ（ｚ）＝bx2（ｚ）＋bx2′（ｚ）／0.45＝y0 (5) となる。したがつて、bx1（ｚ）がどのような複
雑な形状であろうともほぼ完全に平坦化されるこ
とが証明される。
以上説明したように本発明によれば、選択酸化
膜領域に酸化膜の突起がなく、半導体表面が平坦
であるから集積回路における素子分離用フイール
ド酸化膜に適用した場合、配線の断線を生ぜず、
集積回路の歩留まり向上がはかれる。また、配線
の膜厚を薄められることから、多層配線のホトリ
ソ工程における微細パタン形成の障害とならず、
集積回路の高密度化がはかれる。
膜領域に酸化膜の突起がなく、半導体表面が平坦
であるから集積回路における素子分離用フイール
ド酸化膜に適用した場合、配線の断線を生ぜず、
集積回路の歩留まり向上がはかれる。また、配線
の膜厚を薄められることから、多層配線のホトリ
ソ工程における微細パタン形成の障害とならず、
集積回路の高密度化がはかれる。
さらに本発明によれば次の特有の効果をも有す
るものである。
るものである。
(イ) 選択酸化膜の突起および段差用の半導体基板
エツチングを熱酸化で行つているため、プロセ
スの再現性および均一性が良好となり、現状技
術でも±３％以内の誤差におさえることができ
る。
エツチングを熱酸化で行つているため、プロセ
スの再現性および均一性が良好となり、現状技
術でも±３％以内の誤差におさえることができ
る。
(ロ) 選択酸化特有の形状を選択酸化により半導体
基板にスロープを形成しているので突起および
段差を完全に吸収できる。選択酸化膜厚に無関
係である。
基板にスロープを形成しているので突起および
段差を完全に吸収できる。選択酸化膜厚に無関
係である。
(ハ) 半導体基板のスロープへの選択酸化マスクは
セルフアラインで形成しているのでプロセスが
簡単である。
セルフアラインで形成しているのでプロセスが
簡単である。
第１図ａ〜ｄは従来の埋め込み形選択酸化構造
の製造工程図、第２図ａ〜ｆは本発明の埋め込み
形選択酸化構造の製造工程図、第３図Ａ，Ｂ、第
４図Ａ，Ｂ，Ｃは本発明の簡単な原理図、第５図
は説明図を示す。 １，７，９，１３，２１，２６，２７，２８…
シリコンウエハ（酸化可能な基板）、２，６，８，
１０，１４，１５，１６，１８，２０，２２，２
５，２９，３０…熱酸化膜（酸化膜）、３，５，
１１，１７，１９，２３，２４…CVD窒化シリ
コン（酸化マスク材料）、４，１２…ホトレジス
ト。
の製造工程図、第２図ａ〜ｆは本発明の埋め込み
形選択酸化構造の製造工程図、第３図Ａ，Ｂ、第
４図Ａ，Ｂ，Ｃは本発明の簡単な原理図、第５図
は説明図を示す。 １，７，９，１３，２１，２６，２７，２８…
シリコンウエハ（酸化可能な基板）、２，６，８，
１０，１４，１５，１６，１８，２０，２２，２
５，２９，３０…熱酸化膜（酸化膜）、３，５，
１１，１７，１９，２３，２４…CVD窒化シリ
コン（酸化マスク材料）、４，１２…ホトレジス
ト。
Claims (1)
- 【特許請求の範囲】 １ 半導体装置の製造方法において、 (a) シリコン基板上に第１のシリコン酸化膜を形
成する工程、 (b) 前記第１のシリコン酸化膜上に第１のシリコ
ン窒化膜を形成する工程、 (c) 前記第１のシリコン窒化膜の所望の領域を除
去する工程、 (d) 前記第１のシリコン窒化膜の所望の領域が除
去されたシリコン基板を酸化し、前記所望の領
域に近接する前記第１のシリコン窒化膜下にバ
ーズビーク形状を有する第２のシリコン酸化膜
を形成する工程、 (e) 前記第２のシリコン酸化膜を除去する工程、 (f) 前記(e)工程により露出せるシリコン面を覆う
ように第３のシリコン酸化膜を形成する工程、 (g) 前記(f)工程の後、第２のシリコン窒化膜を
全面を覆うように形成する工程、 (h) 異方性エツチングにより、前記バーズビー
ク形状部の前記第１のシリコン窒化膜下の前記
第２のシリコン窒化膜及び前記第３のシリコン
酸化膜を残すようにして前記第２のシリコン窒
化膜を除去し選択酸化膜端部の突起の発生を吸
収させるのに相当するスロープを形成する工
程、 (i) 前記（ｈ）工程の後、シリコン基板を酸化
し、当該工程でできる酸化膜表面の高さを前記
(a)工程におけるシリコン基板表面の高さと同等
の高さとする工程、 以上の各工程を含むことを特徴とする酸化膜を
有する半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1761382A JPS58135655A (ja) | 1982-02-08 | 1982-02-08 | 酸化膜を有する半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1761382A JPS58135655A (ja) | 1982-02-08 | 1982-02-08 | 酸化膜を有する半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58135655A JPS58135655A (ja) | 1983-08-12 |
| JPH0413854B2 true JPH0413854B2 (ja) | 1992-03-11 |
Family
ID=11948725
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1761382A Granted JPS58135655A (ja) | 1982-02-08 | 1982-02-08 | 酸化膜を有する半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58135655A (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| NL8401711A (nl) * | 1984-05-29 | 1985-12-16 | Philips Nv | Werkwijze voor het vervaardigen van een halfgeleiderinrichting met een siliciumlichaam waarin plaatselijk een verzonken oxidelaag is aangebracht. |
| US4983537A (en) * | 1986-12-29 | 1991-01-08 | General Electric Company | Method of making a buried oxide field isolation structure |
| JP2910369B2 (ja) * | 1991-12-27 | 1999-06-23 | 日本電気株式会社 | 浮遊ゲート型半導体記憶装置の製造方法 |
| TW350122B (en) * | 1997-02-14 | 1999-01-11 | Winbond Electronics Corp | Method of forming a shallow groove |
| EP2757580A1 (en) * | 2013-01-22 | 2014-07-23 | Nxp B.V. | Bipolar cmos dmos (bcd) processes |
| US9570437B2 (en) | 2014-01-09 | 2017-02-14 | Nxp B.V. | Semiconductor die, integrated circuits and driver circuits, and methods of maufacturing the same |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS55115345A (en) * | 1979-02-28 | 1980-09-05 | Chiyou Lsi Gijutsu Kenkyu Kumiai | Manufacture of semiconductor device |
| JPS56100452A (en) * | 1980-01-14 | 1981-08-12 | Matsushita Electric Ind Co Ltd | Manufacture of semiconductor device |
| JPS56140646A (en) * | 1980-03-10 | 1981-11-04 | Western Electric Co | Method of manufacturing semiconductor circuit on semiconductor silicon substrate |
| JPS5735348A (en) * | 1980-08-13 | 1982-02-25 | Nec Corp | Manufacturing method of semiconductor device |
-
1982
- 1982-02-08 JP JP1761382A patent/JPS58135655A/ja active Granted
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS55115345A (en) * | 1979-02-28 | 1980-09-05 | Chiyou Lsi Gijutsu Kenkyu Kumiai | Manufacture of semiconductor device |
| JPS56100452A (en) * | 1980-01-14 | 1981-08-12 | Matsushita Electric Ind Co Ltd | Manufacture of semiconductor device |
| JPS56140646A (en) * | 1980-03-10 | 1981-11-04 | Western Electric Co | Method of manufacturing semiconductor circuit on semiconductor silicon substrate |
| JPS5735348A (en) * | 1980-08-13 | 1982-02-25 | Nec Corp | Manufacturing method of semiconductor device |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS58135655A (ja) | 1983-08-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6352468B2 (ja) | ||
| KR100187678B1 (ko) | 반도체 장치의 소자 분리막 형성방법 | |
| JP3581505B2 (ja) | 半導体装置の素子分離領域の形成方法 | |
| JPH0413854B2 (ja) | ||
| JPS63299144A (ja) | パッド用酸化保護層でシールされたインターフェイス分離方法 | |
| JPH02304927A (ja) | 半導体装置の製造方法 | |
| JPH01282839A (ja) | 素子分離の製造方法 | |
| KR100289660B1 (ko) | 반도체 소자의 트렌치 형성방법 | |
| JPH07111288A (ja) | 素子分離の形成方法 | |
| JP2722518B2 (ja) | 半導体装置の製造方法 | |
| JP3923584B2 (ja) | 半導体装置の素子分離膜形成方法 | |
| JPH0258778B2 (ja) | ||
| JP2786259B2 (ja) | 半導体素子の製造方法 | |
| JP3468920B2 (ja) | 半導体装置の素子分離方法 | |
| KR0146526B1 (ko) | 반도체 소자의 소자분리막 형성방법 | |
| JPH0210729A (ja) | フィールド絶縁膜の形成方法 | |
| KR960014450B1 (ko) | 반도체 소자 격리방법 | |
| KR100297098B1 (ko) | 반도체소자의필드산화막형상방법 | |
| KR0167260B1 (ko) | 반도체 소자의 격리구조 제조방법 | |
| KR100224781B1 (ko) | 반도체 소자의 필드 산화막 형성방법 | |
| JP3163678B2 (ja) | 半導体装置の製造方法 | |
| KR0166489B1 (ko) | 반도체 소자의 소자분리 방법 | |
| KR100223282B1 (ko) | 반도체 소자의 필드 산화막 형성방법 | |
| KR970007788B1 (ko) | 반도체소자의 콘택홀 형성방법 | |
| KR100226779B1 (ko) | 반도체 소자의 격리영역 형성방법 |