JP3468920B2 - 半導体装置の素子分離方法 - Google Patents
半導体装置の素子分離方法Info
- Publication number
- JP3468920B2 JP3468920B2 JP16830195A JP16830195A JP3468920B2 JP 3468920 B2 JP3468920 B2 JP 3468920B2 JP 16830195 A JP16830195 A JP 16830195A JP 16830195 A JP16830195 A JP 16830195A JP 3468920 B2 JP3468920 B2 JP 3468920B2
- Authority
- JP
- Japan
- Prior art keywords
- oxide film
- nitride film
- polycrystalline silicon
- forming
- element isolation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000002955 isolation Methods 0.000 title claims description 40
- 239000004065 semiconductor Substances 0.000 title claims description 28
- 150000004767 nitrides Chemical class 0.000 claims description 83
- 238000000034 method Methods 0.000 claims description 50
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 46
- 239000000758 substrate Substances 0.000 claims description 39
- 125000006850 spacer group Chemical group 0.000 claims description 32
- 238000007254 oxidation reaction Methods 0.000 claims description 27
- 230000003647 oxidation Effects 0.000 claims description 25
- 238000005530 etching Methods 0.000 claims description 24
- 239000011800 void material Substances 0.000 claims description 13
- 230000001590 oxidative effect Effects 0.000 claims description 3
- 241000293849 Cordylanthus Species 0.000 description 29
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 12
- 230000035515 penetration Effects 0.000 description 12
- 229910052710 silicon Inorganic materials 0.000 description 12
- 239000010703 silicon Substances 0.000 description 12
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 8
- 229910052760 oxygen Inorganic materials 0.000 description 8
- 239000001301 oxygen Substances 0.000 description 8
- 229920002120 photoresistant polymer Polymers 0.000 description 7
- 238000007796 conventional method Methods 0.000 description 5
- 239000000047 product Substances 0.000 description 5
- 230000015572 biosynthetic process Effects 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 230000002411 adverse Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 239000012466 permeate Substances 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
- 238000012827 research and development Methods 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
- H01L21/76205—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO in a region being recessed from the surface, e.g. in a recess, groove, tub or trench region
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/32—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers using masks
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Local Oxidation Of Silicon (AREA)
- Element Separation (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、半導体装置の素子分離
方法に係り、特に局部的酸化（ＬＯＣＯＳ）工程を利用
した半導体装置の素子分離方法に関する。
方法に係り、特に局部的酸化（ＬＯＣＯＳ）工程を利用
した半導体装置の素子分離方法に関する。
【０００２】
【従来の技術】最近、半導体装置の高集積化趨勢により
微細化技術中の一種である素子分離技術の研究開発が活
発に進行されている。素子分離領域の形成はすべての製
造工程段階において初期段階の工程であって、アクティ
ブ領域の大きさおよび後工程段階の工程マージンを左右
するようになる。
微細化技術中の一種である素子分離技術の研究開発が活
発に進行されている。素子分離領域の形成はすべての製
造工程段階において初期段階の工程であって、アクティ
ブ領域の大きさおよび後工程段階の工程マージンを左右
するようになる。
【０００３】素子分離技術として、従来は局部的酸化
（Local Oxidation of Silicon、以下「ＬＯＣＯＳ」と
いう）方法が一般に使用されてきた。図１Ａ〜図１Ｄを
参照して従来の典型的なＬＯＣＯＳ方法によるフィール
ド酸化膜の形成方法を説明する。図１Ａに示すように、
半導体基板１０の上にパッド酸化膜１２を形成した後、
パッド酸化膜１２の上に窒化膜１４を形成する。
（Local Oxidation of Silicon、以下「ＬＯＣＯＳ」と
いう）方法が一般に使用されてきた。図１Ａ〜図１Ｄを
参照して従来の典型的なＬＯＣＯＳ方法によるフィール
ド酸化膜の形成方法を説明する。図１Ａに示すように、
半導体基板１０の上にパッド酸化膜１２を形成した後、
パッド酸化膜１２の上に窒化膜１４を形成する。
【０００４】次に、図１Ｂに示すように、窒化膜１４の
上にフォトレジストを塗布しパタニングして、フォトレ
ジストパターン１６を形成する。次いで、チャネルスト
ップ領域を形成するために、基板１０の全面に基板１０
の導電型と同一な導電型の不純物をイオン注入する。続
いて、図１Ｃに示すように、フォトレジストパターン１
６を食刻マスクとして使用して窒化膜１４を食刻する。
次いで、フォトレジストパターン１６を取り除いた後、
熱酸化工程を進行して基板１０の素子分離領域内にフィ
ールド酸化膜１８を形成する。この際、フィールド酸化
膜１８の下部にはチャネルストップ領域２０が形成され
る。
上にフォトレジストを塗布しパタニングして、フォトレ
ジストパターン１６を形成する。次いで、チャネルスト
ップ領域を形成するために、基板１０の全面に基板１０
の導電型と同一な導電型の不純物をイオン注入する。続
いて、図１Ｃに示すように、フォトレジストパターン１
６を食刻マスクとして使用して窒化膜１４を食刻する。
次いで、フォトレジストパターン１６を取り除いた後、
熱酸化工程を進行して基板１０の素子分離領域内にフィ
ールド酸化膜１８を形成する。この際、フィールド酸化
膜１８の下部にはチャネルストップ領域２０が形成され
る。
【０００５】そして、図１Ｄに示すように、窒化膜１４
およびパッド酸化膜１２を取り除いて素子分離領域を完
成する。
およびパッド酸化膜１２を取り除いて素子分離領域を完
成する。
【０００６】
【発明が解決しようとする課題】しかしながら、上記の
ようなＬＯＣＯＳ方法によると、酸化防止マスクとして
使用される窒化膜下部のパッド酸化膜の側膜に酸素が浸
透することにより、窒化膜下部のシリコンが酸化される
バーズビーク（bird′s beak) 問題が生じることが知ら
れている。
ようなＬＯＣＯＳ方法によると、酸化防止マスクとして
使用される窒化膜下部のパッド酸化膜の側膜に酸素が浸
透することにより、窒化膜下部のシリコンが酸化される
バーズビーク（bird′s beak) 問題が生じることが知ら
れている。
【０００７】特に、素子の高集積化によりアクティブ領
域におけるセルとセルとの間隔が小さくなり、前記のよ
うな従来のＬＯＣＯＳ技術では窒化膜下部の両方向で形
成されたバーズビークが相互に接して発生するバーズビ
ーク突抜け現象が生じる。このバーズビーク突抜け現象
は、特に三方向でバーズビークが浸透するセルの端部で
発生しやすい。
域におけるセルとセルとの間隔が小さくなり、前記のよ
うな従来のＬＯＣＯＳ技術では窒化膜下部の両方向で形
成されたバーズビークが相互に接して発生するバーズビ
ーク突抜け現象が生じる。このバーズビーク突抜け現象
は、特に三方向でバーズビークが浸透するセルの端部で
発生しやすい。
【０００８】図２〜図３Ｃを参照してバーズビーク突抜
け現象を説明する。以下の図面において、図１Ａ〜図１
Ｄと同一な参照符号は同一な物質を示す。図２は従来の
セルの配列形態の一例を示した平面図であって、参照符
号２２はセルであり、２４はフィールド酸化膜が形成さ
れる非活性領域である。図３Ａ〜図３Ｃは、それぞれ図
２のＡ−Ａ′線、Ｂ−Ｂ′線およびＣ−Ｃ′線断面図で
ある。
け現象を説明する。以下の図面において、図１Ａ〜図１
Ｄと同一な参照符号は同一な物質を示す。図２は従来の
セルの配列形態の一例を示した平面図であって、参照符
号２２はセルであり、２４はフィールド酸化膜が形成さ
れる非活性領域である。図３Ａ〜図３Ｃは、それぞれ図
２のＡ−Ａ′線、Ｂ−Ｂ′線およびＣ−Ｃ′線断面図で
ある。
【０００９】図２に示すようにセルがオーバラップされ
るセルの端部Ｐでは、図３Ａおよび図３Ｃに示すように
バーズビーク突抜け現象によりバーズビークが相互に接
して窒化膜１４下部のパッド酸化膜が厚くなる。一方、
図３Ｂに示すように、セルの中間部分ではバーズビーク
現象が深刻でなく良好である。このようにバーズビーク
突抜け現象が発生する場合、活性領域の限定は殆ど不可
能である。しかも、活性領域を形成するためにはバーズ
ビーク突抜け現象により厚くなった酸化膜を取り除くべ
きであり、このためには過多なエッチバックを行わなけ
ればならない。この際、図９Ａに示すように、前記厚く
なった酸化膜以外のフィールド酸化膜まで過多に取り除
かれて素子の特性を劣化させたり、実際の素子分離を不
可能にするという問題があった。
るセルの端部Ｐでは、図３Ａおよび図３Ｃに示すように
バーズビーク突抜け現象によりバーズビークが相互に接
して窒化膜１４下部のパッド酸化膜が厚くなる。一方、
図３Ｂに示すように、セルの中間部分ではバーズビーク
現象が深刻でなく良好である。このようにバーズビーク
突抜け現象が発生する場合、活性領域の限定は殆ど不可
能である。しかも、活性領域を形成するためにはバーズ
ビーク突抜け現象により厚くなった酸化膜を取り除くべ
きであり、このためには過多なエッチバックを行わなけ
ればならない。この際、図９Ａに示すように、前記厚く
なった酸化膜以外のフィールド酸化膜まで過多に取り除
かれて素子の特性を劣化させたり、実際の素子分離を不
可能にするという問題があった。
【００１０】本発明の目的は、バーズビーク突抜け現象
を用いて素子分離およびセル限定を良好に実行する半導
体装置の素子分離方法を提供することにある。
を用いて素子分離およびセル限定を良好に実行する半導
体装置の素子分離方法を提供することにある。
【００１１】
【課題を解決するための手段】上記の目的を達成するた
めに、本発明は、半導体基板上にパッド酸化膜および窒
化膜を形成する段階と、素子分離領域上の前記窒化膜を
取り除く段階と、前記パッド酸化膜の一部を食刻して前
記窒化膜の下部にアンダーカットを形成する段階と、露
出された前記基板上に第１酸化膜を形成する段階と、前
記窒化膜の側壁に多結晶シリコンスペーサを形成する段
階と、前記多結晶シリコンスペーサを形成する段階で得
られた結果物を選択的に酸化させる選択的酸化工程によ
り活性領域上に形成された前記窒化膜の下部酸化膜にボ
イド(void)を形成する段階とを具備することを特徴とす
る半導体装置の素子分離方法を提供する。
めに、本発明は、半導体基板上にパッド酸化膜および窒
化膜を形成する段階と、素子分離領域上の前記窒化膜を
取り除く段階と、前記パッド酸化膜の一部を食刻して前
記窒化膜の下部にアンダーカットを形成する段階と、露
出された前記基板上に第１酸化膜を形成する段階と、前
記窒化膜の側壁に多結晶シリコンスペーサを形成する段
階と、前記多結晶シリコンスペーサを形成する段階で得
られた結果物を選択的に酸化させる選択的酸化工程によ
り活性領域上に形成された前記窒化膜の下部酸化膜にボ
イド(void)を形成する段階とを具備することを特徴とす
る半導体装置の素子分離方法を提供する。
【００１２】ここで、前記選択的酸化工程は９５０℃以
上の高温で行い、活性領域上に形成された前記窒化膜の
下部酸化膜にボイドを形成することが望ましい。本発明
の望ましい実施例によれば、前記アンダーカットに多結
晶シリコンが充填されるように前記多結晶シリコンスペ
ーサを形成し、前記第１酸化膜は３０〜１６０Åの厚さ
に形成する。
上の高温で行い、活性領域上に形成された前記窒化膜の
下部酸化膜にボイドを形成することが望ましい。本発明
の望ましい実施例によれば、前記アンダーカットに多結
晶シリコンが充填されるように前記多結晶シリコンスペ
ーサを形成し、前記第１酸化膜は３０〜１６０Åの厚さ
に形成する。
【００１３】一方、必要により前記多結晶シリコンスペ
ーサは多結晶シリコン層をオーバエッチングして前記窒
化膜より低く形成することができる。前記の目的を達成
するために、本発明はまた、半導体基板上にパッド酸化
膜および窒化膜を形成する段階と、素子分離領域上の前
記窒化膜を取り除く段階と、前記パッド酸化膜の一部を
食刻して前記窒化膜の下部にアンダーカットを形成する
段階と、前記窒化膜を食刻マスクとして使用して前記基
板を食刻する段階と、露出された前記基板上に第１酸化
膜を形成する段階と、前記窒化膜および前記窒化膜下部
の食刻された基板の側壁に多結晶シリコンスペーサを形
成する段階と、前記多結晶シリコンスペーサを形成する
段階で得られた結果物を選択的に酸化させて活性領域上
に形成された前記窒化膜の下部酸化膜にボイドを形成す
る段階とを具備することを特徴とする半導体装置の素子
分離方法を提供する。
ーサは多結晶シリコン層をオーバエッチングして前記窒
化膜より低く形成することができる。前記の目的を達成
するために、本発明はまた、半導体基板上にパッド酸化
膜および窒化膜を形成する段階と、素子分離領域上の前
記窒化膜を取り除く段階と、前記パッド酸化膜の一部を
食刻して前記窒化膜の下部にアンダーカットを形成する
段階と、前記窒化膜を食刻マスクとして使用して前記基
板を食刻する段階と、露出された前記基板上に第１酸化
膜を形成する段階と、前記窒化膜および前記窒化膜下部
の食刻された基板の側壁に多結晶シリコンスペーサを形
成する段階と、前記多結晶シリコンスペーサを形成する
段階で得られた結果物を選択的に酸化させて活性領域上
に形成された前記窒化膜の下部酸化膜にボイドを形成す
る段階とを具備することを特徴とする半導体装置の素子
分離方法を提供する。
【００１４】望ましい実施例によれば、前記基板の２０
０〜１０００Åの厚さを食刻し、前記選択的酸化工程は
９５０℃以上の高温で行う。また、前記アンダーカット
に多結晶シリコンが充填されるように前記多結晶シリコ
ンスペーサを形成し、前記第１酸化膜は３０〜１６０Å
の厚さに形成する。一方、必要により前記多結晶シリコ
ンスペーサは多結晶シリコン層をオーバエッチングして
前記窒化膜より低く形成することができる。
０〜１０００Åの厚さを食刻し、前記選択的酸化工程は
９５０℃以上の高温で行う。また、前記アンダーカット
に多結晶シリコンが充填されるように前記多結晶シリコ
ンスペーサを形成し、前記第１酸化膜は３０〜１６０Å
の厚さに形成する。一方、必要により前記多結晶シリコ
ンスペーサは多結晶シリコン層をオーバエッチングして
前記窒化膜より低く形成することができる。
【００１５】
【作用】バーズビーク突抜け現象により厚くなった酸化
膜内に意図的にボイドを形成することにより、従来のＬ
ＯＣＯＳ方法の典型的な問題を解決すると共に安定的な
素子分離およびセル限定が実現できる。
膜内に意図的にボイドを形成することにより、従来のＬ
ＯＣＯＳ方法の典型的な問題を解決すると共に安定的な
素子分離およびセル限定が実現できる。
【００１６】
【実施例】以下、添付した図面に基づき本発明による素
子分離方法の実施例を詳細に説明する。図４は本発明の
一実施例により製造された素子のセルを概略的に示した
平面図であって、参照符号２２はセルを、２４はフィー
ルド酸化膜が形成される素子分離領域を、Ｐはセルがオ
ーバラップされる部分をそれぞれ示す。
子分離方法の実施例を詳細に説明する。図４は本発明の
一実施例により製造された素子のセルを概略的に示した
平面図であって、参照符号２２はセルを、２４はフィー
ルド酸化膜が形成される素子分離領域を、Ｐはセルがオ
ーバラップされる部分をそれぞれ示す。
【００１７】図４を参照すれば、オーバラップされるセ
ル２２の両端にボイドＶが形成されている。図５Ａ〜図
５Ｃは、それぞれ図４のＡ−Ａ′線、Ｂ−Ｂ′線および
Ｃ−Ｃ′線断面図である。図５Ａ〜図５Ｃにおいて、符
号５０は半導体基板を、５４は窒化膜を、６０はフィー
ルド酸化膜を、Ｖはボイドを、ｂは酸化膜の突起を示
す。
ル２２の両端にボイドＶが形成されている。図５Ａ〜図
５Ｃは、それぞれ図４のＡ−Ａ′線、Ｂ−Ｂ′線および
Ｃ−Ｃ′線断面図である。図５Ａ〜図５Ｃにおいて、符
号５０は半導体基板を、５４は窒化膜を、６０はフィー
ルド酸化膜を、Ｖはボイドを、ｂは酸化膜の突起を示
す。
【００１８】三方向からバーズビークが浸透するセルの
端部では、Ａ−Ａ′線断面およびＣ−Ｃ′線断面を示し
た図５Ａおよび図５Ｃに示すようにバーズビーク突抜け
現象によりバーズビークが相互に接しており、窒化膜５
４下部の厚くなったパッド酸化膜の内部にボイドＶが形
成されている。一方、二方向からバーズビークが浸透す
るセルのＢ−Ｂ′線断面では、図５Ｂに示すようにバー
ズビーク突抜け現象が発生しなくて良好である。
端部では、Ａ−Ａ′線断面およびＣ−Ｃ′線断面を示し
た図５Ａおよび図５Ｃに示すようにバーズビーク突抜け
現象によりバーズビークが相互に接しており、窒化膜５
４下部の厚くなったパッド酸化膜の内部にボイドＶが形
成されている。一方、二方向からバーズビークが浸透す
るセルのＢ−Ｂ′線断面では、図５Ｂに示すようにバー
ズビーク突抜け現象が発生しなくて良好である。
【００１９】従来は、バーズビーク突抜け現象により厚
くなった窒化膜下部の酸化膜を取り除くために過度なエ
ッチバックを施していたため、Ｂ−Ｂ′線で示されるバ
ーズビーク突抜け現象が発生しない領域においてこの過
多なエッチバックにより窒化膜下部の酸化膜が極めて薄
くなって素子の特性を劣化させるという問題があった。
本発明の一実施例によれば、突抜け現象が発生する窒化
膜５４下部の酸化膜内にボイドが形成されるため、窒化
膜５４下部の実際の酸化膜の厚さが薄く形成されるので
過多なエッチバック工程を要しない。したがって、従来
の素子特性の劣化や素子分離特性の減少などを防止する
ことができる。
くなった窒化膜下部の酸化膜を取り除くために過度なエ
ッチバックを施していたため、Ｂ−Ｂ′線で示されるバ
ーズビーク突抜け現象が発生しない領域においてこの過
多なエッチバックにより窒化膜下部の酸化膜が極めて薄
くなって素子の特性を劣化させるという問題があった。
本発明の一実施例によれば、突抜け現象が発生する窒化
膜５４下部の酸化膜内にボイドが形成されるため、窒化
膜５４下部の実際の酸化膜の厚さが薄く形成されるので
過多なエッチバック工程を要しない。したがって、従来
の素子特性の劣化や素子分離特性の減少などを防止する
ことができる。
【００２０】図６Ａ〜図７Ｇは、本発明による素子分離
方法の第１実施例を順に示した工程順序図である。図６
Ａ〜図７Ｇは、図４のＡ−Ａ′線断面を示したものであ
る。図６Ａは、半導体基板５０上にパッド酸化膜５２お
よび窒化膜５４を形成する段階を示す。半導体基板５０
の上に熱酸化方法で約３００Å程度のパッド酸化膜５２
を成長させた後、続けてパッド酸化膜５２の上に例えば
ＬＰＣＶＤ（Low Pressure Chemical Vapor Depositio
n) 方法で窒化膜５４を１５００〜２５００Åの厚さで
積層する。
方法の第１実施例を順に示した工程順序図である。図６
Ａ〜図７Ｇは、図４のＡ−Ａ′線断面を示したものであ
る。図６Ａは、半導体基板５０上にパッド酸化膜５２お
よび窒化膜５４を形成する段階を示す。半導体基板５０
の上に熱酸化方法で約３００Å程度のパッド酸化膜５２
を成長させた後、続けてパッド酸化膜５２の上に例えば
ＬＰＣＶＤ（Low Pressure Chemical Vapor Depositio
n) 方法で窒化膜５４を１５００〜２５００Åの厚さで
積層する。
【００２１】図６Ｂは、窒化膜５４をパタニングする段
階を示す。窒化膜５４が形成された結果物上にフォトレ
ジストを塗布した後、活性領域と素子分離領域を限定す
るためのマスクパターンを適用してフォトレジストパタ
ーン（図示せず）を形成する。続けて、前記フォトレジ
ストパターンを食刻マスクとして使用して窒化膜５４を
食刻することにより、素子分離領域上の窒化膜５４を取
り除いて活性領域を限定する。
階を示す。窒化膜５４が形成された結果物上にフォトレ
ジストを塗布した後、活性領域と素子分離領域を限定す
るためのマスクパターンを適用してフォトレジストパタ
ーン（図示せず）を形成する。続けて、前記フォトレジ
ストパターンを食刻マスクとして使用して窒化膜５４を
食刻することにより、素子分離領域上の窒化膜５４を取
り除いて活性領域を限定する。
【００２２】図６Ｃは、窒化膜５４の下部にアンダーカ
ットＣを形成する段階を示す。パッド酸化膜５２の一部
を食刻して窒化膜５４の下部にアンダーカットＣを形成
する。この際、食刻工程は湿式食刻工程を利用すること
が望ましい。図６Ｄは、第１酸化膜５６を形成する段階
を示す。アンダーカットＣが形成された結果物上に、パ
ッド酸化膜５２より薄く、例えば３０〜１６０Åの厚さ
に第１酸化膜５６を形成する。
ットＣを形成する段階を示す。パッド酸化膜５２の一部
を食刻して窒化膜５４の下部にアンダーカットＣを形成
する。この際、食刻工程は湿式食刻工程を利用すること
が望ましい。図６Ｄは、第１酸化膜５６を形成する段階
を示す。アンダーカットＣが形成された結果物上に、パ
ッド酸化膜５２より薄く、例えば３０〜１６０Åの厚さ
に第１酸化膜５６を形成する。
【００２３】ここで、第１酸化膜５６は、以後のフィー
ルド酸化膜の形成のための熱酸化工程時シリコン基板５
０に加えられるストレスによりシリコン基板５０の内部
に発生される欠陥を防止するために形成する。かつ、第
１酸化膜５６は非活性領域の全面にかけて均一な厚さに
形成され、第１酸化膜５６の厚さを自由に調節すること
によりバーズビークの大きさが容易に調節できる。これ
は、一般にバーズビークがパッド酸化膜５２の厚さに依
存して形成されるからである。しかしながら、窒化膜５
４下部のパッド酸化膜５２がある程度以下、例えば窒化
膜５４の厚さの１／３以下に薄くなると、シリコン基板
５０に転位（dislocation)を誘発して素子の電気的特性
に悪影響を及ぼすので、パッド酸化膜５２の厚さには根
本的な下限が存在する。したがって、窒化膜５４の下部
にアンダーカットを形成し、パッド酸化膜５２より薄く
均一な厚さを有する第１酸化膜５６を形成することによ
り、バーズビークの大きさが容易に調節できる。
ルド酸化膜の形成のための熱酸化工程時シリコン基板５
０に加えられるストレスによりシリコン基板５０の内部
に発生される欠陥を防止するために形成する。かつ、第
１酸化膜５６は非活性領域の全面にかけて均一な厚さに
形成され、第１酸化膜５６の厚さを自由に調節すること
によりバーズビークの大きさが容易に調節できる。これ
は、一般にバーズビークがパッド酸化膜５２の厚さに依
存して形成されるからである。しかしながら、窒化膜５
４下部のパッド酸化膜５２がある程度以下、例えば窒化
膜５４の厚さの１／３以下に薄くなると、シリコン基板
５０に転位（dislocation)を誘発して素子の電気的特性
に悪影響を及ぼすので、パッド酸化膜５２の厚さには根
本的な下限が存在する。したがって、窒化膜５４の下部
にアンダーカットを形成し、パッド酸化膜５２より薄く
均一な厚さを有する第１酸化膜５６を形成することによ
り、バーズビークの大きさが容易に調節できる。
【００２４】図７Ｅは、多結晶シリコンスペーサ５８を
形成する工程を示す。第１酸化膜５６が形成された結果
物の全面に、例えば多結晶シリコンを蒸着した後、異方
性食刻して窒化膜５４の側壁に多結晶シリコンスペーサ
５８を形成する。この際、多結晶シリコンスペーサ５８
は窒化膜５４の下部のアンダーカットＣを埋め立てるよ
うに形成する。
形成する工程を示す。第１酸化膜５６が形成された結果
物の全面に、例えば多結晶シリコンを蒸着した後、異方
性食刻して窒化膜５４の側壁に多結晶シリコンスペーサ
５８を形成する。この際、多結晶シリコンスペーサ５８
は窒化膜５４の下部のアンダーカットＣを埋め立てるよ
うに形成する。
【００２５】一方、必要に応じて多結晶シリコン層を蒸
着してその厚さほど食刻した後２０〜３０％のオーバエ
ッチングを施すことにより、多結晶シリコンスペーサ５
８を窒化膜５４より低く形成することができる。これに
より、以後の酸化工程で形成される多結晶シリコンの突
起により発生される問題点を防止しうる。この多結晶シ
リコンの突起は図７Ｆにおいて符号ｂで示され、この突
起ｂが食刻されずに残ると後続する工程の進行が不可能
になり、またこの突起ｂを取り除くために過多な食刻を
行うとフィールド酸化膜が薄くなって素子の電気的特性
が劣化するなどの問題が発生するが、多結晶シリコンス
ペーサ５８を窒化膜５４より低く形成することによりこ
れらの問題の発生を防止することができる。
着してその厚さほど食刻した後２０〜３０％のオーバエ
ッチングを施すことにより、多結晶シリコンスペーサ５
８を窒化膜５４より低く形成することができる。これに
より、以後の酸化工程で形成される多結晶シリコンの突
起により発生される問題点を防止しうる。この多結晶シ
リコンの突起は図７Ｆにおいて符号ｂで示され、この突
起ｂが食刻されずに残ると後続する工程の進行が不可能
になり、またこの突起ｂを取り除くために過多な食刻を
行うとフィールド酸化膜が薄くなって素子の電気的特性
が劣化するなどの問題が発生するが、多結晶シリコンス
ペーサ５８を窒化膜５４より低く形成することによりこ
れらの問題の発生を防止することができる。
【００２６】図７Ｆは、熱酸化工程を進行する段階を示
す。多結晶シリコンスペーサ５８が形成された結果物に
対して酸化工程を進行することにより、素子分離領域に
フィールド酸化膜６０を形成する。この際、窒化膜５４
の下部のパッド酸化膜５２内にはボイドＶが形成され
る。図９Ａおよび図９Ｂは、この状態を示すＳＥＭ写真
である。
す。多結晶シリコンスペーサ５８が形成された結果物に
対して酸化工程を進行することにより、素子分離領域に
フィールド酸化膜６０を形成する。この際、窒化膜５４
の下部のパッド酸化膜５２内にはボイドＶが形成され
る。図９Ａおよび図９Ｂは、この状態を示すＳＥＭ写真
である。
【００２７】ここで、窒化膜５４の側壁に形成されたス
ペーサが酸化されて酸化膜の突起ｂ（bump) を形成す
る。特に、酸化工程の初期に窒化膜５４の側壁および窒
化膜５４の下部アンダーカット内に形成された多結晶シ
リコンが酸化によって嵩膨張し、この嵩膨張により窒化
膜５４は上側への力を受けることになる。このような窒
化膜を持ち上げようとする力は酸化の進行につれて大き
くなる。一方、高温、例えば９５０〜１１５０℃の温度
で前記酸化工程を進行すれば、酸素の拡散速度が速くな
るため窒化膜５４下部でバーズビーク現象が発生するよ
うになり、酸化がさらに進行するにつれて窒化膜５４の
下部で両方向のバーズビークが相互に接するバーズビー
ク突抜け現象が発生する。
ペーサが酸化されて酸化膜の突起ｂ（bump) を形成す
る。特に、酸化工程の初期に窒化膜５４の側壁および窒
化膜５４の下部アンダーカット内に形成された多結晶シ
リコンが酸化によって嵩膨張し、この嵩膨張により窒化
膜５４は上側への力を受けることになる。このような窒
化膜を持ち上げようとする力は酸化の進行につれて大き
くなる。一方、高温、例えば９５０〜１１５０℃の温度
で前記酸化工程を進行すれば、酸素の拡散速度が速くな
るため窒化膜５４下部でバーズビーク現象が発生するよ
うになり、酸化がさらに進行するにつれて窒化膜５４の
下部で両方向のバーズビークが相互に接するバーズビー
ク突抜け現象が発生する。
【００２８】このとき、従来の一般的なＬＯＣＯＳ方法
ではパッド酸化膜のみを通じて酸素が供給されて窒化膜
とシリコン基板との間に酸化膜が形成されるが、本発明
の第１実施例によると多結晶シリコンスペーサ５８の下
に形成された第１酸化膜５６が酸素の供給経路となり、
この第１酸化膜５６は極めて薄く形成されるので窒化膜
５４と基板５０との間には酸素が供給されない。したが
って、酸素が進行されるにつれ窒化膜５４は上側へ多く
の力を受けるようになり、シリコン基板５０とパッド酸
化膜５２との結合力が窒化膜５４を持ち上げようとする
力より弱くなるとパッド酸化膜５２とシリコン基板５０
との結合が離隔されるようになる。従来の方法によると
パッド酸化膜とシリコン基板との結合が離隔される前に
酸素が供給されてパッド酸化膜の下の酸化膜が形成され
嵩膨張を通じてこれを充填するが、本発明の第１実施例
によると酸素が十分に供給されないのでパッド酸化膜５
２とシリコン基板５０との結合の離れた部分が充填でき
なくなる。このため、酸化工程を続行すれば、パッド酸
化膜５２とシリコン基板５０とが離隔された部分にボイ
ドＶが形成される。このボイドＶは酸化を進行するほど
大きくなる。
ではパッド酸化膜のみを通じて酸素が供給されて窒化膜
とシリコン基板との間に酸化膜が形成されるが、本発明
の第１実施例によると多結晶シリコンスペーサ５８の下
に形成された第１酸化膜５６が酸素の供給経路となり、
この第１酸化膜５６は極めて薄く形成されるので窒化膜
５４と基板５０との間には酸素が供給されない。したが
って、酸素が進行されるにつれ窒化膜５４は上側へ多く
の力を受けるようになり、シリコン基板５０とパッド酸
化膜５２との結合力が窒化膜５４を持ち上げようとする
力より弱くなるとパッド酸化膜５２とシリコン基板５０
との結合が離隔されるようになる。従来の方法によると
パッド酸化膜とシリコン基板との結合が離隔される前に
酸素が供給されてパッド酸化膜の下の酸化膜が形成され
嵩膨張を通じてこれを充填するが、本発明の第１実施例
によると酸素が十分に供給されないのでパッド酸化膜５
２とシリコン基板５０との結合の離れた部分が充填でき
なくなる。このため、酸化工程を続行すれば、パッド酸
化膜５２とシリコン基板５０とが離隔された部分にボイ
ドＶが形成される。このボイドＶは酸化を進行するほど
大きくなる。
【００２９】図７Ｇはフィールド酸化膜６０を形成する
段階を示す。窒化膜５４を取り除き窒化膜５４下部のボ
イドが形成された酸化膜をエッチバックしてフィールド
酸化膜６０を形成することによりセルを限定する。図９
Ｂは、この状態を示すＳＥＭ写真である。本発明の第１
実施例によると、パッド酸化膜内に意図的にボイドを形
成することにより従来ＬＯＣＯＳ方法の典型的な問題を
解決しうる。
段階を示す。窒化膜５４を取り除き窒化膜５４下部のボ
イドが形成された酸化膜をエッチバックしてフィールド
酸化膜６０を形成することによりセルを限定する。図９
Ｂは、この状態を示すＳＥＭ写真である。本発明の第１
実施例によると、パッド酸化膜内に意図的にボイドを形
成することにより従来ＬＯＣＯＳ方法の典型的な問題を
解決しうる。
【００３０】図８Ａ〜図８Ｅは本発明による素子分離方
法の第２実施例を順に示した工程順序図であって、図６
Ａ〜７Ｇと同一な参照符号は同一な要素を示す。この第
２実施例は、図６Ｃに示すアンダーカットＣを形成する
段階の後に半導体基板５０を一定深さ食刻することを除
いては、第１実施例と同様に進行する。図８Ａは、半導
体基板５０を食刻する段階を示す。窒化膜５４を食刻マ
スクとして使用して基板５０を一定な厚さ、例えば２０
０〜１０００Å食刻する。
法の第２実施例を順に示した工程順序図であって、図６
Ａ〜７Ｇと同一な参照符号は同一な要素を示す。この第
２実施例は、図６Ｃに示すアンダーカットＣを形成する
段階の後に半導体基板５０を一定深さ食刻することを除
いては、第１実施例と同様に進行する。図８Ａは、半導
体基板５０を食刻する段階を示す。窒化膜５４を食刻マ
スクとして使用して基板５０を一定な厚さ、例えば２０
０〜１０００Å食刻する。
【００３１】図８Ｂは、第１酸化膜５６を形成する段階
を示す。基板５０を食刻して得られた結果物上に、第１
実施例と同様に、パッド酸化膜５２より薄い第１酸化膜
５６を例えば３０〜１６０Åの厚さに形成する。図８Ｃ
は、多結晶シリコンスペーサ５８を形成する段階を示
す。第１酸化膜５６が形成された結果物の全面に例えば
多結晶シリコンを蒸着した後異方性食刻することによ
り、窒化膜５４および窒化膜下部の食刻された基板５０
の側壁に多結晶シリコンスペーサ５８を形成する。この
際、多結晶シリコンスペーサ５８は窒化膜５４の下部の
アンダーカットＣを埋め立てるように形成する。
を示す。基板５０を食刻して得られた結果物上に、第１
実施例と同様に、パッド酸化膜５２より薄い第１酸化膜
５６を例えば３０〜１６０Åの厚さに形成する。図８Ｃ
は、多結晶シリコンスペーサ５８を形成する段階を示
す。第１酸化膜５６が形成された結果物の全面に例えば
多結晶シリコンを蒸着した後異方性食刻することによ
り、窒化膜５４および窒化膜下部の食刻された基板５０
の側壁に多結晶シリコンスペーサ５８を形成する。この
際、多結晶シリコンスペーサ５８は窒化膜５４の下部の
アンダーカットＣを埋め立てるように形成する。
【００３２】一方、必要に応じて多結晶シリコン層を２
０〜３０％オーバエッチングすることにより、窒化膜５
４より低く多結晶シリコンスペーサ５８を形成しうる。
図８Ｄは、熱酸化工程を進行する段階を示す。多結晶シ
リコンスペーサ５８が形成された前記結果物に対して酸
化工程を進行して素子分離領域にフィールド酸化膜６０
を形成する。この際、窒化膜５４の下部のパッド酸化膜
内には、第１実施例と同様にボイドＶが形成される。
０〜３０％オーバエッチングすることにより、窒化膜５
４より低く多結晶シリコンスペーサ５８を形成しうる。
図８Ｄは、熱酸化工程を進行する段階を示す。多結晶シ
リコンスペーサ５８が形成された前記結果物に対して酸
化工程を進行して素子分離領域にフィールド酸化膜６０
を形成する。この際、窒化膜５４の下部のパッド酸化膜
内には、第１実施例と同様にボイドＶが形成される。
【００３３】図８Ｅはフィールド酸化膜６０を形成する
段階を示す。窒化膜５４を取り除いて窒化膜５４下部の
ボイドが形成された酸化膜をエッチバックしてフィール
ド酸化膜６０を形成することによりセルを限定する。本
発明の第２実施例によると、意図的にボイドを形成する
ことにより従来のＬＯＣＯＳ方法の典型的な問題を解決
することができる。さらに、素子分離領域のシリコン基
板５０を一定な厚さ食刻した後に酸化工程を進行するの
で、図８Ｅに示すようにフィールド酸化膜６０が深く形
成されて従来の方法より優秀な素子分離特性が得られ
る。
段階を示す。窒化膜５４を取り除いて窒化膜５４下部の
ボイドが形成された酸化膜をエッチバックしてフィール
ド酸化膜６０を形成することによりセルを限定する。本
発明の第２実施例によると、意図的にボイドを形成する
ことにより従来のＬＯＣＯＳ方法の典型的な問題を解決
することができる。さらに、素子分離領域のシリコン基
板５０を一定な厚さ食刻した後に酸化工程を進行するの
で、図８Ｅに示すようにフィールド酸化膜６０が深く形
成されて従来の方法より優秀な素子分離特性が得られ
る。
【００３４】図９Ａは従来の方法により形成されたセル
を示すＳＥＭ写真であり、図９Ｂは本発明の方法により
形成されたセルを示すＳＥＭ写真である。図９Ａより、
従来の方法ではバーズビーク突抜け現象により厚くなっ
た酸化膜を取り除くために過多なエッチバック工程が進
行されるため、フィールド酸化膜まで過多に取り除かれ
てセルの限定が不明確となっていることが判る。
を示すＳＥＭ写真であり、図９Ｂは本発明の方法により
形成されたセルを示すＳＥＭ写真である。図９Ａより、
従来の方法ではバーズビーク突抜け現象により厚くなっ
た酸化膜を取り除くために過多なエッチバック工程が進
行されるため、フィールド酸化膜まで過多に取り除かれ
てセルの限定が不明確となっていることが判る。
【００３５】また、図９Ｂより、本発明の方法によると
窒化膜の下部パッド酸化膜内に形成されたボイドにより
過多なエッチバック工程を進行する必要がないので、セ
ルの限定が明確であることが判る。図１０Ａおよび図１
０Ｂは、本発明の方法により熱酸化工程を進行した後の
素子の断面を撮影したＳＥＭ写真である。図１０Ａおよ
び図１０Ｂは、それぞれ図４のＡ−Ａ′線およびＣ−
Ｃ′線断面を示す。
窒化膜の下部パッド酸化膜内に形成されたボイドにより
過多なエッチバック工程を進行する必要がないので、セ
ルの限定が明確であることが判る。図１０Ａおよび図１
０Ｂは、本発明の方法により熱酸化工程を進行した後の
素子の断面を撮影したＳＥＭ写真である。図１０Ａおよ
び図１０Ｂは、それぞれ図４のＡ−Ａ′線およびＣ−
Ｃ′線断面を示す。
【００３６】図１０Ａおよび図１０Ｂより、窒化膜の下
部の酸化膜内にボイドが形成されていることが判る。
部の酸化膜内にボイドが形成されていることが判る。
【００３７】
【発明の効果】本発明によれば、窒化膜の下部にアンダ
ーカットを形成した後に薄い酸化膜を形成することによ
り、バーズビークの大きさを容易に調節しうるだけでな
く、突抜け現象により厚くなったパッド酸化膜内に意図
的にボイドを形成することにより、従来のＬＯＣＯＳ方
法の典型的な問題を解決すると共に安定的な素子分離お
よびセル限定が実現できる。
ーカットを形成した後に薄い酸化膜を形成することによ
り、バーズビークの大きさを容易に調節しうるだけでな
く、突抜け現象により厚くなったパッド酸化膜内に意図
的にボイドを形成することにより、従来のＬＯＣＯＳ方
法の典型的な問題を解決すると共に安定的な素子分離お
よびセル限定が実現できる。
【００３８】本発明は、前記の実施例に限定されず、当
分野における通常の知識を持つ者により様々な変形が可
能なことは明白である。
分野における通常の知識を持つ者により様々な変形が可
能なことは明白である。
【図１】Ａ〜Ｄは、従来の典型的なＬＯＣＯＳ方法によ
るフィールド酸化膜の形成方法を工程順に示す断面図で
ある。
るフィールド酸化膜の形成方法を工程順に示す断面図で
ある。
【図２】従来の方法により形成されたセルアレイを示す
平面図である。
平面図である。
【図３】Ａ〜Ｃは、それぞれ図２のＡ−Ａ′線、Ｂ−
Ｂ′線およびＣ−Ｃ′線断面図である。
Ｂ′線およびＣ−Ｃ′線断面図である。
【図４】本発明の一実施例により形成されたセルアレイ
を示す平面図である。
を示す平面図である。
【図５】Ａ〜Ｃは、それぞれ図４のＡ−Ａ′線、Ｂ−
Ｂ′線およびＣ−Ｃ′線断面図である。
Ｂ′線およびＣ−Ｃ′線断面図である。
【図６】Ａ〜Ｄは、本発明の第１実施例による素子分離
方法を工程順に示す断面図である。
方法を工程順に示す断面図である。
【図７】Ｅ〜Ｇは、本発明の第１実施例による素子分離
方法を工程順に示す断面図である。
方法を工程順に示す断面図である。
【図８】Ａ〜Ｅは、本発明の第２実施例による素子分離
方法を工程順に示す断面図である。
方法を工程順に示す断面図である。
【図９】Ａは従来の方法により形成されたセルを示すＳ
ＥＭ写真であり、Ｂは本発明の方法により形成されたセ
ルを示すＳＥＭ写真である。
ＥＭ写真であり、Ｂは本発明の方法により形成されたセ
ルを示すＳＥＭ写真である。
【図１０】ＡおよびＢは、本発明の方法により形成され
たボイドの形態を示すＳＥＭ写真である。
たボイドの形態を示すＳＥＭ写真である。
２２ セル
２４ 素子分離領域
５０ 半導体基板
５２ パッド酸化膜
５４ 窒化膜
５６ 第１酸化膜
５８ 多結晶シリコンスペーサ
６０ フィールド酸化膜
フロントページの続き
(72)発明者 申 裕均
大韓民国 ソウル特別市 江南区 驛三
洞 763−１番地 ジンダレアパート
17棟 408号
(72)発明者 金 允基
大韓民国 江原道 原州市 丹邸洞 74
−18番地
(56)参考文献 特開 平３−132034（ＪＰ，Ａ)
特開 昭64−30245（ＪＰ，Ａ)
特開 昭60−4237（ＪＰ，Ａ)
特開 平４−275428（ＪＰ，Ａ)
特開 平６−268055（ＪＰ，Ａ)
(58)調査した分野(Int.Cl.7，ＤＢ名)
H01L 21/76
H01L 21/316
Claims (11)
- 【請求項１】 半導体基板上にパッド酸化膜および窒化
膜を形成する段階と、 素子分離領域上の前記窒化膜を取り除く段階と、 前記パッド酸化膜の一部を食刻して前記窒化膜の下部に
アンダーカットを形成する段階と、 露出された前記基板上に第１酸化膜を形成する段階と、 前記窒化膜の側壁に多結晶シリコンスペーサを形成する
段階と、 前記多結晶シリコンスペーサを形成する段階で得られた
結果物を選択的に酸化させる選択的酸化工程により、活
性領域上に形成された前記窒化膜の下部酸化膜にボイド
を形成する段階と、 を具備することを特徴とする半導体装置の素子分離方
法。 - 【請求項２】 前記選択的酸化工程は９５０℃以上の高
温で行うことを特徴とする請求項１記載の半導体装置の
素子分離方法。 - 【請求項３】 前記アンダーカットに多結晶シリコンが
充填されるように前記多結晶シリコンスペーサを形成す
ることを特徴とする請求項１記載の半導体装置の素子分
離方法。 - 【請求項４】 前記第１酸化膜は３０〜１６０Åの厚さ
に形成することを特徴とする請求項１記載の半導体装置
の素子分離方法。 - 【請求項５】 前記多結晶シリコンスペーサの形成時、
多結晶シリコン層をオーバエッチングすることにより、
前記多結晶シリコンスペーサを前記窒化膜より低く形成
することを特徴とする請求項１記載の半導体装置の素子
分離方法。 - 【請求項６】 半導体基板上にパッド酸化膜および窒化
膜を形成する段階と、 素子分離領域上の前記窒化膜を取り除く段階と、 前記パッド酸化膜の一部を食刻して前記窒化膜の下部に
アンダーカットを形成する段階と、 前記窒化膜を食刻マスクとして使用して前記基板を食刻
する段階と、 露出された前記基板上に第１酸化膜を形成する段階と、 前記窒化膜および前記窒化膜下部の食刻された基板の側
壁に多結晶シリコンスペーサを形成する段階と、 前記多結晶シリコンスペーサを形成する段階で得られた
結果物を選択的に酸化させる選択的酸化工程により、活
性領域上に形成された前記窒化膜の下部酸化膜にボイド
を形成する段階と、 を具備することを特徴とする半導体装置の素子分離方
法。 - 【請求項７】 前記基板を食刻する段階において、前記
基板の２００〜１０００Åの厚さを食刻することを特徴
とする請求項６記載の半導体装置の素子分離方法。 - 【請求項８】 前記選択的酸化工程は９５０℃以上の高
温で行うことを特徴とする請求項６記載の半導体装置の
素子分離方法。 - 【請求項９】 前記アンダーカットに多結晶シリコンが
充填されるように前記多結晶シリコンスペーサを形成す
ることを特徴とする請求項６記載の半導体装置の素子分
離方法。 - 【請求項１０】 前記第１酸化膜は３０〜１６０Åの厚
さに形成することを特徴とする請求項６記載の半導体装
置の素子分離方法。 - 【請求項１１】 前記多結晶シリコンスペーサの形成
時、多結晶シリコン層をオーバエッチングすることによ
り、前記多結晶シリコンスペーサを前記窒化膜より低く
形成することを特徴とする請求項６記載の半導体装置の
素子分離方法。
Applications Claiming Priority (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1994P12841 | 1994-06-08 | ||
| KR1019940012841A KR100303438B1 (ko) | 1994-06-08 | 1994-06-08 | 반도체장치의소자분리방법 |
| KR1994P40685 | 1994-12-31 | ||
| KR1019940040685A KR0141171B1 (ko) | 1994-12-31 | 1994-12-31 | 보이드를 이용한 반도체 소자분리 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07335743A JPH07335743A (ja) | 1995-12-22 |
| JP3468920B2 true JP3468920B2 (ja) | 2003-11-25 |
Family
ID=26630425
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16830195A Expired - Lifetime JP3468920B2 (ja) | 1994-06-08 | 1995-06-08 | 半導体装置の素子分離方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US5641705A (ja) |
| EP (1) | EP0687001B1 (ja) |
| JP (1) | JP3468920B2 (ja) |
| CN (1) | CN1059517C (ja) |
| DE (1) | DE69524992T2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8802537B1 (en) * | 2005-07-27 | 2014-08-12 | Spansion Llc | System and method for improving reliability in a semiconductor device |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4663832A (en) * | 1984-06-29 | 1987-05-12 | International Business Machines Corporation | Method for improving the planarity and passivation in a semiconductor isolation trench arrangement |
| US4571819A (en) * | 1984-11-01 | 1986-02-25 | Ncr Corporation | Method for forming trench isolation structures |
| KR880008448A (ko) * | 1986-12-17 | 1988-08-31 | 강진구 | 측면 격리 소자 분리방법 |
| EP0284456B1 (en) * | 1987-02-24 | 1991-09-25 | STMicroelectronics, Inc. | Pad oxide protect sealed interface isolation process |
| JP2722518B2 (ja) * | 1988-09-02 | 1998-03-04 | ソニー株式会社 | 半導体装置の製造方法 |
| KR930004125B1 (ko) * | 1990-08-18 | 1993-05-20 | 삼성전자 주식회사 | 반도체장치의 소자 분리방법 |
| US5308784A (en) * | 1991-10-02 | 1994-05-03 | Samsung Electronics Co., Ltd. | Semiconductor device and method for making the same |
| KR950004972B1 (ko) * | 1992-10-13 | 1995-05-16 | 현대전자산업주식회사 | 반도체 장치의 필드산화막 형성 방법 |
| US5393692A (en) * | 1993-07-28 | 1995-02-28 | Taiwan Semiconductor Manufacturing Company | Recessed side-wall poly plugged local oxidation |
-
1995
- 1995-06-06 US US08/470,914 patent/US5641705A/en not_active Expired - Lifetime
- 1995-06-06 DE DE69524992T patent/DE69524992T2/de not_active Expired - Lifetime
- 1995-06-06 EP EP95303890A patent/EP0687001B1/en not_active Expired - Lifetime
- 1995-06-08 JP JP16830195A patent/JP3468920B2/ja not_active Expired - Lifetime
- 1995-06-08 CN CN95107354A patent/CN1059517C/zh not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| EP0687001B1 (en) | 2002-01-16 |
| DE69524992D1 (de) | 2002-02-21 |
| EP0687001A3 (en) | 1997-05-02 |
| JPH07335743A (ja) | 1995-12-22 |
| CN1123467A (zh) | 1996-05-29 |
| CN1059517C (zh) | 2000-12-13 |
| US5641705A (en) | 1997-06-24 |
| DE69524992T2 (de) | 2002-06-27 |
| EP0687001A2 (en) | 1995-12-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0555364A (ja) | 半導体素子の隔離膜形成方法 | |
| JPH03132034A (ja) | 半導体デバイスの製造方法 | |
| US5326715A (en) | Method for forming a field oxide film of a semiconductor device | |
| US5512509A (en) | Method for forming an isolation layer in a semiconductor device | |
| JPH08293541A (ja) | 半導体装置の素子分離方法 | |
| JP3057882B2 (ja) | 半導体装置の製造方法 | |
| US5369052A (en) | Method of forming dual field oxide isolation | |
| JP3581505B2 (ja) | 半導体装置の素子分離領域の形成方法 | |
| JPH09120989A (ja) | スペーサを利用した半導体装置のトレンチの形成方法 | |
| JP2896072B2 (ja) | 半導体素子のフィールド酸化膜の形成方法 | |
| JP3468920B2 (ja) | 半導体装置の素子分離方法 | |
| JPH1187487A (ja) | 選択酸化方法 | |
| JPH07211710A (ja) | 半導体デバイスの素子分離膜の形成方法 | |
| JP2722518B2 (ja) | 半導体装置の製造方法 | |
| JPH07111288A (ja) | 素子分離の形成方法 | |
| JP2629141B2 (ja) | 半導体装置の素子の隔離方法 | |
| JPH0562463B2 (ja) | ||
| JP2757358B2 (ja) | 半導体装置の製造方法 | |
| JP2788889B2 (ja) | 半導体装置における分離形成方法 | |
| JP3160928B2 (ja) | 素子分離形成方法 | |
| JP3923584B2 (ja) | 半導体装置の素子分離膜形成方法 | |
| JP3190144B2 (ja) | 半導体集積回路の製造方法 | |
| JPH0258778B2 (ja) | ||
| KR100207531B1 (ko) | 질소가 인-사이튜 도핑된 폴리실리콘 스페이서를 이용한 반도체장치의 소자분리방법 | |
| KR0144911B1 (ko) | 반도체장치의 소자분리 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080905 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080905 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090905 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100905 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110905 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120905 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130905 Year of fee payment: 10 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |