JP3160928B2 - 素子分離形成方法 - Google Patents
素子分離形成方法Info
- Publication number
- JP3160928B2 JP3160928B2 JP08957591A JP8957591A JP3160928B2 JP 3160928 B2 JP3160928 B2 JP 3160928B2 JP 08957591 A JP08957591 A JP 08957591A JP 8957591 A JP8957591 A JP 8957591A JP 3160928 B2 JP3160928 B2 JP 3160928B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- forming
- trench
- insulating film
- polysilicon film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Element Separation (AREA)
- Semiconductor Integrated Circuits (AREA)
- Formation Of Insulating Films (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、素子分離形成方法に関
する。特に、素子分離溝（トレンチ）を形成する素子分
離形成方法であって、トレンチ埋め込み面の不均一性を
補償、改良した平坦化が可能な素子分離形成方法に関す
るものである。本発明は、トレンチの埋め込み工程を備
えて素子分離を形成する各種の分野に適用できて、例え
ば、半導体装置のトレンチアイソレーションの形成等の
際に有効に用いることができる。
する。特に、素子分離溝（トレンチ）を形成する素子分
離形成方法であって、トレンチ埋め込み面の不均一性を
補償、改良した平坦化が可能な素子分離形成方法に関す
るものである。本発明は、トレンチの埋め込み工程を備
えて素子分離を形成する各種の分野に適用できて、例え
ば、半導体装置のトレンチアイソレーションの形成等の
際に有効に用いることができる。
【０００２】
【従来の技術】従来は、ＬＣ、ＬＳＩ、ＶＬＳＩ等の半
導体装置の素子間分離は半導体基板の表面部を選択酸化
することにより形成した選択酸化膜（ＬＯＣＯＳ）によ
り行うのが普通であった。しかしながら、ＬＯＣＯＳに
よる素子間分離法はバーズビークが発生して寸法変換差
が大きくなるという欠点を有するため、素子の微細化へ
の対応が難しくなりつつある。そこでバーズビークが発
生せず従って寸法変換差が非常に小さいトレンチ分離法
が注目されている。
導体装置の素子間分離は半導体基板の表面部を選択酸化
することにより形成した選択酸化膜（ＬＯＣＯＳ）によ
り行うのが普通であった。しかしながら、ＬＯＣＯＳに
よる素子間分離法はバーズビークが発生して寸法変換差
が大きくなるという欠点を有するため、素子の微細化へ
の対応が難しくなりつつある。そこでバーズビークが発
生せず従って寸法変換差が非常に小さいトレンチ分離法
が注目されている。
【０００３】トレンチ分離法は、半導体基板の表面部に
トレンチ（溝）を形成し、そのトレンチをバイアスＥＣ
Ｒ−ＣＶＤによりＳｉＯ2 で埋め込むものである。図２
（ａ）〜（ｅ）はバイアスＥＣＲ−ＣＶＤによるトレン
チ分離法の概要及びその問題点を示す断面図である。
トレンチ（溝）を形成し、そのトレンチをバイアスＥＣ
Ｒ−ＣＶＤによりＳｉＯ2 で埋め込むものである。図２
（ａ）〜（ｅ）はバイアスＥＣＲ−ＣＶＤによるトレン
チ分離法の概要及びその問題点を示す断面図である。
【０００４】その製造工程の概要として、先ず、図２
（ａ）に示すように、半導体基板１１の表面部に溝１２
を形成した後、バイアスＥＣＲ−ＣＶＤによりＳｉＯ2
等からなる絶縁膜を形成して該絶縁膜１３で溝１２を埋
め込む。形成する絶縁膜１３の厚さは溝の深さと略同一
とする。なお、絶縁膜は溝外、即ち素子形成領域となる
部分以上にも形成される。１３ａはその溝外に形成され
た絶縁膜を示す。図２（ａ）は絶縁膜形成後の状態を示
す。
（ａ）に示すように、半導体基板１１の表面部に溝１２
を形成した後、バイアスＥＣＲ−ＣＶＤによりＳｉＯ2
等からなる絶縁膜を形成して該絶縁膜１３で溝１２を埋
め込む。形成する絶縁膜１３の厚さは溝の深さと略同一
とする。なお、絶縁膜は溝外、即ち素子形成領域となる
部分以上にも形成される。１３ａはその溝外に形成され
た絶縁膜を示す。図２（ａ）は絶縁膜形成後の状態を示
す。
【０００５】次に、平坦面がエッチングされない条件で
バイアスＥＣＲ−ＣＶＤにより同図（ｂ）に示すように
トレンチ外の絶縁膜１３ａを矢印に示すように水平方向
にエッチングする。
バイアスＥＣＲ−ＣＶＤにより同図（ｂ）に示すように
トレンチ外の絶縁膜１３ａを矢印に示すように水平方向
にエッチングする。
【０００６】
【発明が解決しようとする課題】このような、バイアス
ＥＣＲ−ＣＶＤの条件の制御、特にガスの流量比を制御
することにより、堆積したＳｉＯ2 を徐々に取り除く水
平戻しによっては、素子領域のＳｉＯ2 は図２（ｂ）に
示すように完全に除去しきれない部分が残存することに
なる。このような残存部分ができるのは、この部分では
基板１１表面に対する角度が０に近くなり、水平戻しエ
ッチングではエッチングされなくなるために生じるもの
と考えられる。
ＥＣＲ−ＣＶＤの条件の制御、特にガスの流量比を制御
することにより、堆積したＳｉＯ2 を徐々に取り除く水
平戻しによっては、素子領域のＳｉＯ2 は図２（ｂ）に
示すように完全に除去しきれない部分が残存することに
なる。このような残存部分ができるのは、この部分では
基板１１表面に対する角度が０に近くなり、水平戻しエ
ッチングではエッチングされなくなるために生じるもの
と考えられる。
【０００７】そこでドライエッチング法を用いて素子領
域のＳｉＯ2 を除去する方法が考えられる。この際エッ
チングダメージの緩和の目的で、基板１１上にパッドＳ
ｉＯ2 層（酸化膜）１４とポリＳｉ層（耐酸化膜）１５
を形成し、次いで前記溝１２を形成した後ＳｉＯ2 絶縁
膜１３を埋め込み、水平戻しエッチング後、埋め込んだ
ＳｉＯ2 の保護を目的としてレジスト膜１６の塗布及び
露光、現像により同図（ｃ）に示すように溝１２内の絶
縁膜１３をレジスト膜６でマスクする対策がとられてい
る。しかしこの手段は工程が複雑であり、かつ、マスク
合わせの困難さという問題点がある。
域のＳｉＯ2 を除去する方法が考えられる。この際エッ
チングダメージの緩和の目的で、基板１１上にパッドＳ
ｉＯ2 層（酸化膜）１４とポリＳｉ層（耐酸化膜）１５
を形成し、次いで前記溝１２を形成した後ＳｉＯ2 絶縁
膜１３を埋め込み、水平戻しエッチング後、埋め込んだ
ＳｉＯ2 の保護を目的としてレジスト膜１６の塗布及び
露光、現像により同図（ｃ）に示すように溝１２内の絶
縁膜１３をレジスト膜６でマスクする対策がとられてい
る。しかしこの手段は工程が複雑であり、かつ、マスク
合わせの困難さという問題点がある。
【０００８】しかも、埋め込みの不均一性により同図
（ｄ）に示すように絶縁膜１３の堆積が過剰な部分と同
図（ｅ）に示すように不足する部分が、かなりの誤差を
持って存在することがあるという問題が生じる。水平戻
し後はこの傾向が更に助長される。この点がシャロート
レンチプロセスに関し、現在最も深刻な問題点となって
いる。
（ｄ）に示すように絶縁膜１３の堆積が過剰な部分と同
図（ｅ）に示すように不足する部分が、かなりの誤差を
持って存在することがあるという問題が生じる。水平戻
し後はこの傾向が更に助長される。この点がシャロート
レンチプロセスに関し、現在最も深刻な問題点となって
いる。
【０００９】本発明はこのような問題点を解決すべくな
されたものであり、トレンチ外絶縁膜の多少及びトレン
チ内絶縁膜の過不足に関係なく、シャロートレンチ素子
分離の平坦化を可能にするトレンチ素子分離形成方法を
提供せんとするものである。
されたものであり、トレンチ外絶縁膜の多少及びトレン
チ内絶縁膜の過不足に関係なく、シャロートレンチ素子
分離の平坦化を可能にするトレンチ素子分離形成方法を
提供せんとするものである。
【００１０】
【課題を解決するための手段】本発明者はトレンチ埋め
込み後の埋め込み部の平坦化について鋭意研究を行っ
て、バイアスＥＣＲ−ＣＶＤによるシャロートレンチ埋
め込み後にポリＳｉにより保護膜を形成し、該ポリＳｉ
とＳｉＯ２等の埋め込み材料のエッチング速度差を利用
してエッチバックすることによって、平坦化プロセスの
露光工程が省略でき、しかも基板上全表面の犠牲酸化に
より埋め込み面のバラツキに起因する平坦化の問題点も
同時に解決できることを知見し、本発明を完成させるに
至った。
込み後の埋め込み部の平坦化について鋭意研究を行っ
て、バイアスＥＣＲ−ＣＶＤによるシャロートレンチ埋
め込み後にポリＳｉにより保護膜を形成し、該ポリＳｉ
とＳｉＯ２等の埋め込み材料のエッチング速度差を利用
してエッチバックすることによって、平坦化プロセスの
露光工程が省略でき、しかも基板上全表面の犠牲酸化に
より埋め込み面のバラツキに起因する平坦化の問題点も
同時に解決できることを知見し、本発明を完成させるに
至った。
【００１１】即ち、本発明に係る素子分離形成方法は、
溝が形成された基板にバイアスＥＣＲ−ＣＶＤにより絶
縁膜を形成することにより該溝を埋め込むとともに、こ
の埋め込み時に同時に形成された溝部以外の絶縁膜を除
去して素子分離溝を形成する素子分離形成方法であっ
て、基板上に酸化膜及び第１のポリシリコン膜をこの順
に形成する工程と、該酸化膜及び第１のポリシリコン膜
が形成された基板に溝を形成する工程と、前記酸化膜及
び第１のポリシリコン膜を基板上に残した状態で、かつ
基板材料が露出したままの状態で、該溝内にバイアスＥ
ＣＲ−ＣＶＤにより絶縁膜を埋め込む工程と、第２のポ
リシリコン膜を全面に形成する工程と、該第２のポリシ
リコン膜を溝開口部にのみ残して選択的に除去すること
により溝内の絶縁膜の上面全体を該第２のポリシリコン
膜によりマスクした構造を得る工程と、該第２のポリシ
リコン膜をマスクとして溝部以外の絶縁膜を選択的に除
去して前記基板上に残した第１のポリシリコン膜の表面
を露出させる工程と、更にエッチングを行って前記基板
上に残した酸化膜の表面を露出させる工程とを含むもの
である。
溝が形成された基板にバイアスＥＣＲ−ＣＶＤにより絶
縁膜を形成することにより該溝を埋め込むとともに、こ
の埋め込み時に同時に形成された溝部以外の絶縁膜を除
去して素子分離溝を形成する素子分離形成方法であっ
て、基板上に酸化膜及び第１のポリシリコン膜をこの順
に形成する工程と、該酸化膜及び第１のポリシリコン膜
が形成された基板に溝を形成する工程と、前記酸化膜及
び第１のポリシリコン膜を基板上に残した状態で、かつ
基板材料が露出したままの状態で、該溝内にバイアスＥ
ＣＲ−ＣＶＤにより絶縁膜を埋め込む工程と、第２のポ
リシリコン膜を全面に形成する工程と、該第２のポリシ
リコン膜を溝開口部にのみ残して選択的に除去すること
により溝内の絶縁膜の上面全体を該第２のポリシリコン
膜によりマスクした構造を得る工程と、該第２のポリシ
リコン膜をマスクとして溝部以外の絶縁膜を選択的に除
去して前記基板上に残した第１のポリシリコン膜の表面
を露出させる工程と、更にエッチングを行って前記基板
上に残した酸化膜の表面を露出させる工程とを含むもの
である。
【００１２】また、トレンチ素子分離を形成する素子分
離形成方法であって、第１のポリシリコン膜を形成した
後、素子分離溝を形成して該溝内にバイアスＥＣＲＣＶ
Ｄにより絶縁膜を埋め込む工程を行い、該素子分離溝の
形成及び溝埋め込みの後に、第２のポリシリコン膜を全
面に形成する工程と該第２のポリシリコン膜を溝開口部
にのみ残して選択的に除去することにより溝内の絶縁膜
の上面全体を該第２のポリシリコン膜によりマスクした
構造を得る工程とを行い、該第２のポリシリコン膜をマ
スクとして溝部以外の絶縁膜を選択的に除去するととも
にこの除去工程において前記第１のポリシリコン膜に素
子形成領域を保護する役割を果たさせるものである。
離形成方法であって、第１のポリシリコン膜を形成した
後、素子分離溝を形成して該溝内にバイアスＥＣＲＣＶ
Ｄにより絶縁膜を埋め込む工程を行い、該素子分離溝の
形成及び溝埋め込みの後に、第２のポリシリコン膜を全
面に形成する工程と該第２のポリシリコン膜を溝開口部
にのみ残して選択的に除去することにより溝内の絶縁膜
の上面全体を該第２のポリシリコン膜によりマスクした
構造を得る工程とを行い、該第２のポリシリコン膜をマ
スクとして溝部以外の絶縁膜を選択的に除去するととも
にこの除去工程において前記第１のポリシリコン膜に素
子形成領域を保護する役割を果たさせるものである。
【００１３】本発明は、基板上に少なくとも酸化膜及び
ポリシリコン膜を形成する工程と、少なくとも前記ポリ
シリコン膜及び前記酸化膜の素子領域以外の領域を除去
して前記基板上に溝を形成する工程と、前記溝をバイア
スＥＣＲ−ＣＶＤにより形成した絶縁膜で埋め込む工程
と、前記絶縁膜上に減圧ＣＶＤにより保護膜としてポリ
シリコン膜を形成する工程と、該ポリシリコン膜と前記
ポリシリコン膜をＲＩＥ法でエッチングして酸化膜を露
出させる工程と、前記基板上の全膜体を犠牲酸化する工
程と、該工程で形成された前記基板上の全被酸化膜を除
去する工程とを備える態様で、実施できる。
ポリシリコン膜を形成する工程と、少なくとも前記ポリ
シリコン膜及び前記酸化膜の素子領域以外の領域を除去
して前記基板上に溝を形成する工程と、前記溝をバイア
スＥＣＲ−ＣＶＤにより形成した絶縁膜で埋め込む工程
と、前記絶縁膜上に減圧ＣＶＤにより保護膜としてポリ
シリコン膜を形成する工程と、該ポリシリコン膜と前記
ポリシリコン膜をＲＩＥ法でエッチングして酸化膜を露
出させる工程と、前記基板上の全膜体を犠牲酸化する工
程と、該工程で形成された前記基板上の全被酸化膜を除
去する工程とを備える態様で、実施できる。
【００１４】この態様においては、酸化膜は、バイアス
ＥＣＲ−ＣＶＤにより絶縁膜で埋め込みを行う際には形
成しておき、最終的には除去する。酸化膜は、ポリシリ
コン膜よりはエッチング速度が遅く、前記ＲＩＥエッチ
ングのストッパとなるものであって、例えば埋め込み材
料をバイアスＥＣＲ−ＣＶＤによりＳｉＯ2 で形成する
場合には、この酸化膜はパッドＳｉＯ2 膜として形成す
ることが好ましい。この態様において、ポリシリコン膜
は前記酸化膜と同様に、バイアスＥＣＲ−ＣＶＤにより
絶縁膜を埋め込む際には形成しておき、犠牲酸化により
容易に酸化されるものを言い、かつ最終的には除去す
る。
ＥＣＲ−ＣＶＤにより絶縁膜で埋め込みを行う際には形
成しておき、最終的には除去する。酸化膜は、ポリシリ
コン膜よりはエッチング速度が遅く、前記ＲＩＥエッチ
ングのストッパとなるものであって、例えば埋め込み材
料をバイアスＥＣＲ−ＣＶＤによりＳｉＯ2 で形成する
場合には、この酸化膜はパッドＳｉＯ2 膜として形成す
ることが好ましい。この態様において、ポリシリコン膜
は前記酸化膜と同様に、バイアスＥＣＲ−ＣＶＤにより
絶縁膜を埋め込む際には形成しておき、犠牲酸化により
容易に酸化されるものを言い、かつ最終的には除去す
る。
【００１５】すなわちポリシリコンを前記酸化膜よりエ
ッチング速度が速いものとするとともに、本発明の実施
に際しては、例えば埋め込み材料としてバイアスＥＣＲ
−ＣＶＤによりＳｉＯ2 を形成する態様をとることがで
きる。
ッチング速度が速いものとするとともに、本発明の実施
に際しては、例えば埋め込み材料としてバイアスＥＣＲ
−ＣＶＤによりＳｉＯ2 を形成する態様をとることがで
きる。
【００１６】上記態様の場合、保護膜とするポリシリコ
ン膜は、バイアスＥＣＲ−ＣＶＤにより絶縁膜を埋め込
んだ後、埋め込み面全体を被覆保護し、犠牲酸化により
容易に酸化され、トレンチ内の絶縁膜堆積不足分を代替
補償する部分を除いて、最終的には除去される。
ン膜は、バイアスＥＣＲ−ＣＶＤにより絶縁膜を埋め込
んだ後、埋め込み面全体を被覆保護し、犠牲酸化により
容易に酸化され、トレンチ内の絶縁膜堆積不足分を代替
補償する部分を除いて、最終的には除去される。
【００１７】上記のようにポリシリコンを用いることに
より、ポリシリコンは前記酸化膜よりエッチング速度が
速く、かつ前記ポリシリコンと同種のものであるので、
好ましい。この場合も、例えば埋め込み材料としてバイ
アスＥＣＲ−ＣＶＤによりＳｉＯ 2 を形成する場合につ
いて、好ましい。
より、ポリシリコンは前記酸化膜よりエッチング速度が
速く、かつ前記ポリシリコンと同種のものであるので、
好ましい。この場合も、例えば埋め込み材料としてバイ
アスＥＣＲ−ＣＶＤによりＳｉＯ 2 を形成する場合につ
いて、好ましい。
【００１８】
【作用】本発明においては、ポリシリコンと絶縁膜のエ
ッチング速度差を利用することによりエッチバックする
ことでトレンチ外の絶縁膜が完全に除去される。かつ、
トレンチ内の絶縁膜の堆積不足分が犠牲酸化により補償
されるようにすることが可能である。
ッチング速度差を利用することによりエッチバックする
ことでトレンチ外の絶縁膜が完全に除去される。かつ、
トレンチ内の絶縁膜の堆積不足分が犠牲酸化により補償
されるようにすることが可能である。
【００１９】
【実施例】以下図１（ａ）〜（ｅ）を参照して、本発明
の一実施例を説明する。この実施例は、本発明を、微細
化集積化した半導体装置の製造の際におけるシャロート
レンチ素子分離の形成に具体化したものであり、トレン
チ素子分離の平坦化を可能としたものである。但し当然
のことではあるが、本発明は下記の実施例により限定さ
れるものではない。
の一実施例を説明する。この実施例は、本発明を、微細
化集積化した半導体装置の製造の際におけるシャロート
レンチ素子分離の形成に具体化したものであり、トレン
チ素子分離の平坦化を可能としたものである。但し当然
のことではあるが、本発明は下記の実施例により限定さ
れるものではない。
【００２０】本実施例においては、半導体基板１上に酸
化膜４及び易酸化膜５を形成する材料によりこの順に各
膜を形成積層し、これにフォトリソグラフィー技術によ
り溝２を形成し、次いでバイアスＥＣＲ−ＣＶＤ法によ
り形成した絶縁膜３を埋め込み、更に減圧ＣＶＤ法によ
り絶縁膜３，３ａ上に易酸化保護膜６を形成することに
より図１（ａ）に示す構造を得る。なお３ａは溝２外に
形成された絶縁膜を示す。次いでＲＩＥ法等により絶縁
膜３ａの表面が露出するまで易酸化保護膜６をエッチン
グして同図（ｂ）に示す溝（トレンチ）２内の絶縁膜３
を易酸化保護膜６でマスクした構造を得る。更にＲＩＥ
法等により同図（ｃ）に示すように易酸化膜５の表面が
露出するまでエッチングを続ける。その後更に酸化膜４
の表面が露出するまでＲＩＥ法等によるエッチングを継
続して同図（ｄ）に示す構造を得る。この後基板１上に
形成されたすべての面を犠牲酸化する。最終にこの工程
で形成された基板１上の全表面の酸化された膜をエッチ
ング除去して同図（ｅ）に示す構造を得る。
化膜４及び易酸化膜５を形成する材料によりこの順に各
膜を形成積層し、これにフォトリソグラフィー技術によ
り溝２を形成し、次いでバイアスＥＣＲ−ＣＶＤ法によ
り形成した絶縁膜３を埋め込み、更に減圧ＣＶＤ法によ
り絶縁膜３，３ａ上に易酸化保護膜６を形成することに
より図１（ａ）に示す構造を得る。なお３ａは溝２外に
形成された絶縁膜を示す。次いでＲＩＥ法等により絶縁
膜３ａの表面が露出するまで易酸化保護膜６をエッチン
グして同図（ｂ）に示す溝（トレンチ）２内の絶縁膜３
を易酸化保護膜６でマスクした構造を得る。更にＲＩＥ
法等により同図（ｃ）に示すように易酸化膜５の表面が
露出するまでエッチングを続ける。その後更に酸化膜４
の表面が露出するまでＲＩＥ法等によるエッチングを継
続して同図（ｄ）に示す構造を得る。この後基板１上に
形成されたすべての面を犠牲酸化する。最終にこの工程
で形成された基板１上の全表面の酸化された膜をエッチ
ング除去して同図（ｅ）に示す構造を得る。
【００２１】上記の工程は複雑そうではあるが、各エッ
チング工程はすべてＲＩＥ法で行うことができ、好まし
い実施態様としては易酸化膜と易酸化保護膜は共にポリ
Ｓｉで形成されており、酸化膜と絶縁膜はＳｉＯ2 で形
成されているから、上記エッチングはポリＳｉとＳｉＯ
2 の境界での終点判定を行いガスの種類を切り変えるだ
けで連続的に、実質上一工程として行うことができる。
しかして、レジストマスクの代わりにポリＳｉが溝内に
埋め込まれた絶縁膜を保護するから、露光、現像やマス
ク合わせ等の複雑、困難な工程が不要となる。
チング工程はすべてＲＩＥ法で行うことができ、好まし
い実施態様としては易酸化膜と易酸化保護膜は共にポリ
Ｓｉで形成されており、酸化膜と絶縁膜はＳｉＯ2 で形
成されているから、上記エッチングはポリＳｉとＳｉＯ
2 の境界での終点判定を行いガスの種類を切り変えるだ
けで連続的に、実質上一工程として行うことができる。
しかして、レジストマスクの代わりにポリＳｉが溝内に
埋め込まれた絶縁膜を保護するから、露光、現像やマス
ク合わせ等の複雑、困難な工程が不要となる。
【００２２】更に、図１（ｄ）に示すように、ＳｉＯ2
の堆積過剰な領域Ａでは易酸化保護膜はＲＩＥ法による
最終エッチング工程で完全に除去され、一方、堆積不足
領域Ｂでは溝２内残った易酸化保護膜例えばポリＳｉが
犠牲酸化によりＳｉＯ2 に変換され、堆積不足領域Ｂだ
けに絶縁膜ＳｉＯ2 を増加させることができて、埋め込
みの過不足による問題点を解消してシャロートレンチ素
子分離の平坦化が行える。
の堆積過剰な領域Ａでは易酸化保護膜はＲＩＥ法による
最終エッチング工程で完全に除去され、一方、堆積不足
領域Ｂでは溝２内残った易酸化保護膜例えばポリＳｉが
犠牲酸化によりＳｉＯ2 に変換され、堆積不足領域Ｂだ
けに絶縁膜ＳｉＯ2 を増加させることができて、埋め込
みの過不足による問題点を解消してシャロートレンチ素
子分離の平坦化が行える。
【００２３】更に詳しくは本実施例では、半導体基板１
としてシリコン基板１を用い、基板１の表面に例えばパ
ッドＳｉＯ2 からなる酸化膜（厚さ例えば５０〜１００
Å）４を介してポリＳｉからなる易酸化膜（厚さ例えば
５００〜２０００Å）を形成する。
としてシリコン基板１を用い、基板１の表面に例えばパ
ッドＳｉＯ2 からなる酸化膜（厚さ例えば５０〜１００
Å）４を介してポリＳｉからなる易酸化膜（厚さ例えば
５００〜２０００Å）を形成する。
【００２４】次に、０．２μｍ幅の溝２（トレンチ）を
リソグラフィーとドライエッチングを用いて形成した
（溝の深さは例えば１μｍ）後、バイアスＥＣＲ−ＣＶ
ＤによりＳｉＯ2 からなる絶縁膜３で溝２を埋め込む。
リソグラフィーとドライエッチングを用いて形成した
（溝の深さは例えば１μｍ）後、バイアスＥＣＲ−ＣＶ
ＤによりＳｉＯ2 からなる絶縁膜３で溝２を埋め込む。
【００２５】次に、減圧ＣＶＤ法により前記絶縁膜３，
３ａ上にポリＳｉを等方的に堆積して膜厚１０００Åの
易酸化保護膜を形成して図１（ａ）の構造を得る。
３ａ上にポリＳｉを等方的に堆積して膜厚１０００Åの
易酸化保護膜を形成して図１（ａ）の構造を得る。
【００２６】次に、レーザーによる膜厚測定やプラズマ
反応光スペクトルを利用してポリＳｉとＳｉＯ2 の境界
を測定することによって、使用するガスの種類を切り変
えて、ＲＩＥ法によりエッチバックして図１（ｄ）に示
す構造を得る。
反応光スペクトルを利用してポリＳｉとＳｉＯ2 の境界
を測定することによって、使用するガスの種類を切り変
えて、ＲＩＥ法によりエッチバックして図１（ｄ）に示
す構造を得る。
【００２７】次に、犠牲酸化により溝２内の絶縁膜３不
足領域Ｂ内の溝３のポリＳｉをＳｉＯ2 に酸化する。最
終に全面のＳｉＯ2 をパッドＳｉＯ2 と共にＨＦ等でエ
ッチング除去すれば平坦化が完成する。
足領域Ｂ内の溝３のポリＳｉをＳｉＯ2 に酸化する。最
終に全面のＳｉＯ2 をパッドＳｉＯ2 と共にＨＦ等でエ
ッチング除去すれば平坦化が完成する。
【００２８】
【発明の効果】上述の如く本発明によれば、トレンチ埋
め込み後の素子領域の残留ＳｉＯ2 の除去をレジストマ
スクなしに行え、その結果露光やマスク合わせの困難な
しに行える。しかもトレンチ内のＳｉＯ2 絶縁膜埋め込
みの不均一性もマスク用のポリＳｉの残留物の酸化によ
って改善できる。更に埋め込み部は埋め込み絶縁膜の過
不足に関係なくすべて絶縁膜の表面を半導体基板の表面
と同じ高さにできる。
め込み後の素子領域の残留ＳｉＯ2 の除去をレジストマ
スクなしに行え、その結果露光やマスク合わせの困難な
しに行える。しかもトレンチ内のＳｉＯ2 絶縁膜埋め込
みの不均一性もマスク用のポリＳｉの残留物の酸化によ
って改善できる。更に埋め込み部は埋め込み絶縁膜の過
不足に関係なくすべて絶縁膜の表面を半導体基板の表面
と同じ高さにできる。
【００２９】
【図１（ａ）〜（ｅ）】本発明のシャロートレンチ素子
分離の平坦化法の実施例を工程順に示す断面図である。
分離の平坦化法の実施例を工程順に示す断面図である。
【図２（ａ）〜（ｅ）】従来例を工程順に示す断面図で
ある。
ある。
１ 基板 ２ 溝 ３ 絶縁膜 ４ 酸化膜 ５ 易酸化膜 ６ 易酸化保護膜
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/76 H01L 21/316 H01L 21/318 H01L 21/822 H01L 27/04
Claims (2)
- 【請求項１】溝が形成された基板にバイアスＥＣＲ−Ｃ
ＶＤにより絶縁膜を形成することにより該溝を埋め込む
とともに、この埋め込み時に同時に形成された溝部以外
の絶縁膜を除去して素子分離溝を形成する素子分離形成
方法であって、 基板上に酸化膜及び第１のポリシリコン膜をこの順に形
成する工程と、 該酸化膜及び第１のポリシリコン膜が形成された基板に
溝を形成する工程と、 前記酸化膜及び第１のポリシリコン膜を基板上に残した
状態で、かつ基板材料が露出したままの状態で、該溝内
にバイアスＥＣＲ−ＣＶＤにより絶縁膜を埋め込む工程
と、 第２のポリシリコン膜を全面に形成する工程と、 該第２のポリシリコン膜を溝開口部にのみ残して選択的
に除去することにより溝内の絶縁膜の上面全体を該第２
のポリシリコン膜によりマスクした構造を得る工程と、 該第２のポリシリコン膜をマスクとして溝部以外の絶縁
膜を選択的に除去して前記基板上に残した第１のポリシ
リコン膜の表面を露出させる工程と、 更にエッチングを行って前記基板上に残した酸化膜の表
面を露出させる工程とを含むことを特徴とする素子分離
形成方法。 - 【請求項２】トレンチ素子分離を形成する素子分離形成
方法であって、 第１のポリシリコン膜を形成した後、素子分離溝を形成
して該溝内にバイアスＥＣＲＣＶＤにより絶縁膜を埋め
込む工程を行い、 該素子分離溝の形成及び溝埋め込みの後に、第２のポリ
シリコン膜を全面に形成する工程と該第２のポリシリコ
ン膜を溝開口部にのみ残して選択的に除去することによ
り溝内の絶縁膜の上面全体を該第２のポリシリコン膜に
よりマスクした構造を得る工程とを行い、 該第２のポリシリコン膜をマスクとして溝部以外の絶縁
膜を選択的に除去するとともにこの除去工程において前
記第１のポリシリコン膜に素子形成領域を保護する役割
を果たさせることを特徴とする素子分離形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP08957591A JP3160928B2 (ja) | 1991-03-28 | 1991-03-28 | 素子分離形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP08957591A JP3160928B2 (ja) | 1991-03-28 | 1991-03-28 | 素子分離形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0669332A JPH0669332A (ja) | 1994-03-11 |
| JP3160928B2 true JP3160928B2 (ja) | 2001-04-25 |
Family
ID=13974603
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP08957591A Expired - Fee Related JP3160928B2 (ja) | 1991-03-28 | 1991-03-28 | 素子分離形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3160928B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104332410A (zh) * | 2014-11-05 | 2015-02-04 | 上海华力微电子有限公司 | 一种鳍式场效应晶体管的制造方法 |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5436190A (en) * | 1994-11-23 | 1995-07-25 | United Microelectronics Corporation | Method for fabricating semiconductor device isolation using double oxide spacers |
| KR100338937B1 (ko) * | 1999-11-10 | 2002-05-31 | 박종섭 | 반도체 장치의 분리구조 제조방법 |
-
1991
- 1991-03-28 JP JP08957591A patent/JP3160928B2/ja not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104332410A (zh) * | 2014-11-05 | 2015-02-04 | 上海华力微电子有限公司 | 一种鳍式场效应晶体管的制造方法 |
| CN104332410B (zh) * | 2014-11-05 | 2017-12-22 | 上海华力微电子有限公司 | 一种鳍式场效应晶体管的制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0669332A (ja) | 1994-03-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6228727B1 (en) | Method to form shallow trench isolations with rounded corners and reduced trench oxide recess | |
| US6699773B2 (en) | Shallow trench isolation type semiconductor device and method of forming the same | |
| JPS6352468B2 (ja) | ||
| US6033969A (en) | Method of forming a shallow trench isolation that has rounded and protected corners | |
| JPH0410740B2 (ja) | ||
| JPH10223747A (ja) | 半導体装置の製造方法 | |
| JP2745970B2 (ja) | 半導体装置の製造方法 | |
| JP3160928B2 (ja) | 素子分離形成方法 | |
| JPH0521591A (ja) | 半導体装置の製造方法 | |
| JP3127893B2 (ja) | 半導体装置および半導体装置の製造方法 | |
| JP3719854B2 (ja) | 半導体装置の製造方法 | |
| JP2762973B2 (ja) | 半導体装置の製造方法 | |
| JPH11121609A (ja) | 半導体装置の製造方法 | |
| KR100596876B1 (ko) | 반도체 소자의 소자 분리막 형성 방법 | |
| JP3136654B2 (ja) | シャロートレンチ形成方法 | |
| JPH07111288A (ja) | 素子分離の形成方法 | |
| JPH08330410A (ja) | 素子分離方法、素子分離構造、及び半導体装置 | |
| JP2748465B2 (ja) | 半導体装置の製造方法 | |
| JP3923584B2 (ja) | 半導体装置の素子分離膜形成方法 | |
| JPH1126569A (ja) | 半導体装置の製造方法 | |
| JP3190144B2 (ja) | 半導体集積回路の製造方法 | |
| JPH0834241B2 (ja) | 半導体集積回路装置の製造方法 | |
| JP2995948B2 (ja) | 半導体装置の製造方法 | |
| JP3468920B2 (ja) | 半導体装置の素子分離方法 | |
| JP3233149B2 (ja) | 半導体装置の製法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |