JPH07111288A - 素子分離の形成方法 - Google Patents
素子分離の形成方法Info
- Publication number
- JPH07111288A JPH07111288A JP25417593A JP25417593A JPH07111288A JP H07111288 A JPH07111288 A JP H07111288A JP 25417593 A JP25417593 A JP 25417593A JP 25417593 A JP25417593 A JP 25417593A JP H07111288 A JPH07111288 A JP H07111288A
- Authority
- JP
- Japan
- Prior art keywords
- element isolation
- silicon nitride
- nitride film
- silicon
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Local Oxidation Of Silicon (AREA)
- Element Separation (AREA)
- Formation Of Insulating Films (AREA)
Abstract
(57)【要約】
【目的】 マスク工程1回で広い素子分離幅を有する領
域はLOCOS分離法により狭い素子分離幅を有する領
域はトレンチ分離法により素子分離を形成する。 【構成】 シリコン基板101上に形成された第1シリ
コン窒化膜103及び酸化膜102をエッチング除去
し、素子分離領域を開口する。ある一定の素子分離幅以
下の第1素子分離領域を第2シリコン窒化膜106によ
り埋め込む。第1素子分離領域では埋め込まれた第2シ
リコン窒化膜106が開口された第1窒化膜マスク10
3間に残るようエッチングする。第1及び第2シリコン
窒化膜103,106をマスクとし、基板101を選択
的に酸化して素子分離領域109を形成する。第1及び
第2シリコン窒化膜103,106を除去後、第1素子
分離領域の基板101を酸化膜102をマスクとして選
択的にエッチングし、第1素子分離領域を絶縁性膜11
1で埋め込む。
域はLOCOS分離法により狭い素子分離幅を有する領
域はトレンチ分離法により素子分離を形成する。 【構成】 シリコン基板101上に形成された第1シリ
コン窒化膜103及び酸化膜102をエッチング除去
し、素子分離領域を開口する。ある一定の素子分離幅以
下の第1素子分離領域を第2シリコン窒化膜106によ
り埋め込む。第1素子分離領域では埋め込まれた第2シ
リコン窒化膜106が開口された第1窒化膜マスク10
3間に残るようエッチングする。第1及び第2シリコン
窒化膜103,106をマスクとし、基板101を選択
的に酸化して素子分離領域109を形成する。第1及び
第2シリコン窒化膜103,106を除去後、第1素子
分離領域の基板101を酸化膜102をマスクとして選
択的にエッチングし、第1素子分離領域を絶縁性膜11
1で埋め込む。
Description
【0001】
【産業上の利用分野】本発明は、半導体素子間を分離す
るための素子分離の形成方法に係わり、特にLOCOS
分離法とトレンチ分離法による素子分離形成を一括した
パターン形成により形成する素子分離の形成方法に関す
る。
るための素子分離の形成方法に係わり、特にLOCOS
分離法とトレンチ分離法による素子分離形成を一括した
パターン形成により形成する素子分離の形成方法に関す
る。
【0002】
【従来の技術】従来、工程数が少なくかつ安定した特性
が得られ、さらに分離幅に依存せず素子分離を形成する
ことが可能なことからLOCOS分離法による素子分離
形成が広く用いられてきた。しかしながら、近年半導体
素子の微細化が進み従来問題とされなかった領域の微細
化が必要となり、LOCOS分離法により素子分離を形
成した場合、素子分離領域と活性領域の間の遷移領域い
わゆるバーズビーク領域が素子に対して占める面積が素
子の微細化を妨げる最大の要因として問題視されてい
る。一方、このバーズビークをなくす素子分離形成方法
として溝を掘り絶縁物を埋め込むことで素子分離を形成
するトレンチ分離法が提案されている。
が得られ、さらに分離幅に依存せず素子分離を形成する
ことが可能なことからLOCOS分離法による素子分離
形成が広く用いられてきた。しかしながら、近年半導体
素子の微細化が進み従来問題とされなかった領域の微細
化が必要となり、LOCOS分離法により素子分離を形
成した場合、素子分離領域と活性領域の間の遷移領域い
わゆるバーズビーク領域が素子に対して占める面積が素
子の微細化を妨げる最大の要因として問題視されてい
る。一方、このバーズビークをなくす素子分離形成方法
として溝を掘り絶縁物を埋め込むことで素子分離を形成
するトレンチ分離法が提案されている。
【0003】以下図面を参照しながら、上記した従来の
トレンチ分離法を用い素子分離を形成した場合について
説明する。
トレンチ分離法を用い素子分離を形成した場合について
説明する。
【0004】トレンチ分離法としては例えば〔アイイー
ディーエム・テクニカル・ダイジェスト IEDM '83 Tec
hnical Digest p.27 (1983)〕に記載されている。図4
はトレンチ分離法により分離を形成した場合の工程断面
図である。すなわち、シリコン基板401上に素子分離領
域402に対応する部位を開口させたパターンを有するよ
うにフォトレジスト403のマスクを形成し(図4(a))、
開口部のシリコン基板をエッチングにより掘り下げトレ
ンチ404を形成する(図4(b))。フォトレジスト403を
除去した後、シリコン基板401全面にCVD酸化膜405を
堆積することで、トレンチ404内への絶縁物の埋め込み
を行う。次に、CVD酸化膜405上の段差部にパターン
を有するように反転マスク406を形成する(図4(c))。
さらに基板全面にフォトレジスト408をコートすること
で基板表面の平坦化を行う(図4(d))。最後にフォト
レジスト408と反転マスク406とCVD酸化膜405のエッ
チングレートが同一となる条件でシリコン基板401表面
より活性領域409のシリコン表面が露出するまでエッチ
ングを行うことで素子分離を形成する(図4(e))。
ディーエム・テクニカル・ダイジェスト IEDM '83 Tec
hnical Digest p.27 (1983)〕に記載されている。図4
はトレンチ分離法により分離を形成した場合の工程断面
図である。すなわち、シリコン基板401上に素子分離領
域402に対応する部位を開口させたパターンを有するよ
うにフォトレジスト403のマスクを形成し(図4(a))、
開口部のシリコン基板をエッチングにより掘り下げトレ
ンチ404を形成する(図4(b))。フォトレジスト403を
除去した後、シリコン基板401全面にCVD酸化膜405を
堆積することで、トレンチ404内への絶縁物の埋め込み
を行う。次に、CVD酸化膜405上の段差部にパターン
を有するように反転マスク406を形成する(図4(c))。
さらに基板全面にフォトレジスト408をコートすること
で基板表面の平坦化を行う(図4(d))。最後にフォト
レジスト408と反転マスク406とCVD酸化膜405のエッ
チングレートが同一となる条件でシリコン基板401表面
より活性領域409のシリコン表面が露出するまでエッチ
ングを行うことで素子分離を形成する(図4(e))。
【0005】一方、DRAM等のデバイスではメモリセ
ル等のバーズビーク縮小が重要視される素子分離部分の
みトレンチ分離法により素子分離を形成し、周辺回路部
のワードドライバー等の素子分離間隔が広く絶縁性膜埋
め込みの困難な広い領域の素子分離はLOCOS分離法
により素子分離を形成するトレンチ分離法も提案されて
おり、例えば〔アイイーディーエム・テクニカルダイジ
ェスト IEDM Technical Digest p.275 (1992)〕に記載
されている。
ル等のバーズビーク縮小が重要視される素子分離部分の
みトレンチ分離法により素子分離を形成し、周辺回路部
のワードドライバー等の素子分離間隔が広く絶縁性膜埋
め込みの困難な広い領域の素子分離はLOCOS分離法
により素子分離を形成するトレンチ分離法も提案されて
おり、例えば〔アイイーディーエム・テクニカルダイジ
ェスト IEDM Technical Digest p.275 (1992)〕に記載
されている。
【0006】図5は分離幅の広い領域をLOCOS分離
法で、分離幅の狭い領域をトレンチ分離法で分離を形成
した場合の工程断面図である。すなわち、シリコン基板
501上に下敷酸化膜502及びシリコン窒化膜503を形成す
る(図5(a))。絶縁性膜埋め込みが困難な広い分離幅
を有する素子分離領域A504に対応する部位を開口させ
たパターンを有するLOCOS形成用レジストマスク50
5を形成し、開口部のシリコン窒化膜をエッチングによ
り除去する(図5(b))。LOCOS形成用レジストマ
スク505を除去した後、シリコン窒化膜をマスクとして
シリコン基板を酸化し素子分離用酸化膜506を形成する
(図5(c))。次に、シリコン窒化膜を除去し(図5
(d))、絶縁性膜埋め込みが容易な狭い分離幅を有する
素子分離領域B507に対応する部位を開口させたパター
ンを有するトレンチ形成用レジストマスク508を形成し
(図5(e))、開口部のシリコン基板をエッチングによ
り掘り下げトレンチ509を形成する(図5(f))。トレン
チ形成用レジストマスク508を除去した後シリコン基板5
01全面にCVD酸化膜510を堆積することで、トレンチ5
09内への絶縁物の埋め込みを行う(図5(g))。最後に
シリコン基板501表面より活性領域511のシリコン表面が
露出するまでCVD酸化膜510のエッチングを行うこと
で狭い分離幅を有する領域の素子分離を形成する(図5
(h))。
法で、分離幅の狭い領域をトレンチ分離法で分離を形成
した場合の工程断面図である。すなわち、シリコン基板
501上に下敷酸化膜502及びシリコン窒化膜503を形成す
る(図5(a))。絶縁性膜埋め込みが困難な広い分離幅
を有する素子分離領域A504に対応する部位を開口させ
たパターンを有するLOCOS形成用レジストマスク50
5を形成し、開口部のシリコン窒化膜をエッチングによ
り除去する(図5(b))。LOCOS形成用レジストマ
スク505を除去した後、シリコン窒化膜をマスクとして
シリコン基板を酸化し素子分離用酸化膜506を形成する
(図5(c))。次に、シリコン窒化膜を除去し(図5
(d))、絶縁性膜埋め込みが容易な狭い分離幅を有する
素子分離領域B507に対応する部位を開口させたパター
ンを有するトレンチ形成用レジストマスク508を形成し
(図5(e))、開口部のシリコン基板をエッチングによ
り掘り下げトレンチ509を形成する(図5(f))。トレン
チ形成用レジストマスク508を除去した後シリコン基板5
01全面にCVD酸化膜510を堆積することで、トレンチ5
09内への絶縁物の埋め込みを行う(図5(g))。最後に
シリコン基板501表面より活性領域511のシリコン表面が
露出するまでCVD酸化膜510のエッチングを行うこと
で狭い分離幅を有する領域の素子分離を形成する(図5
(h))。
【0007】
【発明が解決しようとする課題】しかしながら上記のよ
うな構成のトレンチ分離形成方法では、様々な素子分離
幅を有する半導体装置形成のために、素子分離幅の広い
領域には素子分離幅から、埋め込み用のCVD酸化膜の
膜厚と反転マスクの合わせ精度を考慮した寸法分だけ縮
小した反転マスク406を形成し、さらに平坦化のために
基板全面にフォトレジスト408をコートした後CVD酸
化膜のエッチングを行う必要があった。しかしながら、
ある特定の分離幅ではCVD酸化膜の膜厚とマスク合わ
せ精度による寸法縮小分により反転マスクの寸法がフォ
トパターニングの最小寸法以下となり、反転マスク406
を形成することが出来ない最小寸法以下領域407が発生
し、平坦化のための基板全面へのレジストコート後も表
面で段差が発生する。このような平坦化が十分に行わて
いないシリコン基板のエッチバックを行った場合、エッ
チバック後も表面段差を反映した段差が酸化膜スパイク
410として素子分離領域に残存し以降のシリコン基板表
面へのパターン形成に影響を及ぼす。また、反転マスク
を形成できない最小寸法以下領域407が発生しないよう
に素子分離幅を設定した場合、半導体装置設計の自由度
が低下するという問題を有していた。
うな構成のトレンチ分離形成方法では、様々な素子分離
幅を有する半導体装置形成のために、素子分離幅の広い
領域には素子分離幅から、埋め込み用のCVD酸化膜の
膜厚と反転マスクの合わせ精度を考慮した寸法分だけ縮
小した反転マスク406を形成し、さらに平坦化のために
基板全面にフォトレジスト408をコートした後CVD酸
化膜のエッチングを行う必要があった。しかしながら、
ある特定の分離幅ではCVD酸化膜の膜厚とマスク合わ
せ精度による寸法縮小分により反転マスクの寸法がフォ
トパターニングの最小寸法以下となり、反転マスク406
を形成することが出来ない最小寸法以下領域407が発生
し、平坦化のための基板全面へのレジストコート後も表
面で段差が発生する。このような平坦化が十分に行わて
いないシリコン基板のエッチバックを行った場合、エッ
チバック後も表面段差を反映した段差が酸化膜スパイク
410として素子分離領域に残存し以降のシリコン基板表
面へのパターン形成に影響を及ぼす。また、反転マスク
を形成できない最小寸法以下領域407が発生しないよう
に素子分離幅を設定した場合、半導体装置設計の自由度
が低下するという問題を有していた。
【0008】一方、素子分離幅の広い領域の素子分離を
LOCOS分離法により形成する場合、活性領域はLO
COS形成用レジストマスク505およびトレンチ形成用
レジストマスク508により形成されるため、ある特定の
分離幅でエッチバック後も段差が発生する事はない。し
かしながら、LOCOS形成用フォトレジストマスクと
トレンチ形成用フォトレジストマスク間の合わせ精度に
対するマージンが必要とされるため、合わせ精度分だけ
微細化が行えないという問題を有していた。
LOCOS分離法により形成する場合、活性領域はLO
COS形成用レジストマスク505およびトレンチ形成用
レジストマスク508により形成されるため、ある特定の
分離幅でエッチバック後も段差が発生する事はない。し
かしながら、LOCOS形成用フォトレジストマスクと
トレンチ形成用フォトレジストマスク間の合わせ精度に
対するマージンが必要とされるため、合わせ精度分だけ
微細化が行えないという問題を有していた。
【0009】本発明はかかる点に鑑みてなされたもの
で、素子分離形成のためのフォトレジストマスクを分離
幅によって分ける事なく、分離幅の広い領域はLOCO
S分離法により素子分離を形成し、分離幅の狭い領域は
トレンチ分離法により素子分離を形成することで、全て
の分離幅において分離領域に段差の発生、半導体装置設
計の自由度を低下、フォトレジストマスク合わせ精度に
起因する微細化を妨げる事なく、さらにフォトレジスト
マスク形成工程数の増加に伴う工程の複雑化を排除した
素子分離を形成することを目的とする。
で、素子分離形成のためのフォトレジストマスクを分離
幅によって分ける事なく、分離幅の広い領域はLOCO
S分離法により素子分離を形成し、分離幅の狭い領域は
トレンチ分離法により素子分離を形成することで、全て
の分離幅において分離領域に段差の発生、半導体装置設
計の自由度を低下、フォトレジストマスク合わせ精度に
起因する微細化を妨げる事なく、さらにフォトレジスト
マスク形成工程数の増加に伴う工程の複雑化を排除した
素子分離を形成することを目的とする。
【0010】
【課題を解決するための手段】上記問題点を解決するた
めに、具体的に請求項1の発明の講じた手段は、様々な
分離幅を有する半導体装置に素子分離を形成する方法と
して、シリコン基板上に下敷酸化膜を形成する工程と、
この下敷酸化膜上に第1シリコン窒化膜を形成する工程
と、マスクを用いて、少なくとも前記第1シリコン窒化
膜をエッチング除去し、ある一定の素子分離幅以下の第
1素子分離領域及びある一定の素子分離幅以上の第2素
子分離領域を含む素子分離領域に対応する部位を開口す
る工程と、前記第1素子分離領域が第2シリコン窒化膜
により埋め込まれるよう、第2シリコン窒化膜を全面に
形成する工程と、前記第1素子分離領域では、前記埋め
込まれた第2シリコン窒化膜が開口された第1窒化膜マ
スク間に残り、前記第2素子分離領域では、第2シリコ
ン窒化膜が除去されるようエッチングする工程と、前記
第1シリコン窒化膜及び第2シリコン窒化膜をマスクと
し、前記シリコン基板を選択的に酸化して第2素子分離
領域を形成する工程と、前記第1及び第2シリコン窒化
膜を除去する工程と、前記第1素子分離領域のシリコン
基板を前記下敷酸化膜をマスクとして選択的にエッチン
グする工程と、前記シリコン基板表面全面に、前記エッ
チングされた第1素子分離領域が埋め込まれるように絶
縁性膜を形成する工程と、前記絶縁性膜を素子領域のシ
リコン基板表面が現れるように除去する工程とを備えた
方法としたものである。
めに、具体的に請求項1の発明の講じた手段は、様々な
分離幅を有する半導体装置に素子分離を形成する方法と
して、シリコン基板上に下敷酸化膜を形成する工程と、
この下敷酸化膜上に第1シリコン窒化膜を形成する工程
と、マスクを用いて、少なくとも前記第1シリコン窒化
膜をエッチング除去し、ある一定の素子分離幅以下の第
1素子分離領域及びある一定の素子分離幅以上の第2素
子分離領域を含む素子分離領域に対応する部位を開口す
る工程と、前記第1素子分離領域が第2シリコン窒化膜
により埋め込まれるよう、第2シリコン窒化膜を全面に
形成する工程と、前記第1素子分離領域では、前記埋め
込まれた第2シリコン窒化膜が開口された第1窒化膜マ
スク間に残り、前記第2素子分離領域では、第2シリコ
ン窒化膜が除去されるようエッチングする工程と、前記
第1シリコン窒化膜及び第2シリコン窒化膜をマスクと
し、前記シリコン基板を選択的に酸化して第2素子分離
領域を形成する工程と、前記第1及び第2シリコン窒化
膜を除去する工程と、前記第1素子分離領域のシリコン
基板を前記下敷酸化膜をマスクとして選択的にエッチン
グする工程と、前記シリコン基板表面全面に、前記エッ
チングされた第1素子分離領域が埋め込まれるように絶
縁性膜を形成する工程と、前記絶縁性膜を素子領域のシ
リコン基板表面が現れるように除去する工程とを備えた
方法としたものである。
【0011】請求項2の発明の講じた手段は、上記請求
項1の発明において、第1下敷酸化膜と第1シリコン窒
化膜間にシリコン膜を形成する工程を有する方法とした
ものである。
項1の発明において、第1下敷酸化膜と第1シリコン窒
化膜間にシリコン膜を形成する工程を有する方法とした
ものである。
【0012】請求項3の発明の講じた手段は、上記請求
項1の発明において、素子分離領域に対応する部位が開
口されたパターンのマスクを用いて、第1シリコン窒化
膜、第1下敷酸化膜およびシリコン基板をエッチングし
シリコン基板の素子分離領域に対応する部位を所定深さ
まで除去し、かつ第1シリコン窒化膜の側部及びシリコ
ン基板の段差部の側部にシリコン窒化膜サイドウォール
を残すよう異方性エッチングする工程を有する方法とし
たものである。
項1の発明において、素子分離領域に対応する部位が開
口されたパターンのマスクを用いて、第1シリコン窒化
膜、第1下敷酸化膜およびシリコン基板をエッチングし
シリコン基板の素子分離領域に対応する部位を所定深さ
まで除去し、かつ第1シリコン窒化膜の側部及びシリコ
ン基板の段差部の側部にシリコン窒化膜サイドウォール
を残すよう異方性エッチングする工程を有する方法とし
たものである。
【0013】請求項4の発明の講じた手段は、上記請求
項2の発明において、素子分離領域に対応する部位が開
口されたパターンのマスクを用いて、第1シリコン窒化
膜、シリコン膜、第1下敷酸化膜およびシリコン基板を
エッチングしシリコン基板の素子分離領域に対応する部
位を所定深さまで除去し、かつ第1シリコン窒化膜の側
部、シリコン膜の側部及びシリコン基板の段差部の側部
にシリコン窒化膜サイドウォールを残すよう異方性エッ
チングする工程を有する方法としたものである。
項2の発明において、素子分離領域に対応する部位が開
口されたパターンのマスクを用いて、第1シリコン窒化
膜、シリコン膜、第1下敷酸化膜およびシリコン基板を
エッチングしシリコン基板の素子分離領域に対応する部
位を所定深さまで除去し、かつ第1シリコン窒化膜の側
部、シリコン膜の側部及びシリコン基板の段差部の側部
にシリコン窒化膜サイドウォールを残すよう異方性エッ
チングする工程を有する方法としたものである。
【0014】
【作用】本発明は上記した構成によって請求項1の発明
では、素子分離幅の広い領域は選択酸化が行われ素子分
離領域が形成される。一方、素子分離幅の狭い領域では
埋め込まれた第2シリコン窒化膜により選択酸化がなさ
れない。さらに第1シリコン窒化膜及び第2シリコン窒
化膜を除去した後、素子分離幅の狭い領域に相当する部
分のシリコン基板をエッチングしトレンチ分離を形成す
ることで、フォトレジストマスク形成工程1回で素子分
離幅の広い領域の素子分離をLOCOS分離法により、
素子分離幅の狭い領域の素子分離をトレンチ分離法によ
り形成することが可能となり、マスク合わせ精度に起因
する微細化の阻害、およびフォトレジストマスク形成工
程数の増加に伴う工程の複雑化を引き起こすことがな
い。また、素子分離幅の狭い領域のみをトレンチ分離法
により素子分離形成することで素子分離形成後の平坦化
が容易となる。
では、素子分離幅の広い領域は選択酸化が行われ素子分
離領域が形成される。一方、素子分離幅の狭い領域では
埋め込まれた第2シリコン窒化膜により選択酸化がなさ
れない。さらに第1シリコン窒化膜及び第2シリコン窒
化膜を除去した後、素子分離幅の狭い領域に相当する部
分のシリコン基板をエッチングしトレンチ分離を形成す
ることで、フォトレジストマスク形成工程1回で素子分
離幅の広い領域の素子分離をLOCOS分離法により、
素子分離幅の狭い領域の素子分離をトレンチ分離法によ
り形成することが可能となり、マスク合わせ精度に起因
する微細化の阻害、およびフォトレジストマスク形成工
程数の増加に伴う工程の複雑化を引き起こすことがな
い。また、素子分離幅の狭い領域のみをトレンチ分離法
により素子分離形成することで素子分離形成後の平坦化
が容易となる。
【0015】請求項2の発明では第1シリコン窒化膜と
第1シリコン窒化膜間にシリコン膜を形成することで、
活性領域に残存している第1下敷酸化膜膜厚を減少させ
る事なくトレンチ形成領域に残存している酸化膜のみを
除去した後、酸化膜をマスクとしてシリコンエッチング
により素子分離用トレンチを形成することで、シリコン
エッチングの選択比不足により活性領域表面がエッチン
グされることを防ぐ。さらに、素子分離幅の広い領域の
素子分離形成のためのLOCOS酸化時、第2下敷酸化
膜を通り拡散してきた酸素が吸収されるので活性領域表
面へのバーズビークが侵入が抑制される。また、このシ
リコン膜によりLOCOS酸化時に発生する第1シリコ
ン窒化膜の押圧力によるストレスが緩和され、半導体素
子に電気的な悪影響を及ぼすシリコン基板中の結晶欠陥
の発生も抑制される。
第1シリコン窒化膜間にシリコン膜を形成することで、
活性領域に残存している第1下敷酸化膜膜厚を減少させ
る事なくトレンチ形成領域に残存している酸化膜のみを
除去した後、酸化膜をマスクとしてシリコンエッチング
により素子分離用トレンチを形成することで、シリコン
エッチングの選択比不足により活性領域表面がエッチン
グされることを防ぐ。さらに、素子分離幅の広い領域の
素子分離形成のためのLOCOS酸化時、第2下敷酸化
膜を通り拡散してきた酸素が吸収されるので活性領域表
面へのバーズビークが侵入が抑制される。また、このシ
リコン膜によりLOCOS酸化時に発生する第1シリコ
ン窒化膜の押圧力によるストレスが緩和され、半導体素
子に電気的な悪影響を及ぼすシリコン基板中の結晶欠陥
の発生も抑制される。
【0016】請求項3の発明では、素子分離領域に対応
する部位が開口されたパターンのマスクを用いて、第1
シリコン窒化膜、第1下敷酸化膜およびシリコン基板を
エッチングしシリコン基板の素子分離領域に対応する部
位を所定深さまで除去することで、素子分離用トレンチ
形成を2回のシリコンエッチングに分け、酸化膜をマス
クとしてシリコンエッチングする2回目のシリコンエッ
チング量を減少させることが可能となり、シリコンエッ
チングの選択比不足により活性領域表面がエッチングさ
れることを防ぐ。さらに、素子分離幅の広い領域の素子
分離形成のためのLOCOS酸化時、シリコン窒化膜マ
スク端から活性領域端への実効的なマスク寸法を増加で
き、活性領域表面へのバーズビークの侵入を抑制でき
る。またLOCOS酸化により形成された素子分離用酸
化膜はシリコン基板エッチング分だけ基板深さ方向への
侵入距離を大きくする事が可能となり逆バイアスに電圧
印加された、近接した2つの活性領域間のパンチスルー
耐圧を向上させる工程を有する方法としたものである。
する部位が開口されたパターンのマスクを用いて、第1
シリコン窒化膜、第1下敷酸化膜およびシリコン基板を
エッチングしシリコン基板の素子分離領域に対応する部
位を所定深さまで除去することで、素子分離用トレンチ
形成を2回のシリコンエッチングに分け、酸化膜をマス
クとしてシリコンエッチングする2回目のシリコンエッ
チング量を減少させることが可能となり、シリコンエッ
チングの選択比不足により活性領域表面がエッチングさ
れることを防ぐ。さらに、素子分離幅の広い領域の素子
分離形成のためのLOCOS酸化時、シリコン窒化膜マ
スク端から活性領域端への実効的なマスク寸法を増加で
き、活性領域表面へのバーズビークの侵入を抑制でき
る。またLOCOS酸化により形成された素子分離用酸
化膜はシリコン基板エッチング分だけ基板深さ方向への
侵入距離を大きくする事が可能となり逆バイアスに電圧
印加された、近接した2つの活性領域間のパンチスルー
耐圧を向上させる工程を有する方法としたものである。
【0017】請求項4の発明では、素子分離領域に対応
する部位が開口されたパターンのマスクを用いて、第1
シリコン窒化膜、シリコン膜、第1下敷酸化膜およびシ
リコン基板をエッチングしシリコン基板の素子分離領域
に対応する部位を所定深さまで除去することで、活性領
域に残存している第1下敷酸化膜膜厚を減少させる事な
くトレンチ形成領域に残存している酸化膜のみを除去し
た後、酸化膜をマスクとしてシリコンエッチングにより
素子分離用トレンチを形成し、さらに素子分離用トレン
チ形成を2回のシリコンエッチングに分け、シリコンエ
ッチングする2回目のシリコンエッチング量を減少させ
ることが可能となり、シリコンエッチングの選択比不足
により活性領域表面がエッチングされることを防ぐ。さ
らに、素子分離幅の広い領域の素子分離形成のためのL
OCOS酸化時、シリコン窒化膜マスク端から活性領域
端への実効的なマスク寸法を増加でき、活性領域表面へ
のバーズビークの侵入を抑制できる。またLOCOS酸
化により形成された素子分離用酸化膜はシリコン基板エ
ッチング分だけ基板深さ方向への侵入距離を大きくする
事が可能となり逆バイアスに電圧印加された、近接した
2つの活性領域間のパンチスルー耐圧を向上させる工程
を有する方法としたものである。
する部位が開口されたパターンのマスクを用いて、第1
シリコン窒化膜、シリコン膜、第1下敷酸化膜およびシ
リコン基板をエッチングしシリコン基板の素子分離領域
に対応する部位を所定深さまで除去することで、活性領
域に残存している第1下敷酸化膜膜厚を減少させる事な
くトレンチ形成領域に残存している酸化膜のみを除去し
た後、酸化膜をマスクとしてシリコンエッチングにより
素子分離用トレンチを形成し、さらに素子分離用トレン
チ形成を2回のシリコンエッチングに分け、シリコンエ
ッチングする2回目のシリコンエッチング量を減少させ
ることが可能となり、シリコンエッチングの選択比不足
により活性領域表面がエッチングされることを防ぐ。さ
らに、素子分離幅の広い領域の素子分離形成のためのL
OCOS酸化時、シリコン窒化膜マスク端から活性領域
端への実効的なマスク寸法を増加でき、活性領域表面へ
のバーズビークの侵入を抑制できる。またLOCOS酸
化により形成された素子分離用酸化膜はシリコン基板エ
ッチング分だけ基板深さ方向への侵入距離を大きくする
事が可能となり逆バイアスに電圧印加された、近接した
2つの活性領域間のパンチスルー耐圧を向上させる工程
を有する方法としたものである。
【0018】
【実施例】以下本発明の一実施例の素子分離の形成方法
について、図面を参照しながら説明する。図1(a)〜(j)
は本発明の第1実施例における素子分離の形成方法を示
す工程断面図である。
について、図面を参照しながら説明する。図1(a)〜(j)
は本発明の第1実施例における素子分離の形成方法を示
す工程断面図である。
【0019】まず、シリコン基板101を900℃乾燥酸素雰
囲気にて酸化し第1下敷酸化膜102を20nm形成し、減圧
CVD法により酸化時マスクとなる第1シリコン窒化膜
103を150nm堆積する(同図(a))。
囲気にて酸化し第1下敷酸化膜102を20nm形成し、減圧
CVD法により酸化時マスクとなる第1シリコン窒化膜
103を150nm堆積する(同図(a))。
【0020】そして、このシリコン基板にフォトレジス
ト104によりパターンを形成し、異方性のドライエッチ
ングにより第1シリコン窒化膜103及び第1下敷酸化膜1
02を異方性ドライエッチング(RIE)によりエッチン
グする(同図(b))。
ト104によりパターンを形成し、異方性のドライエッチ
ングにより第1シリコン窒化膜103及び第1下敷酸化膜1
02を異方性ドライエッチング(RIE)によりエッチン
グする(同図(b))。
【0021】その後、フォトレジスト104を除去し(同
図(c))、シリコン基板101を900℃乾燥酸素雰囲気で6nm
酸化することで第2下敷酸化膜105を形成し、シリコン
基板101上にシリコン窒化膜を減圧CVD法により75nm
堆積することで第2シリコン窒化膜106を形成する。75n
mの膜厚の第2シリコン窒化膜の形成により素子分離幅
0.15μm以下の素子分離幅を有するトレンチ分離形成領
域107は第2シリコン窒化膜による埋め込みが形成され
る(同図(d))。さらに、第2シリコン窒化膜107を異方
性のドライエッチングすることでシリコン窒化膜サイド
ウォール108を形成する(同図(e))。
図(c))、シリコン基板101を900℃乾燥酸素雰囲気で6nm
酸化することで第2下敷酸化膜105を形成し、シリコン
基板101上にシリコン窒化膜を減圧CVD法により75nm
堆積することで第2シリコン窒化膜106を形成する。75n
mの膜厚の第2シリコン窒化膜の形成により素子分離幅
0.15μm以下の素子分離幅を有するトレンチ分離形成領
域107は第2シリコン窒化膜による埋め込みが形成され
る(同図(d))。さらに、第2シリコン窒化膜107を異方
性のドライエッチングすることでシリコン窒化膜サイド
ウォール108を形成する(同図(e))。
【0022】次に、シリコン基板101を1000℃ウェット
雰囲気で350nm酸化させることで素子分離用酸化膜109を
形成し(同図(f))、シリコン窒化膜を150℃程度に加熱
したリン酸により除去し、さらに、基板全面を6nm酸化
膜エッチングを行うことで、トレンチ分離形成領域107
に残存している第2下敷酸化膜のみエッチング除去し、
トレンチ分離形成領域107はシリコン基板表面を露出さ
せる(同図(g))。そして、第1下敷酸化膜102及び素子
分離用酸化膜110をマスクにシリコン基板101を200nmの
深さでエッチングすることで素子分離用トレンチ110が
形成される(同図(h))。
雰囲気で350nm酸化させることで素子分離用酸化膜109を
形成し(同図(f))、シリコン窒化膜を150℃程度に加熱
したリン酸により除去し、さらに、基板全面を6nm酸化
膜エッチングを行うことで、トレンチ分離形成領域107
に残存している第2下敷酸化膜のみエッチング除去し、
トレンチ分離形成領域107はシリコン基板表面を露出さ
せる(同図(g))。そして、第1下敷酸化膜102及び素子
分離用酸化膜110をマスクにシリコン基板101を200nmの
深さでエッチングすることで素子分離用トレンチ110が
形成される(同図(h))。
【0023】さらに、絶縁性膜として基板全面に減圧C
VD法により埋め込み用酸化膜111を150nmの膜厚で形成
し、素子分離用トレンチ111内を絶縁性膜で埋め込む
(同図(i))。
VD法により埋め込み用酸化膜111を150nmの膜厚で形成
し、素子分離用トレンチ111内を絶縁性膜で埋め込む
(同図(i))。
【0024】最後にシリコン基板101表面を活性領域112
のシリコン基板表面が露出するまでエッチバックするこ
とで活性領域112並びに素子分離用酸化膜110で形成され
た素子分離領域A113と素子分離用トレンチ内が絶縁性
膜により埋め込まれた素子分離領域B114が形成される
(同図(j))。
のシリコン基板表面が露出するまでエッチバックするこ
とで活性領域112並びに素子分離用酸化膜110で形成され
た素子分離領域A113と素子分離用トレンチ内が絶縁性
膜により埋め込まれた素子分離領域B114が形成される
(同図(j))。
【0025】上記第1実施例では1回のフォトレジスト
によるマスク形成工程で、第2シリコン窒化膜の膜厚を
制御することで、ある一定の素子分離幅より広くトレン
チ分離法により素子分離を形成した場合、トレンチへの
絶縁性膜の埋め込みが困難な素子分離幅を有する素子分
離領域はLOCOS分離法により素子分離を形成し、あ
る一定の素子分離幅より狭く、LOCOS分離法を用い
た場合バーズビークにより素子分離を形成できない狭い
素子分離幅を有する素子分離領域はトレンチ分離法によ
り素子分離を形成することが可能となる。
によるマスク形成工程で、第2シリコン窒化膜の膜厚を
制御することで、ある一定の素子分離幅より広くトレン
チ分離法により素子分離を形成した場合、トレンチへの
絶縁性膜の埋め込みが困難な素子分離幅を有する素子分
離領域はLOCOS分離法により素子分離を形成し、あ
る一定の素子分離幅より狭く、LOCOS分離法を用い
た場合バーズビークにより素子分離を形成できない狭い
素子分離幅を有する素子分離領域はトレンチ分離法によ
り素子分離を形成することが可能となる。
【0026】次に、図2は本発明の第2実施例における
素子分離の形成方法を示す工程断面図である。
素子分離の形成方法を示す工程断面図である。
【0027】まず、シリコン基板201を900℃乾燥酸素雰
囲気にて酸化し第1下敷酸化膜202を10nm形成し、減圧
CVD法によりストレス緩和並びに酸素吸収のためのポ
リシリコン203を50nm堆積する。さらに酸化時マスクと
なる第1シリコン窒化膜204を減圧CVD法にて200nm堆
積する(同図(a))。そして、このシリコン基板にフォ
トレジスト205によりパターンを形成し、フォトレジス
トパターンをマスクとし、異方性のドライエッチングに
より第1シリコン窒化膜204、ポリシリコン203ならびに
第1下敷酸化膜202を異方性ドライエッチング(RI
E)によりエッチングする(同図(b))。
囲気にて酸化し第1下敷酸化膜202を10nm形成し、減圧
CVD法によりストレス緩和並びに酸素吸収のためのポ
リシリコン203を50nm堆積する。さらに酸化時マスクと
なる第1シリコン窒化膜204を減圧CVD法にて200nm堆
積する(同図(a))。そして、このシリコン基板にフォ
トレジスト205によりパターンを形成し、フォトレジス
トパターンをマスクとし、異方性のドライエッチングに
より第1シリコン窒化膜204、ポリシリコン203ならびに
第1下敷酸化膜202を異方性ドライエッチング(RI
E)によりエッチングする(同図(b))。
【0028】その後、フォトレジスト205を除去し、シ
リコン基板201を900℃乾燥酸素雰囲気で6nm酸化するこ
とで第2下敷酸化膜206を形成し(同図(c))、シリコン
基板201上にシリコン窒化膜を減圧CVD法により75nm
堆積することで第2シリコン窒化膜207を形成する。75n
mの膜厚の第2シリコン窒化膜207の形成により素子分離
幅0.15μm以下の素子分離幅を有するトレンチ分離形成
領域208は第2シリコン窒化膜207による埋め込みが形成
される(同図(d))。
リコン基板201を900℃乾燥酸素雰囲気で6nm酸化するこ
とで第2下敷酸化膜206を形成し(同図(c))、シリコン
基板201上にシリコン窒化膜を減圧CVD法により75nm
堆積することで第2シリコン窒化膜207を形成する。75n
mの膜厚の第2シリコン窒化膜207の形成により素子分離
幅0.15μm以下の素子分離幅を有するトレンチ分離形成
領域208は第2シリコン窒化膜207による埋め込みが形成
される(同図(d))。
【0029】さらに、第2シリコン窒化膜207を異方性
のドライエッチングすることでシリコン窒化膜サイドウ
ォール209を形成する(同図(e))。次に、シリコン基板
201を1000℃ウェット雰囲気で350nm酸化させることで素
子分離用酸化膜210を形成し(同図(f))、シリコン窒化
膜を150℃程度に加熱したリン酸により除去する(同図
(g))。
のドライエッチングすることでシリコン窒化膜サイドウ
ォール209を形成する(同図(e))。次に、シリコン基板
201を1000℃ウェット雰囲気で350nm酸化させることで素
子分離用酸化膜210を形成し(同図(f))、シリコン窒化
膜を150℃程度に加熱したリン酸により除去する(同図
(g))。
【0030】そして、基板全面をポリシリコンをマスク
に酸化膜エッチングし、トレンチ分離形成領域208に残
存している第2下敷酸化膜を6nmのみをエッチング除去
し、その後、酸化膜をマスクに基板全面をポリシリコン
が除去されるよう200nmのエッチング深さでシリコンエ
ッチングすることで、素子分離用トレンチ211の形成及
びポリシリコンの除去を行なう(同図(h)参照)。
に酸化膜エッチングし、トレンチ分離形成領域208に残
存している第2下敷酸化膜を6nmのみをエッチング除去
し、その後、酸化膜をマスクに基板全面をポリシリコン
が除去されるよう200nmのエッチング深さでシリコンエ
ッチングすることで、素子分離用トレンチ211の形成及
びポリシリコンの除去を行なう(同図(h)参照)。
【0031】さらに、絶縁性膜として基板全面に減圧C
VD法により埋め込み用酸化膜212を150nmの膜厚で形成
し、素子分離用トレンチ211内を絶縁性膜で埋め込む
(同図(i)参照)。
VD法により埋め込み用酸化膜212を150nmの膜厚で形成
し、素子分離用トレンチ211内を絶縁性膜で埋め込む
(同図(i)参照)。
【0032】最後にシリコン基板101表面を活性領域213
のシリコン基板表面が露出するまでエッチバックするこ
とで活性領域213並びに素子分離用酸化膜210で形成され
た素子分離領域A214と素子分離用トレンチ内が絶縁性
膜により埋め込まれた素子分離領域B215が形成される
(同図(j))。
のシリコン基板表面が露出するまでエッチバックするこ
とで活性領域213並びに素子分離用酸化膜210で形成され
た素子分離領域A214と素子分離用トレンチ内が絶縁性
膜により埋め込まれた素子分離領域B215が形成される
(同図(j))。
【0033】上記第2実施例では上記第1実施例と同様
に、1回のフォトレジストによるマスク形成工程で、ト
レンチへの絶縁性膜の埋め込みが困難な素子分離幅を有
する素子分離領域はLOCOS分離法で、LOCOS分
離法を用いた場合バーズビークにより素子分離を形成で
きない狭い素子分離幅を有する素子分離領域はトレンチ
分離法で素子分離を形成できることに加え、基板全面を
ポリシリコンをマスクに酸化膜エッチングし、素子分離
用トレンチ211の形成前にトレンチ分離形成領域208に残
存している第2下敷酸化膜を6nmのみをエッチング除去
することで活性領域213上に残存しているポリシリコン2
03ならびに第1下敷酸化膜の膜厚減少は発生しない。そ
のため、素子分離用トレンチ211形成のためのシリコン
エッチング時、シリコンと酸化膜のエッチング選択比が
多少悪くても活性領域上に残存している第1下敷酸化膜
がシリコンエッチング中になくなり活性領域表面がエッ
チングされる危険性がなくなる。さらに、ポリシリコン
203を形成することで、素子分離用酸化膜210によって分
離された活性領域においても、バーズビーク侵入が抑え
られる、ポリシリコンによりストレスの緩和がなされ電
気的な悪影響が排除できる等という利点を有する。
に、1回のフォトレジストによるマスク形成工程で、ト
レンチへの絶縁性膜の埋め込みが困難な素子分離幅を有
する素子分離領域はLOCOS分離法で、LOCOS分
離法を用いた場合バーズビークにより素子分離を形成で
きない狭い素子分離幅を有する素子分離領域はトレンチ
分離法で素子分離を形成できることに加え、基板全面を
ポリシリコンをマスクに酸化膜エッチングし、素子分離
用トレンチ211の形成前にトレンチ分離形成領域208に残
存している第2下敷酸化膜を6nmのみをエッチング除去
することで活性領域213上に残存しているポリシリコン2
03ならびに第1下敷酸化膜の膜厚減少は発生しない。そ
のため、素子分離用トレンチ211形成のためのシリコン
エッチング時、シリコンと酸化膜のエッチング選択比が
多少悪くても活性領域上に残存している第1下敷酸化膜
がシリコンエッチング中になくなり活性領域表面がエッ
チングされる危険性がなくなる。さらに、ポリシリコン
203を形成することで、素子分離用酸化膜210によって分
離された活性領域においても、バーズビーク侵入が抑え
られる、ポリシリコンによりストレスの緩和がなされ電
気的な悪影響が排除できる等という利点を有する。
【0034】次に、図3は本発明の第3実施例における
素子分離の形成方法を示す工程断面図である。
素子分離の形成方法を示す工程断面図である。
【0035】まず、シリコン基板301を900℃乾燥酸素雰
囲気にて酸化し第1下敷酸化膜302を20nm形成し、減圧
CVD法により酸化時マスクとなる第1シリコン窒化膜
303を150nm堆積する(同図(a))。そして、このシリコ
ン基板にフォトレジスト304によりパターンを形成し、
異方性のドライエッチングにより第1シリコン窒化膜30
3、第1下敷酸化膜302ならびにシリコン基板301を異方
性ドライエッチング(RIE)により50nmエッチングし
シリコンリセス305を形成する(同図(b))。
囲気にて酸化し第1下敷酸化膜302を20nm形成し、減圧
CVD法により酸化時マスクとなる第1シリコン窒化膜
303を150nm堆積する(同図(a))。そして、このシリコ
ン基板にフォトレジスト304によりパターンを形成し、
異方性のドライエッチングにより第1シリコン窒化膜30
3、第1下敷酸化膜302ならびにシリコン基板301を異方
性ドライエッチング(RIE)により50nmエッチングし
シリコンリセス305を形成する(同図(b))。
【0036】その後、フォトレジスト304を除去し、シ
リコン基板301を900℃乾燥酸素雰囲気で6nm酸化するこ
とで第2下敷酸化膜306を形成し(同図(c))、シリコン
基板301上にシリコン窒化膜を減圧CVD法により75nm
堆積することで第2シリコン窒化膜307を形成する。75n
mの膜厚の第2シリコン窒化膜307の形成により素子分離
幅0.15μm以下の素子分離幅を有するトレンチ分離形成
領域308は第2シリコン窒化膜307による埋め込みが形成
される(同図(d))。さらに、第2シリコン窒化膜306を
異方性のドライエッチングすることでシリコン窒化膜サ
イドウォール308を形成する(同図(e))。次に、シリコ
ン基板301を1000℃ウェット雰囲気で350nm酸化させるこ
とで素子分離用酸化膜310を形成する(同図(f))。
リコン基板301を900℃乾燥酸素雰囲気で6nm酸化するこ
とで第2下敷酸化膜306を形成し(同図(c))、シリコン
基板301上にシリコン窒化膜を減圧CVD法により75nm
堆積することで第2シリコン窒化膜307を形成する。75n
mの膜厚の第2シリコン窒化膜307の形成により素子分離
幅0.15μm以下の素子分離幅を有するトレンチ分離形成
領域308は第2シリコン窒化膜307による埋め込みが形成
される(同図(d))。さらに、第2シリコン窒化膜306を
異方性のドライエッチングすることでシリコン窒化膜サ
イドウォール308を形成する(同図(e))。次に、シリコ
ン基板301を1000℃ウェット雰囲気で350nm酸化させるこ
とで素子分離用酸化膜310を形成する(同図(f))。
【0037】さらに、シリコン窒化膜を150℃程度に加
熱したリン酸により除去し、基板全面を6nm酸化膜エッ
チングを行うことで、トレンチ分離形成領域308に残存
している第2下敷酸化膜のみエッチング除去し、トレン
チ分離形成領域308はシリコン基板表面を露出させる
(同図(g))。そして、第1下敷酸化膜302並びに素子分
離用酸化膜310をマスクにシリコン基板301を150nmの深
さでエッチングすることで素子分離用トレンチ311が形
成される(同図(h))。さらに、絶縁性膜として基板全
面に減圧CVD法により埋め込み用酸化膜312を150nmの
膜厚で形成し、素子分離用トレンチ311内を絶縁性膜で
埋め込む(同図(i))。
熱したリン酸により除去し、基板全面を6nm酸化膜エッ
チングを行うことで、トレンチ分離形成領域308に残存
している第2下敷酸化膜のみエッチング除去し、トレン
チ分離形成領域308はシリコン基板表面を露出させる
(同図(g))。そして、第1下敷酸化膜302並びに素子分
離用酸化膜310をマスクにシリコン基板301を150nmの深
さでエッチングすることで素子分離用トレンチ311が形
成される(同図(h))。さらに、絶縁性膜として基板全
面に減圧CVD法により埋め込み用酸化膜312を150nmの
膜厚で形成し、素子分離用トレンチ311内を絶縁性膜で
埋め込む(同図(i))。
【0038】最後にシリコン基板301表面を活性領域313
のシリコン基板表面が露出するまでエッチバックするこ
とで活性領域313並びに素子分離用酸化膜310で形成され
た素子分離領域A 314と素子分離用トレンチ内が絶縁性
膜により埋め込まれた素子分離領域B 315が形成される
(同図(j))。
のシリコン基板表面が露出するまでエッチバックするこ
とで活性領域313並びに素子分離用酸化膜310で形成され
た素子分離領域A 314と素子分離用トレンチ内が絶縁性
膜により埋め込まれた素子分離領域B 315が形成される
(同図(j))。
【0039】上記第3実施例では上記第1実施例と同様
に、1回のフォトレジストによるマスク形成工程で、ト
レンチへの絶縁性膜の埋め込みが困難な素子分離幅を有
する素子分離領域はLOCOS分離法で、LOCOS分
離法を用いた場合バーズビークにより素子分離を形成で
きない狭い素子分離幅を有する素子分離領域はトレンチ
分離法で素子分離を形成できることに加え、素子分離用
トレンチ310はシリコンリセス305と第1下敷酸化膜302
並びに素子分離用酸化膜309をマスクに行うシリコンエ
ッチングの2段階のエッチングにより形成される。その
ため、素子分離用トレンチ310形成のためのシリコンッ
チング時、シリコンと酸化膜のエッチング選択比が多少
悪くても、第1実施例と同じトレンチ深さを得るための
エッチング量は第1実施例の場合と比較して、シリコン
リセス305分だけ少なくてすむ。その結果、活性領域上
に残存している第1下敷酸化膜が、素子分離用トレンチ
310形成のためのシリコンエッチング中になくなり活性
領域表面がエッチングされる危険性がなくなる。
に、1回のフォトレジストによるマスク形成工程で、ト
レンチへの絶縁性膜の埋め込みが困難な素子分離幅を有
する素子分離領域はLOCOS分離法で、LOCOS分
離法を用いた場合バーズビークにより素子分離を形成で
きない狭い素子分離幅を有する素子分離領域はトレンチ
分離法で素子分離を形成できることに加え、素子分離用
トレンチ310はシリコンリセス305と第1下敷酸化膜302
並びに素子分離用酸化膜309をマスクに行うシリコンエ
ッチングの2段階のエッチングにより形成される。その
ため、素子分離用トレンチ310形成のためのシリコンッ
チング時、シリコンと酸化膜のエッチング選択比が多少
悪くても、第1実施例と同じトレンチ深さを得るための
エッチング量は第1実施例の場合と比較して、シリコン
リセス305分だけ少なくてすむ。その結果、活性領域上
に残存している第1下敷酸化膜が、素子分離用トレンチ
310形成のためのシリコンエッチング中になくなり活性
領域表面がエッチングされる危険性がなくなる。
【0040】さらに、シリコンリセス305により、素子
分離用酸化膜310によって分離された活性領域において
も、シリコンリセス305分だけ第2シリコン窒化膜端と
活性領域端部との距離が長くなり、活性領域へのバーズ
ビーク侵入が抑えられるという利点を有する。
分離用酸化膜310によって分離された活性領域において
も、シリコンリセス305分だけ第2シリコン窒化膜端と
活性領域端部との距離が長くなり、活性領域へのバーズ
ビーク侵入が抑えられるという利点を有する。
【0041】なお、上記第1、第2並びに第3実施例に
おいて第1下敷酸化膜102、202ならびに303をシリコン
基板101、201並びに301を酸化することで形成したがC
VD酸化膜を堆積し形成してもよい。同様に第1、第2
並びに第3実施例において第2下敷酸化膜105、206なら
びに306をシリコン基板101、201並びに301を酸化するこ
とで形成したがCVD酸化膜を堆積し形成してもよい。
おいて第1下敷酸化膜102、202ならびに303をシリコン
基板101、201並びに301を酸化することで形成したがC
VD酸化膜を堆積し形成してもよい。同様に第1、第2
並びに第3実施例において第2下敷酸化膜105、206なら
びに306をシリコン基板101、201並びに301を酸化するこ
とで形成したがCVD酸化膜を堆積し形成してもよい。
【0042】また、第2実施例においてシリコン層とし
てポリシリコン203としたが、アモルファスシリコンを
用いてもよい。
てポリシリコン203としたが、アモルファスシリコンを
用いてもよい。
【0043】また、第2実施例においてはポリシリコン
203膜厚が素子分離用トレンチ深さ200nmより大きいため
ポリシリコン除去と素子分離用トレンチ211形成のため
のエッチングを一括して行ったが、第1下敷酸化膜20
2、第2下敷酸化膜206並びに素子分離用酸化膜210をマ
スクとしてポリシリコン203除去を行った後、第2下敷
酸化膜206のみ除去するような6nmのエッチング量で酸化
膜エッチングを行いトレンチ分離形成領域208のシリコ
ン基板表面を露出させた後、第1下敷酸化膜202および
素子分離用酸化膜210を行っても、素子分離用酸化膜210
によって分離された活性領域のバーズビーク抑制効果並
びにストレス緩和効果は得られる。
203膜厚が素子分離用トレンチ深さ200nmより大きいため
ポリシリコン除去と素子分離用トレンチ211形成のため
のエッチングを一括して行ったが、第1下敷酸化膜20
2、第2下敷酸化膜206並びに素子分離用酸化膜210をマ
スクとしてポリシリコン203除去を行った後、第2下敷
酸化膜206のみ除去するような6nmのエッチング量で酸化
膜エッチングを行いトレンチ分離形成領域208のシリコ
ン基板表面を露出させた後、第1下敷酸化膜202および
素子分離用酸化膜210を行っても、素子分離用酸化膜210
によって分離された活性領域のバーズビーク抑制効果並
びにストレス緩和効果は得られる。
【0044】さらに、第2実施例ではフォトレジストを
マスクとして第1シリコン窒化膜204、ポリシリコン203
ならびに第1下敷酸化膜202のみをエッチングしたが、
第1シリコン窒化膜204、ポリシリコン203、第1下敷酸
化膜202並びにシリコン基板201をエッチングし、シリコ
ンリセスを与えることで第2及び第3実施例の両方の効
果を得ることが出来ることは言うまでもない。
マスクとして第1シリコン窒化膜204、ポリシリコン203
ならびに第1下敷酸化膜202のみをエッチングしたが、
第1シリコン窒化膜204、ポリシリコン203、第1下敷酸
化膜202並びにシリコン基板201をエッチングし、シリコ
ンリセスを与えることで第2及び第3実施例の両方の効
果を得ることが出来ることは言うまでもない。
【0045】
【発明の効果】以上のように本発明は、素子分離幅の狭
い領域では埋め込まれた第2シリコン窒化膜により選択
酸化行わず、素子分離幅の広い領域は選択酸化により素
子分離領域を形成する。さらに、素子分離幅の狭い領域
に相当する部分のシリコン基板をエッチングしトレンチ
分離を形成することで、フォトレジストマスク形成工程
1回で素子分離幅の広い領域の素子分離をLOCOS分
離法により、素子分離幅の狭い領域の素子分離をトレン
チ分離法により形成することが可能となり、素子分離形
成後の平坦化が容易で、マスク合わせ精度に起因する微
細化の阻害されない素子分離を形成することが可能とな
りその実用的効果は大きい。
い領域では埋め込まれた第2シリコン窒化膜により選択
酸化行わず、素子分離幅の広い領域は選択酸化により素
子分離領域を形成する。さらに、素子分離幅の狭い領域
に相当する部分のシリコン基板をエッチングしトレンチ
分離を形成することで、フォトレジストマスク形成工程
1回で素子分離幅の広い領域の素子分離をLOCOS分
離法により、素子分離幅の狭い領域の素子分離をトレン
チ分離法により形成することが可能となり、素子分離形
成後の平坦化が容易で、マスク合わせ精度に起因する微
細化の阻害されない素子分離を形成することが可能とな
りその実用的効果は大きい。
【図面の簡単な説明】
【図1】第1実施例における素子分離の形成方法の工程
断面図
断面図
【図2】第2実施例における素子分離の形成方法の工程
断面図
断面図
【図3】第3実施例における素子分離の形成方法の工程
断面図
断面図
【図4】従来のトレンチ分離法による素子分離の形成方
法の工程断面図
法の工程断面図
【図5】従来のLOCOS分離トレンチ分離混在による
素子分離の形成方法の工程断面図
素子分離の形成方法の工程断面図
103 第1シリコン窒化膜 106 第2シリコン窒化膜 113 素子分離領域A 114 素子分離領域B
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 FI 技術表示箇所 9274−4M H01L 21/94 A
Claims (4)
- 【請求項1】シリコン基板上に下敷酸化膜を形成する工
程と、 この下敷酸化膜上に第1シリコン窒化膜を形成する工程
と、 マスクを用いて、少なくとも前記第1シリコン窒化膜を
エッチング除去し、ある一定の素子分離幅以下の第1素
子分離領域及びある一定の素子分離幅以上の第2素子分
離領域を含む素子分離領域に対応する部位を開口する工
程と、 前記第1素子分離領域が第2シリコン窒化膜により埋め
込まれるよう、第2シリコン窒化膜を全面に形成する工
程と、 前記第1素子分離領域では、前記埋め込まれた第2シリ
コン窒化膜が開口された第1窒化膜マスク間に残り、前
記第2素子分離領域では、第2シリコン窒化膜が除去さ
れるようエッチングする工程と、 前記第1シリコン窒化膜及び第2シリコン窒化膜をマス
クとし、前記シリコン基板を選択的に酸化して第2素子
分離領域を形成する工程と、 前記第1及び第2シリコン窒化膜を除去する工程と、 前記第1素子分離領域のシリコン基板を前記下敷酸化膜
をマスクとして選択的にエッチングする工程と、 前記シリコン基板表面全面に、前記エッチングされた第
1素子分離領域が埋め込まれるように絶縁性膜を形成す
る工程と、 前記絶縁性膜を素子領域のシリコン基板表面が現れるよ
うに除去する工程とを備えた素子分離の形成方法。 - 【請求項2】第1下敷酸化膜と第1シリコン窒化膜間に
シリコン膜を有することを特徴とする請求項1記載の素
子分離の形成方法。 - 【請求項3】素子分離領域に対応する部位が開口された
パターンのマスクを用いて、第1シリコン窒化膜、第1
下敷酸化膜およびシリコン基板をエッチングしシリコン
基板の素子分離領域に対応する部位を所定深さまで除去
し、かつ第1シリコン窒化膜の側部及びシリコン基板の
段差部の側部にシリコン窒化膜サイドウォールを残すよ
う異方性エッチングする工程を有することを特徴とする
請求項1記載の素子分離の形成方法。 - 【請求項4】素子分離領域に対応する部位が開口された
パターンのマスクを用いて、第1シリコン窒化膜、シリ
コン膜、第1下敷酸化膜およびシリコン基板をエッチン
グしシリコン基板の素子分離領域に対応する部位を所定
深さまで除去し、かつ第1シリコン窒化膜の側部、シリ
コン膜の側部及びシリコン基板の段差部の側部にシリコ
ン窒化膜サイドウォールを残すよう異方性エッチングす
る工程を有することを特徴とする請求項2記載の素子分
離の形成方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP25417593A JPH07111288A (ja) | 1993-10-12 | 1993-10-12 | 素子分離の形成方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP25417593A JPH07111288A (ja) | 1993-10-12 | 1993-10-12 | 素子分離の形成方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH07111288A true JPH07111288A (ja) | 1995-04-25 |
Family
ID=17261276
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP25417593A Pending JPH07111288A (ja) | 1993-10-12 | 1993-10-12 | 素子分離の形成方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH07111288A (ja) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR970023978A (ko) * | 1995-10-04 | 1997-05-30 | 김주용 | 반도체 소자의 평탄된 소자분리막 제조 방법 |
KR980006090A (ja) * | 1996-06-29 | 1998-03-30 | ||
KR20000041419A (ko) * | 1998-12-22 | 2000-07-15 | 김영환 | 트렌치 형성 공정 및 로코스 공정을 이용한 반도체 소자의 소자분리막 형성 방법 |
WO2001056075A1 (en) * | 2000-01-26 | 2001-08-02 | Advanced Micro Devices, Inc. | Nitridation barriers for nitridated tunnel oxide for circuitry for flash memory technology and for locos/sti isolation |
US6787840B1 (en) * | 2000-01-27 | 2004-09-07 | Advanced Micro Devices, Inc. | Nitridated tunnel oxide barriers for flash memory technology circuitry |
JP2015062239A (ja) * | 2005-12-09 | 2015-04-02 | アドバンスト・アナロジック・テクノロジーズ・インコーポレイテッドAdvanced Analogic Technologies Incorporated | 半導体集積回路基板の絶縁構造およびその製作方法 |
-
1993
- 1993-10-12 JP JP25417593A patent/JPH07111288A/ja active Pending
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR970023978A (ko) * | 1995-10-04 | 1997-05-30 | 김주용 | 반도체 소자의 평탄된 소자분리막 제조 방법 |
KR980006090A (ja) * | 1996-06-29 | 1998-03-30 | ||
KR20000041419A (ko) * | 1998-12-22 | 2000-07-15 | 김영환 | 트렌치 형성 공정 및 로코스 공정을 이용한 반도체 소자의 소자분리막 형성 방법 |
WO2001056075A1 (en) * | 2000-01-26 | 2001-08-02 | Advanced Micro Devices, Inc. | Nitridation barriers for nitridated tunnel oxide for circuitry for flash memory technology and for locos/sti isolation |
US6509604B1 (en) | 2000-01-26 | 2003-01-21 | Advanced Micro Devices, Inc. | Nitridation barriers for nitridated tunnel oxide for circuitry for flash technology and for LOCOS/STI isolation |
US6605511B2 (en) | 2000-01-26 | 2003-08-12 | Advanced Micro Devices, Inc. | Method of forming nitridated tunnel oxide barriers for flash memory technology circuitry and STI and LOCOS isolation |
US6787840B1 (en) * | 2000-01-27 | 2004-09-07 | Advanced Micro Devices, Inc. | Nitridated tunnel oxide barriers for flash memory technology circuitry |
JP2015062239A (ja) * | 2005-12-09 | 2015-04-02 | アドバンスト・アナロジック・テクノロジーズ・インコーポレイテッドAdvanced Analogic Technologies Incorporated | 半導体集積回路基板の絶縁構造およびその製作方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0736897B1 (en) | Method for forming a trench isolation structure in an integrated circuit | |
JP3057882B2 (ja) | 半導体装置の製造方法 | |
JPH10303291A (ja) | 半導体装置及びその製造方法 | |
JPH07111288A (ja) | 素子分離の形成方法 | |
JP3127893B2 (ja) | 半導体装置および半導体装置の製造方法 | |
US5696022A (en) | Method for forming field oxide isolation film | |
JP2955838B2 (ja) | 半導体装置の製造方法 | |
JPH10289946A (ja) | 半導体装置の製造方法 | |
US5913133A (en) | Method of forming isolation layer for semiconductor device | |
JPH08236611A (ja) | 半導体装置の素子分離方法 | |
JPH0413854B2 (ja) | ||
KR20000042870A (ko) | 반도체 소자의 트렌치 형성방법 | |
JPH0562463B2 (ja) | ||
JP3190144B2 (ja) | 半導体集積回路の製造方法 | |
JP3160928B2 (ja) | 素子分離形成方法 | |
KR100361763B1 (ko) | 반도체소자의소자분리막제조방법 | |
JP3136654B2 (ja) | シャロートレンチ形成方法 | |
JP2995948B2 (ja) | 半導体装置の製造方法 | |
JP3468920B2 (ja) | 半導体装置の素子分離方法 | |
KR960014450B1 (ko) | 반도체 소자 격리방법 | |
JP2002100670A (ja) | 半導体装置及びその製造方法 | |
JPH0834241B2 (ja) | 半導体集積回路装置の製造方法 | |
JP2575104B2 (ja) | 半導体装置の製造方法 | |
KR100223825B1 (ko) | 반도체 소자의 격리영역 형성방법 | |
KR100223282B1 (ko) | 반도체 소자의 필드 산화막 형성방법 |