KR100223282B1 - 반도체 소자의 필드 산화막 형성방법 - Google Patents
반도체 소자의 필드 산화막 형성방법 Download PDFInfo
- Publication number
- KR100223282B1 KR100223282B1 KR1019960017607A KR19960017607A KR100223282B1 KR 100223282 B1 KR100223282 B1 KR 100223282B1 KR 1019960017607 A KR1019960017607 A KR 1019960017607A KR 19960017607 A KR19960017607 A KR 19960017607A KR 100223282 B1 KR100223282 B1 KR 100223282B1
- Authority
- KR
- South Korea
- Prior art keywords
- oxide film
- film
- field oxide
- forming
- semiconductor device
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 17
- 230000003647 oxidation Effects 0.000 title claims description 5
- 238000007254 oxidation reaction Methods 0.000 title claims description 5
- 238000004519 manufacturing process Methods 0.000 title description 2
- 238000000034 method Methods 0.000 claims abstract description 41
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 17
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 17
- 239000010703 silicon Substances 0.000 claims abstract description 17
- 239000000758 substrate Substances 0.000 claims abstract description 16
- 230000003064 anti-oxidating effect Effects 0.000 claims abstract description 7
- 229920002120 photoresistant polymer Polymers 0.000 claims description 18
- 239000003963 antioxidant agent Substances 0.000 claims description 15
- 230000003078 antioxidant effect Effects 0.000 claims description 15
- 238000005530 etching Methods 0.000 claims description 9
- 238000001312 dry etching Methods 0.000 claims description 6
- 238000000059 patterning Methods 0.000 claims description 6
- 230000001590 oxidative effect Effects 0.000 claims description 5
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 claims description 4
- 229910000147 aluminium phosphate Inorganic materials 0.000 claims description 2
- 230000015572 biosynthetic process Effects 0.000 claims description 2
- 150000004767 nitrides Chemical class 0.000 claims description 2
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 claims description 2
- 238000009279 wet oxidation reaction Methods 0.000 claims description 2
- 238000002955 isolation Methods 0.000 abstract description 4
- 230000002093 peripheral effect Effects 0.000 description 2
- 241000293849 Cordylanthus Species 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000007800 oxidant agent Substances 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 230000035515 penetration Effects 0.000 description 1
- 238000005549 size reduction Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
- H01L21/76205—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO in a region being recessed from the surface, e.g. in a recess, groove, tub or trench region
- H01L21/7621—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO in a region being recessed from the surface, e.g. in a recess, groove, tub or trench region the recessed region having a shape other than rectangular, e.g. rounded or oblique shape
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/3065—Plasma etching; Reactive-ion etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31105—Etching inorganic layers
- H01L21/31111—Etching inorganic layers by chemical means
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31144—Etching the insulating layers by chemical or physical means using masks
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Inorganic Chemistry (AREA)
- Plasma & Fusion (AREA)
- Element Separation (AREA)
- Local Oxidation Of Silicon (AREA)
Abstract
본 발명은 반도체 소자의 필드 산화막 형성 방법에 관한 것으로, 실리콘 기판의 소자 분리 영역에 양측벽이 경사진 트렌치를 형상한 후 산화 방지막을 이용하여 상기 트렌치내의 농출된 실리콘 기판을 산화시켜 필드 산화막을 형성하므로써 버즈 빅의 발생이 방지되어 활성 영역의 크기 감소가 방지되고, 표면의 평탄도가 향상되어 후속 공정을 용이하게 실시할 수 있는 반도체 소자의 필드 산화막 형성방법에 관한 것이다.
Description
제 1a 내지 제 1f 도는 본 발명에 따른 반도체 소자의 필드 산화막 형성 방법을 설명하기 위한 소자의 단면도.
* 도면의 주요부분에 대한 부호의 설명
1 : 실리콘 기판 2 : 산화막
3 : 제 1 감광막 4 : 트렌치
5 : 산화 방지막 6 : 제 2 감광막
7 : 피드 산화막
본 발명은 반도체 소자의 필드 산화막 형성 방법에 관한 것으로, 특히 버즈빅(Bird's beak)의 발생을 방지하며, 표면의 평탄도를 향상시킬 수 있도록 한 반도체 소자의 필드 산화막 형성 방법에 관한 것이다.
일반적으로 반도체 소자의 제조 공정에서 소자와 소자 또는 주변 회로 지역과 메모리 셀 지역을 전기적으로 분리시키기 위하여 필드 산화막을 형성한다.
종래에는 필드 산화막을 LOCOS(Local Oxidation of Silicon) 공정을 이용하여 형성한다. 그런데 LOCOS 공정에 의해 형성되는 필드 산화막은 그 두께가 6000 내지 9000Å 정도로 두껍기 때문에 높은 단차를 갖는 메모리 셀 지역과 상대적으로 낮은 단차를 갖는 주변 회로 지역간의 단차가 더욱 커지게 되며, 이러한 문제는 표면의 평탄도를 저하시켜 후속 사진 공정을 통한 패턴 형성 공정시 균일한 패턴의 형성을 어렵게 만든다. 또한, 산화 공정시 산화제가 활성 영역으로 침투되어 들어감에 의해 발생되는 버즈 빅으로 인해 활성 영역의 크기가 축소되며, 소자의 동작시 필드 산화막의 가장자리에서 기생 트랜지스터가 형성되어 전기적 특성이 저하되는 문제점이 있다.
따라서, 본 발명은 실리콘 기판의 소자 분리 영역에 양측벽이 경사진 트렌치를 형성한 후 산화 방지막을 이용하여 트렌치내의 노출된 실리콘 기판을 산화시키므로써 상기한 단점을 해소할 수 있는 반도체 소자의 필드 산화막 형성 방법을 제공하는데 그 목적이 있다.
상술한 목적을 달성하기 위한 본 발명은 실리콘 기판 상부에 산화막을 형성한 후 상기 산화막 상부에 패터닝된 부분의 양측벽이 경사도를 갖도록 상기 제 1 감광막을 패터닝하는 단계와, 상기 패터닝된 제 1 감광막을 마스크로 이용한 식각 공정으로 노출된 부분의 상기 산화막 및 실리콘 기판을 순차적으로 식각하여 양측벽이 경사직 트렌치를 형성하는 단계와, 상기 제 1 감광막을 제거한 후 전체 상부면에 산화 방지막 및 제 2 감광막을 순차적으로 형성하는 단계와, 상기 트렌치 상부의 산화 방지막 및 제 2 감광막을 순차적으로 형성하는 단계와, 상기 트렌치 상부의 산화 방지막이 노출되도록 상기 제 2 감광막을 패터닝하는 단계와, 패터닝된 제 2 감광막을 마스크로 이용하여 노출된 부분의 상기 산화 방지막을 식각한 후 상기 제 2 감광막을 제거하는 단계와, 상기 실리콘 기판의 노출된 부분을 산화시켜 상기 트렌치내에 필드 산화막을 형성한 후 상기 산화 방지막 및 산화막을 순차적으로 제거하는 단계로 이루어지는 것을 특징으로 한다.
이하, 첨부된 도면을 참조하여 본 발명은을 상세히 설명하기로 한다.
제 1A 도 내지 제 1F 도는 본 발명에 따른 반도체 소자의 필드 산화막이 형성 방법을 설명하기 위한 소자의 단면도이다.
제 1A 도를 참조하면, 실리콘 기판(1) 상부에 산화막(2)을 150 내지 300Å의 두께로 형성하고, 산화막(2) 상부에 제 1 감광막(3)을 형성한다. 그리고 소자 분리 영역의 산화막(2)이 노출되도록 제 1 감광막(3)을 패터닝한다. 제 1 감광막(3)을 패터닝하기 위한 노광 공정시 촛점 깊이를 조절하여 패터닝된 제 1 감광막(3)의 측벽이 60 내지 80°의 경사각(θ)을 갖도록 한다.
제 1B 도는 패터닝된 제 1 감광막(3)을 마스크로 이용한 건식 식각 방법으로 노출된 부분의 산화막(2) 및 실리콘 기판(1)을 순차적으로 식각하여 소정 깊이(t)를 갖는 트렌치(4)를 형성한 후 제 1 감광막(3을 제거한 상태의 단면도이다. 건식 식각은 NF3및 O2플라즈마를 이용하여 실시하며, 이때 제 1 감광막(3) 측벽의 경사각(θ)으로 인해 트렌치(4)의 양측벽은 45 내지 60°의 경사각(θ')를 갖는다. 또한 트렌치(4)의 깊이(t)는 형성될 필드 산화막 두께의 1/2 정도가 되도록 한다.
제 1C도를 참조하면, 전체 구조 상부에 1000 내지 2000Å 두께의 산화 방지막(5)을 형성한 후 산화 방지막(5) 상부에 제 2 감광막(6)을 형성한다. 그리고 트렌치(4) 상부의 산화 방지막(5)이 노출되도록 제 2 감광막(6)을 패터닝한다. 노출된 산화 방지막(5)의 너비는 형성될 필드 산화막 너비의 60 내지 70%가 되도록 하며, 이때 산화 방지막(5)의 측벽을 경사지게 형성하면 실리콘 기판(1)의 산화될 부분을 최소화시킬 수 있다. 또한 산화 방지막(5)은 질화막 또는 SiOxNy의 조성비를 갖는 옥시나이트라이드(Oxynitride)막으로 형성한다.
제 1D 도는 패터닝된 제 2 감광막(6)을 마스크로 이용한 건식 식각 방법으로 노출된 부분의 산화 방지막(5)을 식각한 후 제 2 감광막(6)을 제거한 상태의 단면도로서, 이때 패터닝된 산화 방지막(5)의 측벽이 경사진 트렌치(4) 측벽의 중앙부에 일치되도록 한다.
제 1E 도는 수증기를 이용한 습식 산화 공정으로 실리콘 기판(1)의 노출된 부분을 산화시켜 트렌치(4)내에 필드 산화막(7)을 형성한 상태의 단면도이다.
제 1F 도는 140 내지 180℃ 온도의 인산(H3PO4) 용액으로 산화 방지막(5)을 제거한 후 50 : 1의 BOE(Buffered Oxide Etchant) 용액으로 산화막(2)을 제거한 상태의 단면도로서, 이때 형성이 완료된 필드 산화막(7)의 두께(t')는 트렌치(4) 깊이(t)의 두배가 되도록 한다.
상술한 바와 같이 본 발명에 의하면 실리콘 기판의 소자 분리 영역에 양측벽이 경사진 트렌치를 형성한 후 산화 방지막을 이용하여 상기 트렌치내의 노출된 실리콘 기판을 산화시켜 필드 산화막을 형성하므로써 버즈 빅의 발생이 방지되어 활성 영역의 크기 감소가 방지된다. 또한 표면의 평탄도가 향상되어 후속 공정으로 용이하게 실시할 수 있는 탁월한 효과가 있다.
Claims (14)
- 실리콘 기판 상부에 산화막을 형성한 후 상기 산화막 상부에 패터닝된 부분의 양측벽이 경사도를 갖도록 상기 제 1 감광막을 패터닝하는 단계와, 상기 패터닝된 제 1 감광막을 마스크로 이용한 식각 공정으로 노출된 부분의 상기 산화막 및 실리콘 기판을 순차적으로 식각하여 양측벽이 경사진 트렌치를 형성하는 단계와, 상기 제 1 감광막을 제거한 후 전체 상부면에 산화 방지막 및 제 2 감광막을 순차적으로 형성하는 단계와, 상기 트렌치 상부의 산화 방지막이 노출되도록 상기 제 2 감광막을 패터닝하는 단계와, 패터닝된 제 2 감광막을 마스크로 이용하여 노출된 부분의 상기 산화 방지막을 식각한 후 상기 제 2 감광막을 제거하는 단계와, 상기 실리콘 기판의 노출된 부분을 산화시켜 상기 트렌치내에 필드 산화막을 형성한 후 상기 산화 방지막 및 산화막을 순차적으로 제거하는 단계로 이루어지는 것을 특징으로 하는 반도체 소자의 필드 산화막 형성 방법.
- 제 1 항에 있어서, 상기 산화막 150 내지 300Å의 두께로 형성되는 것을 특징으로 하는 반도체 소자의 필드 산화막 형성 방법.
- 제 1 항에 있어서, 상기 제 1 감광막은 양측벽이 60 내지 80°의 경사각을 갖도록 패터닝되는 것을 특징으로 하는 반도체 소자의 필드 산화막 형성 방법.
- 제 1 항에 있어서, 상기 트렌치는 양측벽이 45 내지 60°의 경사각을 갖도록 형성되는 것을 특징으로 하는 반도체 소자의 필드 산화막 형성 방법.
- 제 1 항에 있어서, 상기 트렌치는 건식 식각 공정에 의해 형성되는 것을 특징으로 하는 반도체 소자의 필드 산화막 형성 방법.
- 제 5 항에 있어서, 상기 건식 식각 공정시 NF3및 O2플라즈마가 이용되는 것을 특징으로 하는 반도체 소자의 필드 산화막 형성 방법.
- 제 1 항에 있어서, 상기 산화 방지막은 1000 내지 2000 Å의 두께로 형성되는 것을 특징으로 하는 반도체 소자의 필드 산화막 형성 방법.
- 제 1 또는 제 7 항에 있어서, 상기 산화 방지막은 질화막인 것을 특징으로 하는 반도체 소자의 필드 산화막 형성 방법.
- 제 1 또는 제 7 항에 있어서, 상기 산화 방지막은 옥시 나이트라이드막인 것을 특징으로 하는 반도체 소자의 필드 산화막 형성 방법.
- 제 1 항에 있어서, 상기 패터닝된 제 2 감광막을 마스크로 이용한 상기 산화 방지막의 식각 공정은 건식 식각 공정인 것을 특징으로 하는 반도체 소자의 필드 산화막 형성 방법.
- 제 1 항에 있어서, 상기 필드 산화막을 형성하기 위한 산화 공정은 습식 산화 공정인 것을 특징으로 하는 반도체 소자의 필드 산화막 형성 방법.
- 제 11 항에 있어서, 상기 산화 공정시 수증기가 이용되는 것을 특징으로 하는 반도체 소자의 필드 산화막 형성 방법.
- 제 1 항에 있어서, 상기 산화 방지막은 140 내지 180℃ 온도의 인산(H3PO4) 용액으로 제거되는 것을 특징으로 하는 반도체 소자의 필드 산화막 형성 방법.
- 제 1 항에 있어서, 상기 산화막은 50 : 1의 BOE 용액으로 제거되는 것을 특징으로 하는 반도체 소자의 필드 산화막 형성 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960017607A KR100223282B1 (ko) | 1996-05-23 | 1996-05-23 | 반도체 소자의 필드 산화막 형성방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960017607A KR100223282B1 (ko) | 1996-05-23 | 1996-05-23 | 반도체 소자의 필드 산화막 형성방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR970077492A KR970077492A (ko) | 1997-12-12 |
| KR100223282B1 true KR100223282B1 (ko) | 1999-10-15 |
Family
ID=19459605
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019960017607A KR100223282B1 (ko) | 1996-05-23 | 1996-05-23 | 반도체 소자의 필드 산화막 형성방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100223282B1 (ko) |
-
1996
- 1996-05-23 KR KR1019960017607A patent/KR100223282B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR970077492A (ko) | 1997-12-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100442852B1 (ko) | 트렌치 소자분리 영역 형성방법 | |
| KR100223282B1 (ko) | 반도체 소자의 필드 산화막 형성방법 | |
| US5913133A (en) | Method of forming isolation layer for semiconductor device | |
| JPH07111288A (ja) | 素子分離の形成方法 | |
| KR20000042870A (ko) | 반도체 소자의 트렌치 형성방법 | |
| KR100249026B1 (ko) | 반도체장치의 소자 격리 방법 | |
| KR0135068B1 (ko) | 반도체 소자간의 다중 활성영역 형성방법 | |
| KR100187676B1 (ko) | 반도체 소자의 필드산화막 형성방법 | |
| KR100237749B1 (ko) | 반도체 장치의 소자 분리막 형성방법 | |
| KR100546174B1 (ko) | 반도체장치의 콘택 형성방법 | |
| KR100418300B1 (ko) | 반도체소자의소자분리막형성방법 | |
| KR100205339B1 (ko) | 반도체소자의 격리영역 형성방법 | |
| KR0166835B1 (ko) | 반도체 소자 격리형성 방법 | |
| KR0151607B1 (ko) | 반도체 소자의 필드산화막 형성방법 | |
| KR20030049783A (ko) | 반도체 소자의 소자 분리막 형성 방법 | |
| KR970005114B1 (ko) | 반도체 소자의 필드산화막 제조방법 | |
| KR100231851B1 (ko) | 반도체 소자의 콘택홀 형성방법 | |
| KR100475718B1 (ko) | 반도체 소자의 소자 분리막 형성 방법 | |
| KR100297098B1 (ko) | 반도체소자의필드산화막형상방법 | |
| KR100364124B1 (ko) | 반도체소자의소자분리막제조방법 | |
| KR960014455B1 (ko) | 반도체장치의 및 그 제조방법 | |
| KR100226779B1 (ko) | 반도체 소자의 격리영역 형성방법 | |
| KR100204022B1 (ko) | 반도체 소자의 소자분리막 형성방법 | |
| KR100223278B1 (ko) | 플래쉬 메모리 셀 제조방법 | |
| KR100252908B1 (ko) | 반도체소자의 격리영역 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20050620 Year of fee payment: 7 |
|
| LAPS | Lapse due to unpaid annual fee |