KR970077492A - 반도체 소자의 필드 산화막 형성 방법 - Google Patents

반도체 소자의 필드 산화막 형성 방법 Download PDF

Info

Publication number
KR970077492A
KR970077492A KR1019960017607A KR19960017607A KR970077492A KR 970077492 A KR970077492 A KR 970077492A KR 1019960017607 A KR1019960017607 A KR 1019960017607A KR 19960017607 A KR19960017607 A KR 19960017607A KR 970077492 A KR970077492 A KR 970077492A
Authority
KR
South Korea
Prior art keywords
oxide film
film
forming
field oxide
oxidation
Prior art date
Application number
KR1019960017607A
Other languages
English (en)
Other versions
KR100223282B1 (ko
Inventor
조광철
Original Assignee
김주용
현대전자산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김주용, 현대전자산업 주식회사 filed Critical 김주용
Priority to KR1019960017607A priority Critical patent/KR100223282B1/ko
Publication of KR970077492A publication Critical patent/KR970077492A/ko
Application granted granted Critical
Publication of KR100223282B1 publication Critical patent/KR100223282B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
    • H01L21/76205—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO in a region being recessed from the surface, e.g. in a recess, groove, tub or trench region
    • H01L21/7621—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO in a region being recessed from the surface, e.g. in a recess, groove, tub or trench region the recessed region having a shape other than rectangular, e.g. rounded or oblique shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Element Separation (AREA)
  • Local Oxidation Of Silicon (AREA)

Abstract

본 발명은 반도체 소장의 필드 산화막 형성 방법에 관한 것으로, 버즈 빅(Bird's bask)의 발생을 방지하며, 표면의 평탄도를 향상시키기 위하여 실리콘 기판의 소자 분리 영역에 양측벽이 경사진 트렌치를 형성한 후 산화 바지막을 이용하여 상기 트렌치내의 노출된 실리콘 기판을 산화시켜 필드 산화막을 형성하므로써 버즈 빅의 발생이 방지되어 활성 영역의 크기 감소가 방지된다. 또한 표면의 평탄도가 향상되어 후속 공정을 용이하게 실시할 수 있는 반도체 소자의 필드 산화막 형성 방법에 관한 것이다.

Description

반도체 소자의 필드 산화막 형성 방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1A 내지 제1F도는 본 발명에 따른 반도체 소자의 필드 산화막 형성 방법을 설명하기 위한 소자의 단면도.

Claims (14)

  1. 반도체 소자의 필드 산화막 형성 방법에 있어서, 실리콘 기판상에 산화막 및 제1감광막을 순차적으로 형성한 후 패터닝된 양측벽이 경사도를 갖도록 상기 제1감광막을 패터닝하는 제1단계와, 상기 제1단계로부터 상기 패터닝된 제1감광막을 마스크로 이용한 식각 공정으로 노출된 부분의 상기 산화막 및 실리콘 기판을 순차적으로 식각하여 양측벽이 경사진 트렌치를 형성하는 제2단계와, 상기 제2단계로부터 상기 제1감광막을 제거한 후 전체 상부면에 산화 방지막 및 제2감광막을 순차적으로 형성하는 제3단계와, 상기 제3단계로부터 상기 트렌치 상부의 산화 방지막이 노출되도록 상기 제2감광막을 패터닝하는 제4단계와, 상기 제4단계로부터 상기 패터닝된 제2감광막을 마스크로 이용하여 노출된 부분의 상기 산화 방지막을 식각한 후 상기 제2감광막을 제거하는 제5단계와 , 상기 제5단계로부터 상기 실리콘 기판의 노출된 부분을 사놔시켜 상기 트렌치내에 필드 산화막을 형성한 후 상기 산화 방지막 및 산화막을 순차적으로 제거하는 제6단계로 이루어지는 것을 특징으로 하는 반도체 소자의 필드 산화막 형성 방법.
  2. 제1항에 있어서, 상기 산화막은 150 내지 300A의 두께로 형성되는 것을 특징으로 하는 반도체 소자의 필드 산화막 형성 방법.
  3. 제1항에 있어서, 상기 제1감광막은 양측벽이 60 내지 80°의 경사각을 갖도록 패터닝되는 것을 특징으로 하는 반도체 소자의 필드 산화막 형성 방법.
  4. 제1항에 있어서, 상기 트렌치는 양측벽이 45 내지 60°의 경사각을 갖도록 형성되는 것을 특징으로 하는 반도체 소자의 필드 산화막 형성 방법.
  5. 제1항에 있어서, 상기 제2단계의 식각공정은 건식으로 실시되는 것을 특징으로 하는 반도체 소자의 필드 산화막 형성 방법.
  6. 제5항에 있어서, 상기 건식 식각 공정시 NF3및 O2프라즈마가 이용되는 것을 특징으로 하는 반도체 소자의 필드 산화막 형성 방법.
  7. 제1항에 있어서, 상기 산화 방지막은 1000내지 2000A의 두께로 형성되는 것을 특징으로 하는 반도체 소자의 필드 산화막 형성 방법.
  8. 제1 또는 제7항에 있어서, 상기 산화 방지막은 질화막인 것을 특징으로 하는 반도체 소자의 필드 산화막 형성 방법.
  9. 제1 또는 제7항에 있어서, 상기 산화 방지막은 옥시 나이트라이드막인 것을 특징으로 하는 반도체소자의 필드 산화막 형성 방법.
  10. 제1항에 있어서, 상기 제5단계의 식각 공정은 건식으로 실시되는 것을 특징으로 하는 반도체 소자의 필드 산화막 형성 방법.
  11. 제1항에 있어서, 상기 제6단계의 산화 공정은 습식으로 실시되는 것을 특징으로 하는 반도체 소자의 필드 산화막 형성 방법.
  12. 제11항에 있어서, 상기 산화 공정시 수증기가 이용되는 것을 특징으로 하는 반도체 소자의 필드 산화막 형성 방법.
  13. 제1항에 있어서, 상기 산화 방지막은 140내지 180℃온도의 인산(H3PO4)용액으로 제거되는 것을 특징으로 하는 반도체 소자의 필드 산화막 형성 방법.
  14. 제1항에 있어서, 상기 산화막은 50:1의 BOE 용액으로 제거되는 것을 특징으로 하는 반도체 소자의 필드 산화막 형성 방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019960017607A 1996-05-23 1996-05-23 반도체 소자의 필드 산화막 형성방법 KR100223282B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960017607A KR100223282B1 (ko) 1996-05-23 1996-05-23 반도체 소자의 필드 산화막 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960017607A KR100223282B1 (ko) 1996-05-23 1996-05-23 반도체 소자의 필드 산화막 형성방법

Publications (2)

Publication Number Publication Date
KR970077492A true KR970077492A (ko) 1997-12-12
KR100223282B1 KR100223282B1 (ko) 1999-10-15

Family

ID=19459605

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960017607A KR100223282B1 (ko) 1996-05-23 1996-05-23 반도체 소자의 필드 산화막 형성방법

Country Status (1)

Country Link
KR (1) KR100223282B1 (ko)

Also Published As

Publication number Publication date
KR100223282B1 (ko) 1999-10-15

Similar Documents

Publication Publication Date Title
KR970060447A (ko) 반도체 소자의 아이솔레이션 방법
JPH03145730A (ja) 集積回路半導体デバイスの製造方法
KR970077492A (ko) 반도체 소자의 필드 산화막 형성 방법
KR980006363A (ko) 반도체 장치 및 그 제조방법
KR0170897B1 (ko) 반도체 소자의 소자분리 절연막의 제조방법
KR100301250B1 (ko) 반도체 소자의 소자분리막 형성 방법
KR960015848A (ko) 반도체소자의 소자분리절연막 형성방법
KR980006083A (ko) 반도체 소자의 소자분리막 형성방법
KR0166835B1 (ko) 반도체 소자 격리형성 방법
KR100418300B1 (ko) 반도체소자의소자분리막형성방법
US6833315B1 (en) Removing silicon oxynitride of polysilicon gates in fabricating integrated circuits
KR100242525B1 (ko) 반도체장치의 소자격리방법
KR980006072A (ko) 반도체 소자의 소자분리막 형성방법
KR960026610A (ko) 반도체 소자의 필드산화막 형성방법
KR970077246A (ko) 반도체 소자의 트렌치 형성 방법
KR19990053457A (ko) 반도체장치의 트렌치 제조방법
KR980005760A (ko) 반도체 장치의 제조방법
KR980005550A (ko) 반도체 소자의 콘택홀 형성 방법
KR960026475A (ko) 반도체 소자의 게이트전극 형성방법
KR970054111A (ko) 반도체소자의 제조방법
KR970060450A (ko) 트렌치를 이용한 반도체 소자의 분리 방법
KR980006067A (ko) 반도체 장치의 소자 분리막 형성방법
KR980006076A (ko) 반도체장치의 소자 분리방법
KR980006028A (ko) 반도체 소자의 필드 산화막 형성방법
KR960026557A (ko) 반도체 소자 및 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20050620

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee