KR970077246A - 반도체 소자의 트렌치 형성 방법 - Google Patents

반도체 소자의 트렌치 형성 방법 Download PDF

Info

Publication number
KR970077246A
KR970077246A KR1019960017608A KR19960017608A KR970077246A KR 970077246 A KR970077246 A KR 970077246A KR 1019960017608 A KR1019960017608 A KR 1019960017608A KR 19960017608 A KR19960017608 A KR 19960017608A KR 970077246 A KR970077246 A KR 970077246A
Authority
KR
South Korea
Prior art keywords
trench
etching
forming
ion implantation
semiconductor device
Prior art date
Application number
KR1019960017608A
Other languages
English (en)
Other versions
KR100402938B1 (ko
Inventor
유석빈
고창진
Original Assignee
김주용
현대전자산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김주용, 현대전자산업 주식회사 filed Critical 김주용
Priority to KR1019960017608A priority Critical patent/KR100402938B1/ko
Publication of KR970077246A publication Critical patent/KR970077246A/ko
Application granted granted Critical
Publication of KR100402938B1 publication Critical patent/KR100402938B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H01L22/26—Acting in response to an ongoing measurement without interruption of processing, e.g. endpoint detection, in-situ thickness measurement

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Drying Of Semiconductors (AREA)
  • Element Separation (AREA)

Abstract

본 발명은 반도체 소자의 트렌치 형성 방법에 관한 것으로, 트렌치(Trench)의 깊이를 정확하고 용이하게 조절할 수 있도록 하기 위하여 불순물 이온 주입을 실시한 후 상기 이온 주입에 의해 결정 구조가 약화된 실리콘 기판을 식각한다. 이때 광학 감지기를 이용하여 주입된 불순물 이온의 파장 또는 반응 부산물의 광량의 변화에 따른 식각 정지점을 감지하므로써 식각 깊이를 정확하고 용이하게 조절할 수 있다. 그리고 공정의 안정화를 이룰 수 있으며, 상기 불순물 이온 주입에 의한 식각 속도의 증가로 생산 수율이 증대될 수 있는 반도체소자의 트렌치 형성 방법에 관한 것이다.

Description

반도체 소자의 트렌치 형성 방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1A도 내지 제1D도는 본 발명에 따른 반도체 소자의 트렌치 형성방법을 설명하기 위한 소자의 단면도.

Claims (22)

  1. 반도체 소자의 트렌치 형성 방법에 있어서, 트렌치가 형성될 부분의 실리콘 기판에 불순물 이온을 주입하여 실리콘 결정 구조를 약화시킨 후 상기 결정 구조가 약화된 실리콘 기판을 식각하는 것을 특징으로 하는 반도체 소자의 트렌치 형성 방법.
  2. 제1항에 있어서, 상기 불순물 이온으로 Ar, As, BF3중 하나가 사용되는 것을 특징으로 하는 반도체소자의 트렌치 형성 방법.
  3. 제1항에 있어서, 상기 불순물 이온의 도즈 량은 1E14 내지 5E16 이온/㎤인 것을 특징으로 하는 반도체 소자의 트렌치 형성 방법.
  4. 제1 또는 제3항에 있어서, 상기 불순물 이온의 도즈 량은 설정된 트렌치 깊이의 50 내지 80%가 되는 깊이에서 최고치를 갖는 것을 특징으로 하는 반도체 소자의 트렌치 형성 방법.
  5. 제1항에 있어서, 상기 불순물 이온 주입시 이온 주입 에너지는 40 내지 100KeV인 것을 특징으로 하는 반도체 소자의 트렌치 형성 방법.
  6. 제1항에 있어서, 상기 실리콘 기판 식각시 광학 감지기를 이용하여 상기 주입된 불순물 이온의 파장의 변화에 따른 식각 정지점을 감지하는 것을 특징으로 하는 반도체 소자의 트렌치 형성 방법.
  7. 제1항에 있어서, 상기 실리콘 기판 식각시 광학 감지기를 이용하여 생성되는 반응부산물의 광량에 따른 식각 정지점을 감지하는 것을 특징으로 하는 반도체 소자의 트렌치 형성 방법.
  8. 반도체 소자의 트렌치 형성 방법에 있어서, 실리콘 기판상에 산화막 및 이온 주입 방지막을 순차적으로 형성한 후 이온 주입될 부분의 상기 산화막이 노출되도록 상기 이온 주입 방지막을 패터닝하는 단계와, 상기 단계로부터 상기 패터닝된 이온 주입 방지막을 마스크로 이용하여 상기 실리콘 기판에 불순물 이온을 주입하는 단계와, 상기 단계로부터 상기 노출된 부분의 산화막을 제거한 후 상기 패터닝된 이온 주입 방지막을 마스크로 이용하여 노출된 부분의 상기 실리콘 기판을 소정 깊이 1차 식각하는 단계와, 상기 단계로부터 상기 실리콘 기판에 잔류된 상기 불순물 이온을 제거하기 위하여 노출된 부분의 상기 실리콘 기판을 2차 식각하여 트렌치를 형성하는 단계와, 상기 단계로부터 잔류된 상기 이온 주입 방지막 및 산화막을 순차적으로 제거하는 단계로 이루어지는 것을 특징으로 하는 반도체 소자의 트렌치 형성 방법.
  9. 제8항에 있어서, 상기 산화막은 열산화 공정에 의해 형성된 것을 특징으로 하는 반도체 소자의 트렌치 형성 방법.
  10. 제8 또는 제9항에 있어서, 상기 산화막은 100 내지 500Å 두께로 형성된 것을 특징으로 하는 반도체 소자의 트렌치 형성 방법.
  11. 제8항에 있어서, 상기 이온 주입 방지막은 감광막인 것을 특징으로 하는 반도체 소자의 트렌치 형성방법.
  12. 제8항에 있어서, 상기 불순물 이온으로 Ar, As, BF3중 하나가 사용되는 것을 특징으로 하는 반도체소자의 트렌치 형성 방법.
  13. 제8항에 있어서, 상기 불순물 이온 주입시 도즈 량은 1E14 내지 5E16 이온/㎤것을 특징으로 하는 반도체소자의 트렌치 형성 방법.
  14. 제8 또는 제13항에 있어서, 상기 불순물 이온의 도즈 량은 설정된 트렌치 깊이의 50 내지 80%가 되는 깊이에서 최고치를 갖는 것을 특징으로 하는 반도체 소자의 트렌치 형성 방법.
  15. 제8항에 있어서, 상기 불순물 이온 주입시 이온 주입 에너지는 40 내지 100KeV인 것을 특징으로 하는 반도체 소자의 트렌치 형성 방법.
  16. 제8항에 있어서, 상기 1차 식각 공정시 광학 감지기를 이용하여 상기 주입된 불순물 이온이 파장의 변화에 따른 식각 정지점을 감지하는 것을 특징으로 하는 반도체 소자의 트렌치 형성 방법.
  17. 제8항에 있어서, 상기 1차 식각 공정시 광학 감지기를 이용하여 생성되는 반응 부산물의 광량에 따른 식각 정지점을 감지하는 것을 특징으로 하는 반도체 소자의 트렌치 형성 방법.
  18. 제8항에 있어서, 상기 1차 식각 공정은 건식 식각 방법으로 실시되는 것을 특징으로 하는 반도체 소자의 트렌치 형성 방법.
  19. 제18항에 있어서, 상기 건식 식각시 Cl2가스가 이용되는 것을 특징으로 하는 반도체 소자의 트렌치 형성방법.
  20. 제8항에 있어서, 상기 2차 식각 공정시의 식각 깊이는 상기 1차 공정시 식각 깊이의 50 내지 150%인 것을 특징으로 하는 반도체 소자의 트렌치 형성 방법.
  21. 제8항에 있어서, 상기 이온 주입 방지막은 오존에 의해 제거되는 것을 특징으로 하는 반도체 소자의 트렌치 형성 방법.
  22. 제8항에 있어서, 상기 산화막은 BOE 용액에 의해 제거되는 것을 특징으로 하는 반도체 소자의 트렌치 형성 방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019960017608A 1996-05-23 1996-05-23 반도체소자의트렌치형성방법 KR100402938B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960017608A KR100402938B1 (ko) 1996-05-23 1996-05-23 반도체소자의트렌치형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960017608A KR100402938B1 (ko) 1996-05-23 1996-05-23 반도체소자의트렌치형성방법

Publications (2)

Publication Number Publication Date
KR970077246A true KR970077246A (ko) 1997-12-12
KR100402938B1 KR100402938B1 (ko) 2004-01-13

Family

ID=37422489

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960017608A KR100402938B1 (ko) 1996-05-23 1996-05-23 반도체소자의트렌치형성방법

Country Status (1)

Country Link
KR (1) KR100402938B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100826965B1 (ko) * 2002-06-28 2008-05-02 매그나칩 반도체 유한회사 반도체 소자의 트렌치 형성방법
KR20160144542A (ko) * 2015-06-08 2016-12-19 삼성전자주식회사 반도체 장치의 제조 방법

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100708941B1 (ko) * 2005-12-22 2007-04-17 매그나칩 반도체 유한회사 반도체 소자의 딥 트렌치 형성 방법

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6415916A (en) * 1987-07-10 1989-01-19 Hitachi Ltd Manufacture of semiconductor device

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100826965B1 (ko) * 2002-06-28 2008-05-02 매그나칩 반도체 유한회사 반도체 소자의 트렌치 형성방법
KR20160144542A (ko) * 2015-06-08 2016-12-19 삼성전자주식회사 반도체 장치의 제조 방법

Also Published As

Publication number Publication date
KR100402938B1 (ko) 2004-01-13

Similar Documents

Publication Publication Date Title
US6140244A (en) Method for forming a spacer
US4679299A (en) Formation of self-aligned stacked CMOS structures by lift-off
JPH04346229A (ja) 半導体装置の素子分離方法
KR920013670A (ko) 반도체 장치의 소자분리방법
KR970077246A (ko) 반도체 소자의 트렌치 형성 방법
US20040157385A1 (en) Method for manufacturing a semiconductor device by using a dry etching technique
US20030211738A1 (en) Method of detecting endpoint of etching
CN101350307A (zh) 高压晶体管的以及整合低压与高压晶体管的制造方法
US5629235A (en) Method for forming damage-free buried contact
JP2005050917A (ja) 半導体装置及びその製造方法
KR960009100B1 (en) Manufacturing method of minute contact hole for highly integrated device
KR100257063B1 (ko) 반도체 장치의 절연막 식각방법
KR960015848A (ko) 반도체소자의 소자분리절연막 형성방법
KR100489588B1 (ko) 탑게이트형박막트랜지스터의제조방법
US20050236366A1 (en) Use of C2F6 gas to gain vertical profile in high dosage implanted poly film
JPS5447489A (en) Production of mos semiconductor device
KR20040057080A (ko) 폴리머 프로세스를 이용한 ｓｔｉ 형성방법
KR970003808A (ko) 소자 분리막 제조방법
KR960005940A (ko) 소자분리 산화막 형성 방법
KR970053696A (ko) Mosfet의 제조방법
KR940016773A (ko) 트렌치에 의한 분리 산화막의 형성 방법
KR960015813A (ko) 모스펫 형성방법
KR980006108A (ko) 반도체 장치의 소자 분리막 형성방법
KR970060450A (ko) 트렌치를 이용한 반도체 소자의 분리 방법
KR20070064974A (ko) 이미지 센서의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee